阅读说明：本技术 存储元件和存储装置 (Memory element and memory device ) 是由 大场和博 野野口诚二 清宏彰 曾根威之 五十岚实 于 2018-12-06 设计创作，主要内容包括：根据本公开的实施例的存储元件设置有：第一电极；布置成与第一电极对置的第二电极；和存储层,设置在第一电极和第二电极之间,并且包括选自碲(Te)、硒(Se)和硫(S)中的至少一种硫族元素、过渡金属以及氧。存储层具有非线性的电阻特性以及整流特性,以使得当施加电压大于或等于预定阈值电压时获得低电阻状态,并且当施加电压是小于预定阈值电压的电压时获得高电阻状态。(A memory element according to an embodiment of the present disclosure is provided with: a first electrode; a second electrode arranged opposite to the first electrode; and a memory layer disposed between the first electrode and the second electrode and including at least one chalcogen element selected from tellurium (Te), selenium (Se), and sulfur (S), a transition metal, and oxygen. The memory layer has a non-linear resistance characteristic and a rectifying characteristic such that a low resistance state is obtained when an applied voltage is greater than or equal to a predetermined threshold voltage, and a high resistance state is obtained when the applied voltage is a voltage less than the predetermined threshold voltage.)

存储元件和存储装置

技术领域

本公开涉及：在电极之间包括硫族化物层的存储元件；以及包括该存储元件的存储装置。

背景技术

近年来，要求增加由诸如ReRAM(电阻随机存取存储器)(注册商标)或PRAM(相变随机存取存储器)(注册商标)之类的电阻变化型存储器所代表的数据存储非易失性存储器的容量。为了解决这个问题，例如，专利文献1公开了一种交叉点型存储装置(存储器单元阵列)，其中在相交布线的各个交点(交叉点)处布置存储器单元。存储器单元具有以下构造：其中存储器元件和单元选择切换元件例如隔着其间的中间电极彼此堆叠。

引文列表

专利文献

专利文献1：国际公开No.WO2016/158429

发明内容

同时，在交叉点型存储器单元阵列中进一步要求更高的容量。

期望提供一种使得能够实现更高容量的存储元件和存储装置。

根据本公开的一个实施例的存储元件包括第一电极、第二电极和存储层。第二电极布置成与第一电极对置。存储层设置在第一电极和第二电极之间，并且包括选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素、过渡金属以及氧。存储层具有非线性的电阻特性，并且通过将施加电压设定为等于或高于预定阈值电压而使存储层处于低电阻状态，并且通过将施加电压设定为低于预定阈值电压而使存储层处于高电阻状态，从而具有整流特性。

根据本公开的一个实施例的存储装置包括一条或多条第一布线、一条或多条第二布线以及根据上述本公开的实施例的一个或多个存储元件。一条或多条第一布线在一个方向上延伸。一条或多条第二布线在另一方向上延伸并且与第一布线相交。一个或多个存储元件布置在第一布线和第二布线的交点处。

在根据本公开的实施例的存储元件和根据本公开的实施例的存储装置中的每一个中，存储层设置在第一电极和第二电极之间。存储层包括：选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素；过渡金属；以及氧。这使得可以提供具有元件选择功能的存储元件。

依据根据本公开的实施例的存储元件和根据本公开的实施例的存储装置中的每一个，存储层包括：选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素；过渡金属；以及氧。这将元件选择功能添加到存储层。因此，与典型的交叉点型存储装置相比，精细加工变得更容易。这使得可以实现更高的容量。

要注意的是，上述效果不一定是限制性的，并且可以提供本文描述的任何效果。

附图说明

图1是根据本公开的一个实施例的存储器元件的构造的示例的示意性截面图。

图2是示出根据本公开的一个实施例的存储器单元阵列的示意性构造的示例的图。

图3是示出典型的存储器单元阵列的示意性构造的示例的图。

图4是图3中所示的存储器单元阵列中的存储器单元的构造的示意性截面图。

图5是解释图3中所示的存储器单元阵列中的纵横比的示意图。

图6是示出在高电流写入时图1中所示的存储器元件中的切换操作的写入电流依赖性的图。

图7是示出在中等电流写入时图1中所示的存储器元件中的切换操作的写入电流依赖性的图。

图8是示出在低电流写入时图1中所示的存储器元件中的切换操作的写入电流依赖性的图。

图9是示出在高电流写入时典型的存储器元件中的切换操作的写入电流依赖性的图。

图10是示出在中等电流写入时典型的存储器元件中的切换操作的写入电流依赖性的图。

图11是示出低电流写入时典型的存储器元件中的切换操作的写入电流依赖性的图。

图12是解释图2中所示的存储器单元阵列中的纵横比的示意图。

图13是示出根据本公开的修改示例的存储器单元阵列的示意性构造的示例的图。

图14是示出根据本公开的修改示例的存储器单元阵列的示意性构造的另一示例的图。

图15是示出根据本公开的修改示例的存储器单元阵列的示意性构造的又另一示例的图。

图16是示出根据本公开的修改示例的存储器单元阵列的示意性构造的又另一示例的图。

图17是示出示例1的IV特性的图。

具体实施方式

在下文中，将参考附图详细描述本公开的实施例。以下描述是本公开的一个具体示例，并且本公开不应当限于以下实施例。此外，本公开不限于在每个附图中示出的各个要素的位置、尺寸、尺寸比等。应当注意，按照以下顺序给出描述。

1.实施例

(通过使用以下元素形成存储器层的示例：选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素；过渡金属；以及氧)

1-1.存储器元件的构造

1-2.存储器单元阵列的构造

1-3.工作与效果

2.修改示例(各自具有三维结构的存储器单元阵列的示例)

3.示例

<1.实施例>

(1-1.存储器元件的构造)

图1示出了根据本公开的一个实施例的存储元件(存储器元件10)的截面构造的示例。存储器元件10例如选择性地使两个或更多个存储器单元中的任何一个操作。两个或更多个存储器单元布置在具有图2中所示的所谓的交叉点型阵列结构的存储器单元阵列1中。存储器元件10按顺序包括下电极11(第一电极)、存储层12和上电极13(第二电极)。根据本实施例的存储器元件10具有其中使用以下元素形成存储层12的构造：选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素；过渡金属；以及氧(O)。

下电极11包括在半导体加工中使用的布线材料，诸如钨(W)、氮化钨(WN)、氮化钛(TiN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)或硅化物。在下电极11包括可以在电场中引起离子传导的诸如Cu之类的材料的情况下，包括Cu等的下电极11的表面可以覆盖有在引起离子传导或热扩散方面涉及更多的困难的诸如W、WN、氮化钛(TiN)或TaN之类的材料。

在存储层12中，在下电极11与上电极13之间施加等于或高于预定电压的电压，将电阻状态切换为低电阻状态，并且记录低电阻状态。相反，在相反方向上施加预定电压导致从低电阻状态切换到高电阻状态，并且记录高电阻状态。这里，预定电压是指获得预定写入电阻的电压。在存储层12中，改变要施加的电压和电流的大小，从而改变要写入的电阻值。

此外，根据本实施例的存储层12具有非线性的电阻特性，并且还具有整流特性，使得将施加电压增加到等于或高于预定阈值电压(切换阈值电压)导致切换到低电阻状态并且将施加电压降低到低于上述阈值电压(切换阈值电压)导致切换到高电阻状态。即，根据本实施例的存储器元件10具有元件选择功能。

根据本实施例的存储层12包括周期表中的16族元素，具体地，包括选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素。在具有强非线性的电阻特性的存储器元件10中，期望即使施加用于切换的电压偏压，存储层12也稳定地维持其非晶结构。非晶结构越稳定，就越可以稳定地产生OTS现象。

存储层12除了上述硫族元素之外还包括过渡金属元素。具体地，它包括周期表中的4族元素(钛(Ti)、锆(Zr)和铪(Hf))、5族元素(钒(V)、铌(Nb)和钽(Ta))和6族元素(铬(Cr)、钼(Mo)和钨(W))中的一种或多种。

另外，存储层12包括氧(O)。存储层12中包括的氧(O)的含量例如优选为55原子％以上。存储层12中的氧(O)的至少一部分与硫族元素和过渡金属中的每一个键合而形成氧化物。

存储层12除了上述元素之外还可以包括例如硼(B)、铝(Al)、镓(Ga)、硅(Si)和锗(Ge)。此外，存储层12可以在不损害本公开的效果的范围内包括除这些元素以外的元素。存储层12在堆叠方向上的膜厚度(在下文中，简称为厚度)例如优选为1nm以上且50nm以下，并且更优选为1nm以上且20nm以下。

如同下电极11一样，可以将公知的半导体布线材料用于上电极13；但是，优选即使通过后退火也不与存储层12反应的稳定的材料。

根据本公开的存储器元件10具有存储器功能和元件选择功能。作为一个示例，将参考稍后描述的图7描述其特性。在存储器元件10中，施加等于或高于预定电压(切换阈值电压(V1))的电压导致变为低电阻状态(LRS1)以进行写入。由于存储器元件10具有非线性的电阻，因此如果减小施加电压，例如在施加作为写入电压的一半的电压V/2偏压时，则尽管正在进行写入，电阻状态也返回到高电阻状态(LRS2)。此时，在不执行擦除操作的情况下再次施加读取电压(V2)导致变为低电阻状态(LRS3)。相反，在未进行写入或进行擦除操作的高电阻状态下施加读取电压V2导致变为HRS1。这使得可以在施加读取电压V2时利用电流的差来读取高电阻状态和低电阻状态。

(1-2.存储器单元阵列的构造)

图2是存储器单元阵列1的构造的示例的透视图。存储器单元阵列1对应于本公开的“存储装置”的一个具体示例。存储器单元阵列1具有所谓的交叉点型阵列结构，并且，例如，如图2中所示，包括存储器单元，每个存储器单元一个接一个地布置在每条字线WL与每条位线BL彼此对置的位置(交叉点)处。换句话说，存储器单元阵列1包括两条或更多条字线WL、两条或更多条位线BL以及两个或更多个存储器单元，每个存储器单元在交叉点处一个接一个地布置。在根据本实施例的存储器单元阵列1中，存储器单元包括上述存储器元件10，并且两个或更多个存储器元件10布置在平面中(二维或在XY平面方向上)。

字线WL均在共同方向上延伸。位线BL均在与字线WL延伸的方向不同的共同方向上(例如，在与字线WL延伸的方向正交的方向上)延伸。应当注意，两条或更多条字线WL布置在一层或多层中，并且例如如图13中所示，可以分开布置在两个或更多个水平中。两条或更多条位线BL布置在一层或多层中，并且例如如图13中所示，可以分开布置在两个或更多个水平中。

存储器单元阵列1包括二维地布置在基板上的两个或更多个存储器元件10。基板包括例如：电耦接到各条字线WL和各条位线BL的一组布线；将这一组布线耦接到外部电路的电路等。每条字线WL和每条位线BL可以分别用作上述下电极11和上述上电极13，并且可以与下电极11和上电极13分开设置。在这种情况下，例如，下电极11电耦接到字线WL，并且上电极13电耦接到位线BL。

(1-3.工作和效果)

如上所述，近年来，要求增加由诸如ReRAM或PRAM之类的电阻变化型存储器所代表的数据存储非易失性存储器的容量。然而，其中一个存储器元件被布置用于一个访问晶体管的1T1R构造增加了每单位单元的面积，并且在增加其容量方面受到限制。为了解决这个问题，作为进一步增加容量的方法，已经考虑了具有三维结构的交叉点型存储器。

例如，如图3中所示，典型的交叉点型存储器(存储器单元阵列100)具有所谓的交叉点型阵列结构，在该结构中，存储器单元(存储器单元110)布置在相交布线的交叉点处。如图4和图5中所示，存储器单元110具有其中存储器元件111和选择元件113例如隔着中间的中间电极112彼此堆叠的构造。交叉点型阵列每单位像元的面积可以为2F²，其中F为最小线宽，因此可以减小单元面积。而且，向上(例如，在Z轴方向上)堆叠两层或更多层允许交叉点型阵列实现更高的容量。

在交叉点型阵列中实现更高容量的存储器单元的小型化带来了以下问题。例如，在作为电阻变化型存储器的ReRAM或CBRAM(导电桥RAM)中，或者在作为相变型存储器的PCM(相变存储器)中，存储器元件(存储器层)具有约10nm至约30nm的厚度。在诸如OTS或MIT(金属绝缘体过渡元件)的典型的选择元件中，选择元件(选择元件层)具有至少20nm或更大的厚度，并且Si二极管具有几百纳米或更大的厚度。此外，在存储器层和选择元件层之间设置有厚度至少为约20nm的中间电极，以防止各个层的相互扩散或用于任何其它目的。因此，典型的交叉点型阵列中的存储器单元具有例如50nm至100nm的厚度。

小型化对于增加交叉点型阵列的容量是必需的。在最小线宽为例如20nm的情况下，存储器单元110的总厚度中的平面尺寸(w)与存储器单元110的总厚度中的高度(h1)之间的纵横比如图5中所示是例如2.5至5。如果进一步推进小型化，并且例如最小线宽为15nm，则纵横比增加到3.3至6.7，导致难以加工存储器单元。

此外，在使用诸如ReRAM、CBRAM或PCM之类的存储器元件的情况下，从几十微安至几百微安的电流用作重写电流，并且需要增加位线、字线等的厚度(h2)以防止布线断开。例如，如果将W用作布线材料并且要以50μA的电流执行驱动，则W电极需要具有例如约40nm的厚度。因此，当将存储器单元110的厚度(h1)和电极层(例如，位线)的厚度(h2)相加为(h)时，加工时的纵横比(h/w)进一步增加。例如，在最小线宽为20nm的情况下，纵横比变为4.5至7，从而增加了加工时的纵横比。此外，由于需要增加驱动器电路的晶体管的尺寸而增加了***驱动器电路的面积，导致作为存储器单元阵列相对于存储器芯片的比率的阵列效率降低。这使得即使实现了小型化也难以实现更高的容量。

由于这些原因，有必要减小存储器单元的厚度并减小操作电流以实现交叉点型阵列的更高容量。

相比之下，在根据本实施例的存储器元件10中，存储层12包括：选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素；过渡金属；以及氧。

图6至图8示出了根据本实施例的存储器元件10中的切换操作的写入电流依赖性。图6示出了在高电流写入(例如，几百微安)时切换操作的写入电流依赖性。图7示出了在中等电流写入(例如，几十微安)时切换操作的写入电流依赖性。图8示出了在低电流写入(例如，几微安)时切换操作的写入电流依赖性。图9至图11示出了图3、图4等中所示的存储器元件111中的切换操作的写入电流依赖性。图9示出了在高电流写入时切换操作的写入电流依赖性。图10示出了在中等电流写入时切换操作的写入电流依赖性。图11示出了在低电流写入时切换操作的写入电流依赖性。

在存储器元件111中，在以高电流或中等电流进行写入的情况下，通过控制晶体管的栅极电压等，通过电流限制来控制写入电流。因此，在以中等电流进行写入的图10的示例的情况下，当电压扫到写入电压时，电压以写入电压阈值(V)迅速上升。当借助于晶体管控制写入时流过的电流并且此后电压返回到0V时，电流减小，同时绘制弱非线性的IV曲线。因此，如图10中所示，写入电压(V)与半选择电压(2/V)之间的交叉点型存储器所需的选择比S2减小。

相比之下，在根据本实施例的存储器元件10中，可以通过使用要施加的电压来控制写入电流。例如，在以中等电流进行写入的图7的示例的情况下，当施加电压到预定写入电压并且此后去除施加的电流时，电流减小，同时绘制强非线性的IV曲线。这使得可以获得写入电压(V)和半选择电压(2/V)之间的交叉点型存储器所需的较大选择比S1。

如上所述，根据本实施例的存储器元件10具有高非线性，因此使得可以在半选择和非选择时提供较低的泄漏电流。因此，这使得可以使交叉点型阵列在无需单独使用存储器元件和选择元件的情况下操作。

此外，在根据本实施例的存储器单元阵列1中，允许存储器单元仅包括存储器元件10。图12是存储器单元阵列1的截面构造的一部分的透视图。根据本实施例，允许存储器单元仅包括存储器元件10，因此使得可以减小要加工的存储器单元的厚度。另外，根据本实施例，可以使存储器单元以1μA以下的电流来操作，从而使得可以将在位线BL和字线WL中流动的电流抑制为更低。这使得可以减小位线BL的厚度和字线WL的厚度。因此，允许纵横比(h/w)小于上述存储器单元阵列100中的存储器单元110的纵横比。这使得能够进行存储器单元的容易加工及其精细加工。

此外，根据本实施例，允许减小用于重写的操作电流，从而使得可以减小驱动器电路中的晶体管的大小。因此，允许增加存储器单元阵列相对于芯片的面积比，从而使得可以改善阵列效率。

由于这些原因，与典型的存储装置(例如，存储器单元阵列100)相比，在根据本实施例的存储器元件10和包括存储器元件10的存储器单元阵列1中，精细加工变得更容易。这使得能够实现更高的容量。

给出上述的本实施例的修改示例的描述。在下文中，与前述实施例的构成要素类似的构成要素由相同的附图标记表示，并且将在适当的地方省略其描述。

<2.修改示例>

允许将根据上述实施例的存储器元件10包括在具有三维结构的存储器单元阵列中。图13至图16分别是根据本公开的修改示例的存储器单元阵列2至5的构造的示例的透视图。存储器单元阵列2至5均具有三维结构。在具有三维结构的存储器单元阵列中，字线WL在彼此共同的方向上延伸。位线BL在彼此共同且与字线WL延伸的方向不同的方向上(例如，在与字线WL延伸的方向正交的方向上)延伸。此外，两条或更多条字线WL以及两条或更多条位线BL分别布置在两层或更多层中的任何一层中。

在两条或更多条字线WL以两个或更多个水平分开布置的情况下，两条或更多条位线BL布置在第一层和第二层之间的层中。在第一层中布置有两条或更多条字线WL。在第二层中布置有两条或更多条字线WL。第二层与第一层相邻。在两条或更多条位线BL以两个或更多个水平分开布置的情况下，两条或更多条字线WL布置在第三层和第四层之间的层中。在第三层中布置有两条或更多条位线BL。在第四层中布置有两条或更多条位线BL。第四层与第三层相邻。在两条或更多条字线WL以两个或更多个水平分开布置并且两条或更多条位线BL以两个或更多个水平分开布置的情况下，两条或更多条字线WL以及两条或更多条位线BL在存储器单元阵列的堆叠方向上交替布置。

根据本修改示例的存储器单元阵列均具有垂直交叉点型构造，其中字线WL和位线BL中的任一个平行于Z轴方向设置，并且另一个平行于XY平面方向设置。例如，如图13中所示，存储器单元阵列可以具有以下构造，其中：两条或更多条字线WL均在X轴方向上延伸；两条或更多条位线BL均在Z轴方向上延伸；并且存储器元件10布置在字线WL和位线BL的各交叉点处。此外，如图14中所示，存储器单元阵列可以具有以下构造，其中：存储器元件10布置在分别在X轴方向和Z轴方向上延伸的两条或更多条字线WL以及两条或更多条位线BL的交叉点的两侧。此外，如图15中所示，存储器单元阵列可以具有以下构造：包括在Z轴方向上延伸的两条或更多条位线BL；和在相应的两个方向、即X轴方向和Y轴方向上延伸的两种类型的两条或更多条字线WL。此外，两条或更多条字线WL以及两条或更多条位线BL不一定在一个方向上延伸。例如，以示例的方式如图16中所示，两条或更多条位线BL可以在Z轴方向上延伸，并且两条或更多条字线WL可以在X轴方向上延伸，在中间在Y轴方向上弯曲，并且在X轴方向上再次弯曲，以在XY平面中以所谓的U形延伸。

如上所述，本公开的存储器单元阵列具有三维构造，其中两个或更多个存储器元件10布置在平面(二维或在XY平面方向)中并进一步在Z轴方向上堆叠。这使得可以提供具有更高密度和更高容量的存储装置。

<3.示例>

下面将描述本公开的具体示例。

(实验示例1)

首先，形成由TiN形成的的栓状电极作为下电极，然后通过反向溅射等清洁栓状电极的表面。此后，通过共同溅射同时排出Hf靶和Te靶，并使用以1：1的比率混合氩(Ar)和氧(O)的气氛气体进行反应溅射，以形成存储层。此时，调整层形成用的功率，以使Hf与Te之间的组成比为4：6，并且形成厚度为10nm的(Hf70Te30)Ox的层。使用RBS(卢瑟福背散射)的组成分析表明，氧相对于除氧以外的元素总数的组成比为55％。以下将其描述为(Hf70Te30)O60。

接下来，形成厚度为20nm的TiN的膜作为上电极，之后进行图案化并进行元件加工以形成存储器单元。此后，形成Al布线电极，并且将形成的Al布线电极耦接到设置在基板上的MOS晶体管。此后，使所得物在320℃经历2小时的热处理以制造存储器元件。将该元件置用作实验示例1，并评估其IV特性。

图17示出了实验示例1的IV曲线。在实验示例1中，在将写入电压设定为4.5V的情况下，可以以3nA进行写入。另外，V/2偏压时的开/关选择比为2.03的数字。

(实验示例2)

在实验示例2中，除将Ar/O的流量比设定为1：2以增加形成存储层时的氧流量比之外，以与实验示例1中类似的方式制造存储器元件。作为RBS组成分析的结果，实验示例2中的存储层中的氧的组成比为65％。

(实验示例3)

在实验示例3中，除将Ar/O的流量比设定为2∶1以增加形成存储层时的氧流量比之外，以与实验示例1中类似的方式制造存储器元件。作为RBS组成分析的结果，实验示例3中的存储层中的氧的组成比为40％。

(实验示例4)

在实验示例4中，除改变层形成时的输入功率比以改变Hf/Te层形成速率之外，以与实验示例1中类似的方式制造存储器元件。作为RBS组成分析的结果，实验示例3中的存储层中的氧的组成比为40％。

(实验示例5)

在实验示例5中，除在形成存储层时除了Hf和Te之外还使用Zr之外，以与实验示例1中类似的方式制造存储器元件。

(实验示例6)

在实验示例6中，除在形成存储层时除了Hf和Te之外还使用Al之外，以与实验示例1中类似的方式制造存储器元件。

(实验示例7)

在实验示例7中，除在形成存储层时除了Hf和Te之外还使用B之外，以与实验示例1中类似的方式制造存储器元件。

关于上述实验示例2至7，如实验示例1中那样进行写入电压、写入电流和选择比的特性评估。表1是实验示例1至7的特性评估的总结。

[表1]

发现在实验示例1至3中，氧组成比越高，写入电压增加越多。然而，尽管这里未示出，但是厚度的增加或减小允许调整写入电压。厚度越大，写入电压越高。厚度越小，写入电压越低。另外，即使存储器层具有相同的厚度，氧组成比越高，写入电流越低。此外，氧含量越大，选择比越高。氧含量为55％时的选择比为2的数字，这是有利的。氧含量为40％时的选择比降至1.2的数字。此外，当选择比变小时，由于交叉点型阵列中的泄漏电流的影响，无法充分获得导通状态与断开状态之间的电流比。推测这使得难以在没有任何错误的情况下选择存储器单元，导致难以使更大的存储器阵列进行操作。因此，可以想到的是，根据本发明的用于存储器的材料中的氧含量优选为55％以上。

另外，不仅如实验示例1至3那样允许将Hf与Te之间的比率设定为70：30，还如实验示例4中所描述的那样将Hf和Te之间的比率设定为50：50。然而，在这种情况下，写入电流增加而选择比降低。因此发现，Hf与Te之间的比率中的Hf比率优选大于至少在30:70的比率中的Hf比率。

在将Zr添加到Hf、Te和O中的实验示例5中，与实验示例1一样，可以在低电流进行写入并获得良好的选择比。尽管在实验示例5中添加了一种类型的元素、即Zr，但是可以说在不损害本发明的效果的范围内可以添加除此以外的元素，诸如Ti、V、Nb、Ta、Cr、Mo或W。此外，在实验示例6和7中，除了Hf、Te和O之外，还分别添加了Al和B，并且与实验示例5一样，获得了低写入电流和良好的选择比。因此，可以想到根据本实施例的存储器元件可以在不损害本公开的效果的范围内包括B、Al、Ga、Si和Ge中的任何一种。

此外，参考图17，根据本实施例的存储器元件10的电阻变化具有非线性的特性，由此发现Te作为硫族元素有效。基于此，推测用Se或S可获得类似的效果。因此，根据本公开的存储器元件的存储层的材料可以包括除了Te之外的Se和S作为硫族元素。可替换地，可以使用Se或S代替Te。

此外，在这些示例中，描述了借助于溅射形成存储层所获得的结果。然而，形成层的方法不限于该方法。例如，可以通过诸如ALD之类的方法通过交替堆叠HfO₂和TeO₂来形成存储层。

此外，实验示例中的存储层的厚度为10nm，从而获得足够低的写入电流和足够低的断开电流。然而，考虑到上述蚀刻的容易性，可以想到厚度优选为20nm以下。

上面已经参考实施例和修改示例描述了本公开。然而，本公开不限于前述实施例等，并且各种修改是可能的。例如，作为使包括根据本公开的存储器元件10的当前存储器单元阵列(例如，存储器单元阵列1)操作的方法，可以使用各种偏压方案，诸如公知的V-V/2方案或V-V/3方案。

要注意的是，说明书中描述的效果仅仅是示例。本公开的效果不限于本说明书中描述的效果。除说明书中描述的效果以外，本公开的内容可以具有另一效果。

此外，例如，本公开可以具有以下构造中的任何一种。

(1)一种存储元件，包括：

第一电极；

布置成与所述第一电极对置的第二电极；和

存储层，设置在所述第一电极和所述第二电极之间，并且包括选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素、过渡金属以及氧，其中

所述存储层具有非线性的电阻特性，并且通过将施加电压设定为等于或高于预定阈值电压而使所述存储层处于低电阻状态，并且通过将施加电压设定为低于所述预定阈值电压而使所述存储层处于高电阻状态，从而具有整流特性。

(2)根据上述(1)所述的存储元件，其中，所述过渡金属包括钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)和钨(W)中的一种或多种。

(3)根据上述(1)或(2)所述的存储元件，其中，所述存储层包括55原子％以上的氧原子。

(4)根据上述(1)至(3)中的任一项所述的存储元件，其中，所述存储层包括氧化碲。

(5)根据上述(1)至(4)中的任一项所述的存储元件，其中，所述存储层包括所述过渡金属的氧化物。

(6)根据上述(1)至(5)中的任一项所述的存储元件，其中，所述存储层还包括硼(B)、铝(Al)、镓(Ga)、硅(Si)和锗(Ge)中的一种或多种。

(7)根据上述(1)至(6)中的任一项所述的存储元件，其中，所述第一电极与所述第二电极之间的厚度为20纳米以下。

(8)根据上述(1)至(7)中的任一项所述的存储元件，其中，所述存储层通过在所述第一电极与所述第二电极之间施加电压，以使在预定电压以上电阻状态切换以记录所述低电阻状态，并通过施加与所述预定电压的方向在相反方向上的电压以记录所述高电阻状态。

(9)一种存储装置，包括：

在一个方向上延伸的一条或多条第一布线；

在另一方向上延伸并与所述第一布线相交的一条或多条第二布线；和

一个或多个存储元件，布置在所述第一布线和所述第二布线的交点，

所述存储元件包括

第一电极，

布置成与所述第一电极对置的第二电极，以及

存储层，设置在所述第一电极和所述第二电极之间，并且包括选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素、过渡金属以及氧，其中

所述存储层具有非线性的电阻特性，并且通过将施加电压设定为等于或高于预定阈值电压而使所述存储层处于低电阻状态，并且通过将施加电压设定为低于所述预定阈值电压而使所述存储层处于高电阻状态，从而具有整流特性。

附图标记列表

本申请要求于2018年1月25日向日本专利局提交的日本优先权专利申请JP2018-010229的利益，该日本优先权专利申请的全部内容通过引用合并于此。

本领域技术人员应当理解，取决于设计要求和其它因素，可以进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。