阅读说明：本技术 开关元件、存储装置和存储器系统 (Switching element, memory device, and memory system ) 是由 清宏彰 大场和博 保田周一郎 于 2019-01-31 设计创作，主要内容包括：根据本公开的一个实施例的开关元件设置有：第一电极；第二电极,被布置为面对所述第一电极；和开关层,布置在所述第一电极和所述第二电极之间,并且包含选择硒(Se)、锗(Ge)和硅(Si)中的至少一种元素,同时包含硼(B)、碳(C)、镓(Ga)和砷(As)。(A switching element according to one embodiment of the present disclosure is provided with: a first electrode; a second electrode arranged to face the first electrode; and a switching layer disposed between the first electrode and the second electrode and including at least one element selected from selenium (Se), germanium (Ge), and silicon (Si) while including boron (B), carbon (C), gallium (Ga), and arsenic (As).)

开关元件、存储装置和存储器系统

技术领域

本公开涉及一种在电极之间包括硫族化物层的开关元件，并且涉及均包括该开关元件的存储装置和存储器系统。

背景技术

近年来，要求诸如ReRAM(电阻随机存取存储器)和PRAM(相变随机存取存储器)(注册商标)之类的电阻变化型存储器所代表的数据存储非易失性存储器的容量增加。然而，在均使用存取晶体管的现有电阻变化型存储器中，每单位单元的占地面积大。因此，与例如诸如NAND型闪速存储器之类的闪速存储器相比，即使在相同的设计规则下进行小型化，容量的增加也不容易。相比之下，在使用所谓的交叉点阵列结构的情况下，其中存储器元件配置在彼此相交的布线的交点(交叉点)处，每单位单元的占地面积减小，这使得可以实现容量的增加。

在交叉点型存储器单元中，除了存储器元件之外，还设置了用于单元选择的选择元件(开关元件)。开关元件的示例包括使用例如PN二极管、雪崩二极管或金属氧化物(例如，参考非专利文献1和2)构造的开关元件。另外，开关元件的示例还包括使用例如硫族化物材料(例如，参考专利文献1和2以及非专利文献3)的开关元件(双向阈值开关(OTS)元件)。

引文列表

专利文献

专利文献1：日本未审查的专利申请公开No.2006-86526

专利文献2：日本未审查的专利申请公开No.2010-157316

非专利文献

非专利文献1：Jiun-Jia Huang等人的2011IEEE IEDM11-733至736

非专利文献2：Wootae Lee等人的2012IEEE VLSI Technology symposium第37至38页

非专利文献3：Myoung-Jae Lee等人的2012IEEE IEDM2.6.1至2.6.4

发明内容

顺便提及，与开关元件使用诸如Te之类的任何其它硫族元素的情况相比，期望使用硒(Se)的开关元件实现耐热性的改善，同时具有低泄漏电流的优点。

期望提供一种使得可以改善耐热性的开关元件以及均包括该开关元件的存储装置和存储器系统。

根据本公开的实施例的开关元件包括：第一电极；第二电极，与所述第一电极对置地配置；和开关层，包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)，并且设置在所述第一电极和所述第二电极之间。

根据本公开的实施例的存储装置包括多个存储器单元，并且每个存储器单元包括存储器元件和直接耦接到所述存储器元件的上述根据本公开的实施例的开关元件。

根据本公开的实施例的存储器系统包括：包括处理器的主机计算机；存储器，包括存储器单元阵列，所述存储器单元阵列包括多个存储器单元；以及存储器控制器，依据来自所述主机计算机的命令执行对所述存储器的请求的控制；并且所述多个存储器单元中的每个存储器单元包括存储器元件和直接耦接到所述存储器元件的上述根据本公开实施例的开关元件。

在根据本公开的实施例的开关元件、根据本公开的实施例的存储装置以及根据本公开的实施例的存储器系统中，所述开关层包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)。这使得可以减少由制造处理中的热负荷引起的开关层的变质(alteration)。

依据根据本公开的实施例的开关元件、根据本公开的实施例的存储装置以及根据本公开的实施例的存储器系统，使用锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)形成开关层，这减少了由制造处理中的热负荷引起的开关层的变质。这使得可以改善使用硒(Se)的开关元件的耐热性。

要注意的是，这里描述的效果没有受到限制，并且可以包括本公开中描述的效果中的任何一个。

附图说明

图1是根据本公开的实施例的开关元件的构造的示例的截面图。

图2是根据本公开的实施例的开关元件的构造的另一示例的截面图。

图3是根据本公开的实施例的开关元件的另一示例的截面图。

图4是根据本公开的实施例的开关元件的构造的另一示例的截面图。

图5示出了根据本公开的实施例的存储器单元阵列的示意性构造的示例。

图6是图5中所示的存储器单元的构造的示例的截面图。

图7是图5中所示的存储器单元的构造的另一示例的截面图。

图8是图5中所示的存储器单元的构造的另一示例的截面图。

图9示出了根据本公开的修改示例1的存储器单元阵列的示意性构造。

图10示出了根据本公开的修改示例2的存储器单元阵列的示意性构造的示例。

图11示出了根据本公开的修改示例2的存储器单元阵列的示意性构造的另一示例。

图12示出了根据本公开的修改示例2的存储器单元阵列的示意性构造的另一示例。

图13示出了根据本公开的修改示例2的存储器单元阵列的示意性构造的另一示例。

图14是示出包括本公开的存储器系统的数据存储系统的构造的框图。

图15是实验示例1-1中在320℃热处理2小时之后的IV特性图。

图16是实验示例1-1中在400℃热处理1小时之后的IV特性图。

图17是实验示例1-8中的IV特性图。

图18是实验示例1-9中的IV特性图。

图19是示出实验示例1-4中的正电压和负电压下的操作示例的特性图。

图20示出了包括在开关层中的元素的组成范围。

具体实施方式

在下文中，参考附图详细描述了本公开的一些实施例。以下描述给出了本公开的具体示例，并且本公开不限于以下实施例。而且，本公开不限于在各个附图中示出的各个组件的位置、尺寸、尺寸比等。要注意的是，按照以下顺序给出描述。

1.实施例

(其中开关层包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)的示例)

1-1.开关元件的构造

1-2.存储器单元阵列的构造

1-3.工作与效果

2.修改示例

2-1.修改示例1(具有平面构造的存储器单元阵列的另一示例)

2-2.修改示例2(具有三维构造的存储器单元阵列的示例)

3.应用示例(数据存储系统)

4.示例

<1.第一实施例>

(1-1.开关元件的构造)

图1示出了根据本公开的实施例的开关元件(开关元件20A)的截面构造的示例。例如，开关元件20A选择性地操作布置在具有图5中所示的所谓的交叉点阵列结构的存储器单元阵列1中的多个存储元件(存储器元件30；图5)中的任何一个。开关元件20A(开关元件20；图5)串联耦接到存储器元件30(具体地，存储器层31)，并且按顺序包括下电极21(第一电极)、开关层22和上电极23(第二电极)。

下电极21包括用于半导体处理的布线材料。布线材料的示例包括钨(W)、氮化钨(WN)、氮化钛(TiN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)、硅化物等等。在下电极21包括在电场中可能引起离子传导的诸如Cu之类的材料的情况下，包括Cu等的下电极21的表面可以覆盖有不太可能引起离子传导和热扩散的诸如W、WN、氮化钛(TiN)和TaN之类的材料。

通过将施加电压增加到预定阈值电压(开关阈值电压)以上而将开关层22改变为低电阻状态，并且通过将施加电压降低到低于上述阈值电压(开关阈值电压)的电压而将开关层22改变为高电阻状态。也就是说，开关层22具有负的差分电阻特性，并且在施加到开关元件20A的电压超过预定阈值电压(开关阈值电压)的情况下，开关层22允许增加了几个数量级的电流流动。此外，在开关层22中，与通过下电极21和上电极23从未示出的电源电路(脉冲施加器)的电压脉冲或电流脉冲的施加无关，开关层22的非晶结构被稳定地维持。要注意的是，开关层22不执行诸如即使在去除施加电压之后也保持响应于电压施加由离子移动形成的传导路径之类的存储器操作。

本实施例中的开关层22具体地包括元素周期表中的第16族元素中的硒(Se)。在具有OTS(双向阈值开关)现象的开关元件20中，即使在施加用于开关的偏压的情况下，开关层22也必须稳定地维持非晶结构。随着非晶结构变得更加稳定，可以更稳定地产生OTS现象。开关层22除了硒(Se)之外还包括硼(B)和碳(C)。另外，开关层22还包括硅(Si)和锗(Ge)中的至少一种。硅(Si)和锗(Ge)是元素周期表中的第14族的元素，与碳(C)处于同一族。开关层还包括镓(Ga)。镓(Ga)是元素周期表中的第13族的元素，与硼(B)处于同一族。开关层还包括砷(As)。

在将具有相对小的原子半径的元素添加到具有相对大的原子半径的元素的情况下，构成元素的原子半径之间的差异变大，并且因此不容易形成晶体结构，这使得更容易使非晶结构稳定。因此，在将诸如硼(B)之类的具有相对小的原子半径的元素添加到如开关层22那样包括具有相对大的原子半径的硒(Se)的层中的情况下，具有不同的原子半径的多种元素包括在该层中，这使非晶结构稳定。

硼(B)甚至在单独使用时在半金属中也具有低电导率。因此，在开关层22中包括硼(B)导致开关层22的电阻值增加。另外，硼(B)的单质具有高熔点，并且硼(B)的化合物也具有高熔点。因此，添加硼(B)导致开关层22的耐热性改善。此外，硼(B)与硒(Se)相比具有小的原子半径。因此，在非晶结构中包括具有不同的原子半径的多种元素，这使开关层22的非晶结构稳定并且稳定地出现了OTS现象。

在除了在石墨等中观察到的具有sp2轨道的结构以外的结构中，碳(C)使得可以增加开关层22的电阻。另外，碳(C)的单质与硼(B)一样具有高熔点，并且碳(C)的化合物也具有高熔点。因此，添加碳(C)导致开关层22的耐热性改善。此外，碳(C)与硒(Se)相比具有小的离子半径。因此，在非晶结构中包括具有不同的原子半径的多种元素，这使开关层22的非晶结构稳定并且稳定地出现了OTS现象。

砷(As)与硒(Se)形成强键合，并且形成例如稳定的化合物，诸如As₂Se₃。砷(As)易于与硒(Se)和镓(Ga)键合，并且硒(Se)、镓(Ga)和砷(As)彼此键合，从而易于呈现非晶结构。

锗(Ge)在包括硒(Se)和砷(As)一起的三元体系中形成稳定的非晶结构。硅(Si)是与锗(Ge)在同一族中的元素，并且被认为具有与锗(Ge)的效果类似的效果。使用锗(Ge)和硅(Si)中的一者或两者与硒(Se)和砷(As)一起来构造开关层22改善了开关层22的耐热性，并且使得可以实现稳定的开关操作。

如上所述，镓(Ga)容易与硒(Se)和砷(As)形成键合，并且形成例如稳定的化合物，诸如Ga₂Se₃和GaAs。另外，如上所述，镓(Ga)与硒(Se)和砷(As)强键合，这使非晶结构稳定。这使得即使在与开关操作相关联的电场施加到开关层22的情况下，也可以实现耐结构变化和原子位移的非晶结构。这使得可以抑制作为开关阈值电压的时间变化的漂移(漂移)以及重复操作之后的劣化所引起的阈值电压的降低。

开关层22优选地在相对于包括在开关层22中的所有元素的以下范围内包括硒(Se)、硼(B)、碳(C)、镓(Ga)、砷(As)以及硅(Si)和锗(Ge)中的至少一种。首先，在开关层22包括碳(C)、硼(B)以及锗(Ge)或硅(Si)或者锗(Ge)和硅(Si)两者的情况下，硼(B)、碳(C)、硅(Si)和锗(Ge)优选地包括在总组成范围((C+B)+{Ge，Si，(Ge+Si)})为15原子％以上35原子％以下，碳(C)和硼(B)的总量(C+B)范围为5原子％以上20原子％以下，锗(Ge)或硅(Si)或者锗(Ge)和硅(Si)两者的总量(Ge，Si，(Ge+Si))范围为5原子％以上20原子％以下，并且碳(C)与碳(C)和硼(B)的总量之比(C/(C+B))的范围为0以上0.2以下。例如，镓(Ga)优选地包括在2原子％以上10原子％以下的范围内。例如，砷(As)和硒(Se)优选地包括砷(As)和硒(Se)的总量(As+Se)在60原子％以上80原子％以下的范围内，砷(As)的范围为20原子％以上40原子％以下，并且硒(Se)的范围为30原子％以上50原子％以下。

除了上述元素之外，开关层22还可以包括氮(N)。例如，相对于包括在开关层22中的所有元素，包括在开关层22中的氮(N)的含量优选在30原子％以下的范围内。氮(N)是与砷(As)在同一族中的元素，与砷(As)一样，氮(N)与硒(Se)形成强键合。氮(N)还以非晶态与硼(B)和锗(Ge)键合，以使非晶结构稳定。这抑制了阈值电压的变化并且改善了开关层22的耐热性。

开关层22优选地形成为包括BCGaSiAsSe、BCGaGeAsSe、BCGaSiGeAsSe、BCGaSiAsSeN、BCGaGeAsSeN和BCGaSiGeAsSeN的元素组成中的任何一个。

开关层22在堆叠方向上的膜厚优选为3nm以上30nm以下，并且更优选为10nm以上20nm以下。在开关层22的膜厚超过30nm的情况下，阈值电压可能变得太高。在开关层22的膜厚小于3nm、例如为1nm的情况下，阈值电压可能变得太低而导致泄漏的发生和阈值电压的变化。

与下电极21一样，可以使用公知的半导体布线材料用于上电极23；但是，优选即使通过后退火也不会与开关层22反应的稳定的材料。另外，下电极21和上电极23包括相同的材料并且具有相同的构造，这使得可以实现在正电压和负电压下对称的开关操作。

要注意的是，可以在上电极23与开关层22之间以及在开关层22与上电极23之间分别设置由碳(C)组成的层或包括碳(C)的层。设置由碳(C)组成的层或包括碳(C)的层使得可以抑制金属元素向硫族元素的扩散，并且可以防止特性劣化。

根据本实施例的开关元件20A具有以下开关特性：其中在初始状态下其电阻值为高(高电阻状态(断开状态))，并且在电压施加时在某个电压(开关阈值电压)以上处变为低(低电阻状态(导通状态))。另外，在施加电压低于开关阈值电压的情况下，开关元件20A维持高电阻值。也就是说，开关元件20A不执行由于响应于通过下电极21和上电极23从未示出的电源电路(脉冲施加器)的电压脉冲或电流脉冲的施加而在开关层22中发生相变(非晶相和结晶相之间)引起的存储器操作。

除上述开关元件20A的构造以外，根据本实施例的开关元件20可以具有以下构造。

图2中所示的开关元件20B在下电极21与开关层22之间包括高电阻层24。例如，高电阻层24具有比开关层22高的绝缘性并且例如包括金属元素或非金属元素的氧化物、金属元素或非金属元素的氮化物或其混合物。要注意的是，图2示出了其中高电阻层24设置在下电极21一侧的示例，但是高电阻层24不限于此，并且可以设置在上电极23一侧。另外，高电阻层24也可以设置在下电极21一侧和上电极23一侧这两侧，其中开关层22***其间。此外，可以采用其中多个开关层22和多个高电阻层24堆叠的多层构造。

在图3中所示的开关元件20C中，开关层22包括上述元素，并且形成为具有彼此不同的组成的第一层22A和第二层22B的堆叠结构。要注意的是，在图3中，采用了两层构造；但是，可以堆叠三层或更多层。

在图4中所示的开关元件20D中，开关层22形成为包括上述元素的第一层22A和还包括除上述元素以外的元素的第三层22C的堆叠结构。要注意的是，第一层22A和第三层22C的堆叠顺序没有特别限制，并且第三层22C可以设置在上电极23一侧。另外，第三层22C可以包括包含除上述元素以外的元素且具有彼此不同的组成的多层。第一层22A还可以包括包含上述元素且具有彼此不同的组成的多层。此外，在第一层22A和第三层22C均包括多层的情况下，第一层22A的层和第三层22C的层可以交替地堆叠。

(1-2.存储器单元阵列的构造)

图5以透视图示出了存储器单元阵列1的构造的示例。存储器单元阵列1对应于本公开的“存储装置”的具体示例。存储器单元阵列1具有交叉点阵列结构，并且包括存储器单元10，例如，如图5中所示，每个存储器单元10被设置在每条字线WL和每条位线BL彼此对置地配置的位置(交叉点)处。也就是说，存储器单元阵列1包括多条字线WL、多条位线BL和多个存储器单元10，多个存储器单元10被一个接一个配置在各个交叉点处。如上所述，根据本实施例的存储器单元阵列1可以具有其中多个存储器单元10配置在平面(二维地在XY平面方向上)中的构造。

各条字线WL在彼此共同的方向上延伸。各条位线BL在与字线WL的延伸方向不同(例如，在与字线WL的延伸方向正交的方向上)且彼此共同的方向上延伸。要注意的是，多条字线WL配置在一层或多层中。例如，如图10中所示，多条字线WL可以以多个水平分开地配置。多条位线BL配置在一层或多层中。例如，如图10中所示，多条位线BL可以以多个水平分开地配置。

存储器单元阵列1包括二维地布置在基板上的多个存储器单元10。基板包括例如电耦接到每条字线WL和每条位线BL的布线组、将布线组耦接到外部电路的电路等。每个存储器单元10包括存储器元件30和直接耦接到存储器元件30的开关元件20。具体地，每个存储器单元10具有其中包括在存储器元件30中的存储器层31和包括在开关元件20中的开关层22在中间电极41***其间的情况下堆叠的构造。开关元件20对应于本公开的“开关元件”的具体示例。存储器元件30对应于本公开的“存储器元件”的具体示例。

存储器元件30例如被配置为靠近位线BL，并且开关元件20例如被配置为靠近字线WL。要注意的是，存储器元件30可以被配置为靠近字线WL，并且开关元件20可以被配置为靠近位线BL。另外，在某一层中，在存储器元件30被配置为靠近位线BL并且开关元件20被配置为靠近字线WL的情况下，在与该特定层相邻的层中，存储器元件30可以被配置为靠近字线WL并且开关元件20可以被配置为靠近位线BL。此外，在每一层中，存储器元件30可以形成在开关元件20上方，或者相反，开关元件20可以形成在存储器元件30上方。

(存储器元件)

图6示出了存储器单元阵列1中的存储器单元10的截面构造的示例。存储器元件30包括下电极、与下电极对置地配置的上电极32以及设置在下电极与上电极32之间的存储器层31。存储器层31具有堆叠结构，其中电阻变化层31B和离子源层31A从下电极侧堆叠。要注意的是，在本实施例中，设置在包括在存储器元件30中的存储器层31与包括在开关元件20中的开关层22之间的中间电极41还用作上述存储器元件30的下电极。

离子源层31A包括响应于电场的施加而在电阻变化层31B中形成传导路径的可移动元素。可移动元素的示例包括过渡金属元素、铝(Al)、铜(Cu)和硫族元素。硫族元素的示例包括碲(Te)、硒(Se)和硫(S)。过渡金属元素的示例包括元素周期表中的第4至6族的元素，诸如钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)和钨(W)。离子源层31A包括上述的一种或两种以上的可移动元素。另外，离子源层31A可以包括氧(O)、氮(N)、除上述可移动元素以外的元素(诸如锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)和铂(Pt))、硅(Si)等。

电阻变化层31B包括例如金属元素或非金属元素的氧化物或者金属元素或非金属元素的氮化物。在中间电极41和上电极32之间施加预定电压的情况下，电阻变化层31B的电阻值变化。例如，在中间电极41与上电极32之间施加电压的情况下，包括在离子源层31A中的过渡金属元素向电阻变化层31B中移动而形成传导路径，这降低了电阻变化层31B的电阻。另外，在电阻变化层31B中发生诸如氧缺陷和氮缺陷之类的结构缺陷以形成传导路径，这降低了电阻变化层31B的电阻。此外，响应于在与电阻变化层的电阻减小的情况下施加的电压的方向相反的方向上的电压的施加，传导路径被断开或导电性改变，这增加了电阻变化层的电阻。

要注意的是，包括在电阻变化层31B中的金属元素和非金属元素不一定都处于氧化物状态，而是可以被部分氧化。另外，电阻变化层31B的初始电阻值实现例如约几MΩ至约几百GΩ的元件电阻就足够了，并且电阻变化层31B的膜厚可以优选为例如约1nm以上约10nm以下，但是其最佳值取决于元件的大小和离子源层的电阻值而变化。

(开关元件)

开关元件20包括例如在下电极21和上电极之间的开关层22，并且具有上述图1至图4中所示的上述开关元件20A、20B、20C和20D的构造中的任何一个。在本实施例中，设置在包括在存储器元件30中的存储器层31和包括在开关元件20中的开关层22之间的中间电极41还用作上述上电极。此外，下电极21还可以用作位线BL，或者可以与位线BL分开地设置。在下电极21与位线BL分开地设置的情况下，下电极21电耦接到位线BL。要注意的是，在开关元件20被设置为靠近字线WL的情况下，下电极21还可以用作字线WL，或者可以与字线WL分开地设置。在此，在下电极21与字线WL分开地设置的情况下，下电极21电耦接到字线WL。

中间电极41还可以用作开关元件20的电极，或者可以与开关元件20的电极分开地设置。存储器元件30的上电极32还可以用作字线WL或位线BL或可以与字线WL和位线BL分开地设置。在上电极32与字线WL和位线BL分开地设置的情况下，上电极32电耦接到字线WL或位线BL。上电极32包括用于半导体处理的布线材料。上电极32可以包括例如钨(W)、氮化钨(WN)、氮化钛(TiN)、碳(C)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)、钛钨(TiW)、硅化物等。

中间电极41优选地包括例如防止包括在开关层22和离子源层31A中的硫族元素响应于电场的施加而扩散的材料。这是因为，例如，离子源层31A包括过渡金属元素作为允许存储器操作和写入状态的保持的元素，并且在这种过渡金属元素响应于电场的施加扩散到开关层22中的情况下，开关特性可能会劣化。因此，中间电极41优选地包括具有防止过渡金属元素的扩散和离子传导的阻挡性质的阻挡材料。阻挡材料的示例包括钨(W)、氮化钨(WN)、氮化钛(TiN)、碳(C)、钼(Mo)、钽(Ta)、氮化钽(TaN)、钛钨(TiW)、硅化物等。

此外，存储器单元10可以具有除图6中所示的构造以外的以下构造。

在图7中所示的存储器单元10中，存储器元件30具有电阻变化层31B设置在离子源层31A与上电极32之间的构造。图8中所示的存储器单元10具有如下构造：在该构造中不设置中间电极41，并且开关层22和离子源层31A在其间***电阻变化层31B的情况下被堆叠。要注意的是，在图6至图8中所示的存储器单元10中，开关元件20具有图1中所示的开关元件20A的构造作为示例；然而，开关元件20不限于此，并且可以具有图2至图4中所示的开关元件20B、20C和20D的构造中的任何一个。此外，开关元件20可以具有例如其中开关元件20的多个层和存储器元件30的多个层交替地堆叠的构造。

而且，在根据本实施例的存储器单元阵列1中，存储器元件30可以具有任何存储器形式，诸如使用熔丝和反熔丝且仅可写入一次的OTP(一次性可编程)存储器、单极相变存储器以及使用磁阻元件的磁性存储器。单极相变存储器的示例包括PCRAM。

(1-3.工作和效果)

如上所述，近年来，对于数据存储非易失性存储器要求容量的增加，并且已经开发了具有交叉点阵列结构的存储器，该交叉点阵列结构的每单位单元的占地面积小并且允许容量的增加。在具有交叉点阵列结构的存储器中，存储器单元配置在彼此相交的布线的交点处，并且存储器单元包括彼此串联耦接的存储器元件和开关元件。

期望开关元件具有以下特性：当施加等于或高于某个阈值电压的电压时，足以操作存储器元件的电流流过开关元件，而当施加等于或低于包括0V的阈值电压的电压时，只有尽可能小的泄漏电流流过开关元件。

使用硫族元素的OTS特性来构造开关元件。与使用碲(Te)的情况相比，在使用硒(Se)作为硫族元素的开关元件中，可以实现厚度减小，并且可期待小泄漏和优异的开关元件特性，但是硒(Se)为221℃的熔点低，这引起了耐处理温度低的问题。具体地，在使用硒(Se)的开关元件中，在与典型半导体处理中的热负荷相对应的400℃一小时之后，在与根据本实施例的开关层22相对应的OTS层中出现变质等，这导致作为开关元件的特性显著劣化。

使用硒(Se)的OTS层的元素组成的示例包括GeAsSe和SiGeAsSe。GeAsSe层的泄漏小并且阈值电压的变化也小，并且呈现出优异的特性，但是在与典型半导体处理中的热负荷相对应的在400℃热处理1小时之后，确认GeAsSe层的表面出现变质，这使得GeAsSe层不能表现出开关特性。可替换地，即使获得开关特性，操作也不稳定并且阈值电压的变化增加，这导致漂移指数的劣化、重复操作的次数减少等。因此，作为开关元件的特性显著恶化。也确认SiGeAsSe中出现了类似的趋势。

例如，在非专利文献4(R.P.Wang、A.Smith、A.Prasad、D.Y.Choi和B.Luther-Davies，Journal of Applied Physics 106,043520(2009))中，在文献的表1中示出了相对于GeAsSe的各种组成的Tg(玻璃转变温度)。从表1可以看出，在化学计量组成中，虽然GeAsSe的Tg为247.9℃，但是在Ge含量约为30原子％并且Se含量约为50原子％的情况下Tg变为大约400℃。据推测，随着Ge的增加和Se的减少，Tg变得更高，这使得非晶结构相对于温度稳定，从而引起这种变化。相比之下，Ge的增加和Se的减少产生不利的影响，诸如，关于开关元件特性的泄漏显著增加。

相比之下，在根据本实施例的开关元件20A中，使用锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)来构造开关层22。例如，这使得可以减少在制造处理期间执行的在400℃热处理1小时之后的开关层22的变质。

如上所述，在根据本实施例的开关元件20A中，使用锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)形成开关层，这减少了由制造处理中的热负荷而引起的开关层的变质。由此，这使得可以改善使用硒(Se)的开关元件的耐热性。

接下来，给出上述实施例中的修改示例的描述。在下文中，与上述实施例的组件类似的组件由相同的附图标记表示，并且在适当的地方省略其描述。

<2.修改示例>

(2-1.修改示例1)

图9以透视图示出了根据本公开的修改示例的存储器单元阵列2的构造的示例。与上述存储器单元阵列1一样，存储器单元阵列2具有所谓的交叉点阵列结构。在本修改示例中，存储器元件30包括沿着在彼此共同的方向上延伸的每条位线BL延伸的存储器层31。开关元件20包括沿着在与位线BL的延伸方向不同的方向(例如，在与位线BL的延伸方向正交的方向)上延伸的每条字线WL延伸的开关层22。开关层22和存储器层31在多条字线WL和多条位线BL的交叉点处堆叠，在其间***中间电极41。

如上所述，开关元件20和存储器元件30不仅设置在交叉点处，而且还分别沿着字线WL的延伸方向和位线BL的延伸方向延伸，这使得可以与用作位线BL或字线WL的层同时形成开关元件层或存储器元件层，并通过光刻处理共同地执行成型处理。因此，可以减少处理步骤。

(2-2.修改示例2)

图10至图13以透视图分别示出了根据本公开的修改示例的具有三维构造的存储器单元阵列3至6的构造的示例。在具有三维构造的存储器单元阵列中，各条字线WL在彼此共同的方向上延伸。各条位线BL在与字线WL的延伸方向不同(例如，在与字线WL的延伸方向正交的方向上)并且彼此共同的方向上延伸。此外，多条字线WL和多条位线BL配置在多个各自的层中。

在多条字线WL以多个水平分开地配置的情况下，多条位线BL配置在其中配置有多条字线WL的第一层与其中配置有多条字线WL的第二层之间的层中。第二层与第一层相邻。在多条位线BL以多个水平分开地配置的情况下，多条字线WL配置在其中配置有多条位线BL的第三层与其中配置有多条位线BL的第四层之间的层中。第四层与第三层相邻。在多条字线WL以多个水平分开地配置并且多条位线BL以多个水平分开地配置的情况下，多条字线WL和多条位线BL在存储器单元阵列的堆叠方向上交替地配置。

根据本修改示例的存储器单元阵列具有垂直交叉点构造，其中字线WL或位线BL平行于Z轴方向设置，而其它剩余的线平行于XY平面方向设置。例如，如图10中所示，存储器单元阵列可以具有以下构造：其中多条字线WL和多条位线BL分别在X轴方向和Z轴方向上延伸并且存储器单元10配置在字线WL和位线BL的各个交叉点处。此外，如图11中所示，存储器单元阵列可以具有以下构造：其中存储器单元10配置在分别在X轴方向和Z轴方向上延伸的多条字线WL和多条位线BL的每个交叉点的两侧。此外，如图12中所示，存储器单元阵列可以具有以下构造：该构造包括在Z轴方向上延伸的多条位线BL和在X轴方向或Y轴方向这两个方向上延伸的两种类型的多条字线。此外，多条字线WL和多条位线BL不一定在一个方向上延伸。例如，如图13中所示，例如，多条位线BL可以在Z轴方向上延伸，并且多条字线WL可以在X轴方向上延伸，在中间在Y轴方向上弯曲，然后再次在X轴方向上弯曲，也就是说，可以在XY平面中以所谓的U字母形延伸。

如上所述，本公开的存储器单元阵列具有三维构造，其中多个存储器单元10配置在平面(二维地，在XY平面方向上)中并且进一步在Z轴方向上堆叠，这使得可以提供具有更高密度和大容量的存储装置。

<3.应用示例>

图14示出了包括非易失性存储器系统(存储器系统400)的数据存储系统(数据存储系统500)的构造，该非易失性存储器系统包括存储器单元阵列1(或存储器单元阵列2至6中的任何一个)，存储器单元阵列1(或存储器单元阵列2至6中的任何一个)包括在上述实施例中描述的存储器单元10。数据存储系统500包括主机计算机100、存储器控制器200和存储器300。存储器系统400包括存储器控制器200和存储器300。

主机计算机100向存储器300发出用于数据的读取处理和写入处理、与纠错有关的处理等的命令。主机计算机100包括处理器110和控制器接口101。处理器110作为主机计算机100执行处理，并且控制器接口101用于与存储器控制器200交换。

存储器控制器200依据来自主机计算机100的命令执行对存储器300的请求的控制。存储器控制器200包括控制部210、ECC处理部220、数据缓冲器230、主机接口201和存储器接口202。

控制部210控制整个存储器控制器200。控制部210解释由主机计算机100发出的命令，并且向存储器300做出必要的请求。

ECC处理部220执行存储在存储器300中的数据的纠错码(ECC)的产生以及对从存储器300读取的数据的错误检测和校正。

数据缓冲器230是用于在传送这些数据时临时地保持从主机计算机100接收的写入数据、从存储器300接收的读取数据等的缓冲器。

主机接口201是用于与主机计算机100交换的接口。存储器接口202是用于与存储器300交换的接口。

存储器300包括控制部310、存储器单元阵列320和控制器接口301。控制部310控制整个存储器300，并且依据从存储器控制器200接收到的请求来控制对存储器单元阵列320的访问。控制器接口301是用于与存储器控制器200交换的接口。

存储器单元阵列320使用具有交叉点阵列结构的存储器单元阵列1(或存储器单元阵列2至5中的任何一个)，该交叉点阵列结构包括多条字线WL、多条位线BL和多个存储器单元10，多个存储器单元10一个接一配置在各个交叉点处。每个存储器单元10包括在上述实施例中描述的开关元件20(或开关元件20A、20B、20C和20D中的任何一个)以及存储器元件。如上所述，存储器元件是具有电阻变化层和离子源层的堆叠结构的电阻变化存储器(存储器元件30)。离子源层包括响应于电场的施加而在电阻变化层中形成传导路径的可移动元素。另外，例如，可以使用利用金属氧化物的ReRAM(电阻随机存取存储器)、利用熔丝和反熔丝且仅可写入一次的OTP(一次性可编程)存储器、单极相变存储器PCRAM或诸如使用磁阻变化元件的磁性存储器之类的非易失性存储器(NVM：非易失性存储器)。

包括在存储器单元阵列320中的每个存储器单元10包括数据区域321和ECC区域322。数据区域321是用于存储正常数据的区域。

如上所述，存储器系统使用包括本公开的开关元件20的交叉点型存储器单元阵列1(或存储器单元阵列2至5中的任何一个)，这使得可以改善诸如操作速度之类的性能。

<4.示例>

下面描述本公开的具体示例。

(实验1)

首先，通过反向溅射清洁包括TiN的下电极。接下来，在将氮气馈送到成膜室中的同时，通过反应溅射在TiN上形成膜厚为15nm的包括GeAsSe的开关层，此后，形成膜厚为15nm的C和膜厚为30nm的W以形成上电极。此后，执行图案化和预定的热处理以制备单晶体管-单开关元件。此后，执行与典型半导体处理中的热负荷相对应的在400℃热处理1小时，并且测量漂移指数和重复操作的次数作为单晶体管-单开关元件的开关元件特性。另外，如上所述，在基板上按顺序堆叠TiN、GeAsSe(15nm)、C(15nm)和W(30nm)，此后在400℃热处理1小时之后进行表面观察。

(实验示例1-2至1-10)

接下来，除了开关层的元素组成以外，使用与在实验示例1中的方法类似的方法制备具有与实验示例1-1类似的构造的各个单晶体管-单开关元件(实验示例1-2至1-10)。各个实验示例中的开关层的元素组成在实验示例1-2中是GaGeAsSe，在实验示例1-3中是BCGeAsSe，在实验示例1-4中是BCGaAsSe，在实验示例1-5中是GaGeAsSeN，在实验示例1-6中是BCGaGeSeN，在实验示例1-7中是BCGeAsSeN，在实验示例1-8中是BCGaGeAsSe，在实验示例1-9中是BCGaGeAsSeN，并且在实验示例1-10中是BCGaSiAsSeN。

以下描述了作为实验示例1-1至1-10的开关元件特性而测得的漂移指数和重复操作的次数。

(漂移指数)

为了实现交叉点型存储器单元阵列的容量的增加，期望抑制由时间变化引起的开关元件之间的阈值电压的变化，以减少操作错误的发生。阈值电压的时间变化是其中从上一次开关操作起，随着时间(间隔时间)的进行，随后的开关操作中的操作阈值电压变化的现象(漂移)。在包括多个开关元件的交叉点型存储器单元阵列中，各个开关元件的间隔时间通常是不同的；因此，在漂移的影响大的情况下，在开关元件之间出现操作阈值电压的变化，这使得难以对交叉点型存储器单元阵列进行良好的操作。因此，期望操作阈值电压的变化减少的开关元件。

漂移指数是从0时刻的开关元件的阈值电压起，经过100ms的间隔时间之后的操作阈值电压的变化量(V)。具体地，漂移指数是从向开关元件施加脉冲电压以使得开关元件可靠地执行开关操作的情况下的0时刻起(0时刻)，并且经过作为间隔时间的100ms之后(100ms的时刻)，将脉冲电压再次施加到开关元件以使得开关元件执行开关操作的阈值电压的变化量。在本实验中，使用漂移指数来评价每个开关元件的漂移。

(重复操作的次数)

通常，随着开关元件执行重复操作，确认会出现开关元件特性的劣化，例如操作阈值电压的降低等。因此，期望即使开关元件执行大量次数的操作也不引起操作阈值电压的降低。在本实验中，测量了允许操作阈值电压基本上保持恒定的次数。

表1总结了实验示例1-1至1-10中的开关层的元素组成、上电极的构造以及漂移指数、耐热性和重复操作的次数的结果。要注意的是，关于耐热性，A指示在开关层的表面上未确认出现变质的情况，B指示确认略微出现变质的情况，并且C指示已确认出现明显的变质的情况。另外，在实验示例1-1中，除了与典型半导体处理中的热负荷相对应的在400℃热处理1小时之外，还执行了在320℃热处理2小时，并且测量每次热处理之后的电流-电压特性。

[表1]

图15示出了IV曲线，该IV曲线表示在实验示例1-1中在320℃热处理2小时之后的电流-电压特性。图16示出了IV曲线，该IV曲线表示在实验示例1-1中在400℃热处理1小时之后的电流-电压特性。在包括包含GeAsSe的开关层的实验示例1-1中，虽然在320℃热处理2小时之后能够确认出良好的开关操作，但是在400℃热处理1小时之后确认无法进行开关操作。另外，在使用光学显微镜检查各热处理之后的开关层的膜表面的状态的情况下，确认出在400℃热处理1小时之后的开关层的表面的变质。因此，发现包括包含GeAsSe的开关层的开关元件具有低的耐热性并且不能抵抗其中施加了与400℃进行1小时相对应的热负荷的半导体处理，导致开关元件特性的劣化。

(关于耐热性)

检查实验示例1-2至1-10中的耐热性，并且在其中开关层包括不包含B和C的元素组成的开关元件中，元素组成诸如是实验示例1-2中的GaGeAsSe和实验示例1-5中的GaGeAsSeN，与实验示例1-1中的GeAsSe一样，在400℃热处理1小时之后，在开关层的表面上确认出变质，并且未获得开关元件特性(评价C)。相比之下，在其中开关层包括包含B和C的元素组成的开关元件中，元素组成诸如是实验示例1-3中的BCGeAsSe、实验示例1-7中的BCGeAsSeN、实验示例1-8中的BCGaGeAsSe、实验示例1-9中的BCGaGeAsSeN和实验示例1-10中的BCGaSiAsSeN，在400℃热处理1小时之后，在开关层的表面上未确认出变质，并且获得了良好的开关元件特性(评价A)。也就是说，发现向开关层添加B和C使得可以改善耐热性。另外，在实验示例1-4中的BCGaAsSe和实验示例1-6中的BCGaGeSeN中，即使开关层包括B和C，在400℃热处理1小时之后，在开关层的表面上也略微地确认出变质。另外，在实验示例1-4和1-6中，与实验示例1-3和实验示例1-7至1-10相比，重复次数减少了。如稍后详细描述的，认为该结果是由于在实验示例1-4和1-6中的每一个中不添加Ge或Si以及As引起的。

B和C的单质具有高熔点，并且B的化合物和C的化合物也具有高熔点。另外，与其它元素相比，B和C各自具有小的原子半径。因此，认为通过添加B和C，在非晶结构中包括具有不同的原子半径的多种元素，这使非晶结构稳定。因此，推断出，在与通常使用的半导体处理中的高温处理相对应的400℃热处理1小时之后的变质被抑制，这使得可以良好地维持作为开关元件的特性。

(关于漂移指数和重复操作的次数)

在实验示例1-3和实验示例1-7至1-10中的每一个中检查漂移指数和重复操作的次数，其中在400℃热处理1小时之后能够确认出开关操作，并且在实验示例1-8中的BCGaGeAsSe、在实验示例1-9中的BCGaGeAsSeN和在实验示例1-10中的BCGaSiAsSeN中获得了良好的漂移指数。相比之下，在实验示例1-3中的BCGeAsSe和实验示例1-7中的BCGeAsSeN中，漂移指数具有大的值。由此可以看出，通过将Ga添加到包括Se作为主要元素的开关层中来抑制漂移。另外，实验示例1-4中的BCGaAsSe包括Ga，但是没有获得良好的漂移指数和良好的重复操作的次数。推断出，这是因为未添加Ge或Si。在实验示例1-6中的BCGaGeSeN中，包括Ga，但是不添加As；因此，推断出，与实验示例1-4一样，不能获得良好的开关元件特性。

可以认为，在包括Se作为主要元素的开关层中，如通过诸如As₂Se₃之类的化合物所已知的那样，As被包括为与Se强键合，从而使非晶结构稳定。另外，关于Ge，在包括Se、As和Ge的三元体系中，形成稳定的非晶结构。在作为与Ge处于同一族中的元素的Si中，期望与Ge的效果类似的效果。即使在添加Ge和Si两者的情况下，也可以期望类似的效果，并且在实验示例1-10中也能够确认出耐热性的改善。因此，认为将As和Ge或Si与Se一起添加改善了开关层的耐热性，并且使得可以获得具有稳定的开关操作的开关元件。另外，在实验示例1-7至1-10中获得了良好的漂移指数和良好的重复操作的次数；因此，认为向开关层进一步添加Ga使得可以抑制作为开关阈值电压的时间变化的漂移以及由于重复操作之后的劣化而引起的阈值电压的降低。这是因为，如上所述，如通过诸如Ga₂Se₃和GaAs之类的化合物所已知的，添加Ga以使其与As和Se强键合，从而使非晶结构稳定。因此，认为即使在施加与开关元件操作相关联的电场的情况下，也实现了耐结构变化和原子位移的稳定的非晶结构。

如上所述，发现在使用Se作为硫族元素的开关元件中，使用Ge或Si中的至少一种、As、B、C和Ga形成开关层使得即使通过作为典型半导体处理的约400℃的高温处理也可以防止开关层的变质，并且良好地维持各种特性，诸如由重复操作和漂移引起的阈值电压的变化。

另外，图17示出了表示实验示例1-8的电流-电压特性的IV曲线，并且图18示出了表示实验示例1-9的电流-电压特性的IV曲线。从图17与图18的比较发现，在开关层包括N的实验示例1-9中，阈值操作的变化比在开关层不包括N的实验示例1-8中抑制得更多。认为N是与As处于同一族中的元素；因此，N与Se和Ga形成强键合，并且还与N和Ge以非晶态形成键合，从而使非晶结构稳定。要注意的是，即使在不包括N的情况下，在上述元素组成的范围内形成的实验示例1-8中，也获得了基本相等的特性；因此，发现即使在不包括N的情况下，利用上述元素组成也可实现本公开的效果。

[实验2]

接下来，除了将开关层的膜厚改变为1nm、3nm、5nm、7nm、10nm、20nm、30nm和50nm以外，制备具有与实验示例1-9中的构造类似的构造的开关元件，并且评价了开关元件的开关元件特性。

从该实验可以看出，在开关层的膜厚超过30nm的情况下，阈值电压变得过高。此外，在膜剥离试验中确认了开关层的膜剥离。另外，在开关层的膜厚为1nm的情况下，阈值电压降低，并且确认诸如泄漏和阈值电压的变化之类的开关元件特性的劣化。认为该结果是由以下原因引起的。对包括硫族元素作为主要元素的开关元件执行高温处理，这使得包括在电极中的元素(电极元素)扩散到开关层。认为在开关层的膜厚薄的情况下，电极元素扩散到整个开关层，这显著地改变了特性。因此，可以说，例如，取决于存储器单元阵列中的组合存储器元件的特性来改变包括在本公开的开关元件中的开关层的膜厚，并且膜厚优选地为3nm以上30nm以下，并且更优选为10nm以上20nm以下。

[实验3]

图19示出了开关元件在正电压和负电压下的IV曲线，其中开关层包括膜厚为15nm的BCGaGeAsSeN的元素组成，并且上电极和下电极均包括膜厚为15nm的碳电极。在实验1和实验2中，下电极和上电极使用彼此不同的材料；然而，如上所述，发现包括相同材料并且具有相同构造的上电极和下电极使得可以获得在正电压和负电压下对称的开关操作。

[实验4]

接下来，在BCGaGeAsSeN的元素组成中检查允许实现本公开的效果的组成范围。图20示出了在将BCGaGeAsSeN分为三组、也就是说BCGe、Ga和AsSe且改变其含量比的情况下，在400℃热处理1小时之后的耐热性与开关元件特性之间相容的组成范围。要注意的是，由阈值电压的变化、重复操作之后的阈值电压的变化以及漂移来判断与耐热性相容的开关元件特性。

在B、C和Ge的含量(B+C+Ge)为15原子％以上35原子％以下，B和C的总含量(B+C)为5原子％以上20原子％以下，Ge的含量为5原子％以上20原子％以下，并且B和C之比为0≤C/(C+B)≤0.2的情况下，获得了良好的结果。在BCGe的含量小于总量的15原子％的情况下，在400℃热处理1小时之后，耐热性劣化，并且在开关层的表面上确认出现变质。在BCGe的含量大于35原子％的情况下，阈值电压本身大大增加到超过在适当范围中的操作电压，并且阈值电压的变化增加。另外，在BC小于5原子％的情况下，确认耐热性劣化。在BC大于20原子％的情况下，阈值电压本身增加到超过在适当范围中的操作电压，并且阈值电压的变化增加。在Ge小于5原子％的情况下，耐热性劣化，并且阈值电压的变化增加。在Ge大于20原子％的情况下，泄漏电流增加。此外，在C与BC的含量的含量比C/(C+B)大于0.2时，则泄漏电流增加，并且开关元件特性劣化。

在Ga的含量小于总量的2原子％的情况下，漂移特性劣化。在Ga的含量大于总量的10原子％的情况下，泄漏电流增加。另外，As和Se的总含量(As+Se)为60原子％以上80原子％以下，As的含量为20原子％以上40原子％以下，并且Se的含量为30原子％以上50原子％以下，使得可以获得良好的结果。在AsSe的含量小于总量的60原子％的情况下，确认不良操作。在AsSe的含量大于总量的80原子％的情况下，熔点降低，并且耐热性劣化。另外，在As的含量小于总量的20原子％的情况下，耐热性劣化，并且可重复操作的次数大大减少。在As的含量大于总量的40原子％的情况下，不能获得良好的开关元件特性。此外，在Se的含量小于总量的30原子％的情况下，开关元件特性变得不稳定，并且在Se的含量大于50原子％的情况下，耐热性显著劣化。

要注意的是，在添加N的情况下，N的含量为总量的30原子％以下使得可以获得诸如抑制阈值电压的变化和改善耐热性之类的良好特性。但是，在N的含量超过30原子％的情况下，开关层的膜质量劣化，在处理期间发生膜剥离，并且确认耐热性劣化。另外，Si是与Ge处于同一族中的元素，并且具有类似的性质。因此，可以容易地推断出，即使在用Si代替Ge的情况下，或者甚至在包括Ge和Si两者的情况下，在与仅添加Ge的情况下的组成范围类似的组成范围内也可实现类似的效果。

尽管已经参考实施例、其修改示例以及示例给出了描述，但是本公开的内容不限于上述实施例等，并且可以以各种方式进行修改。要注意的是，本说明书中描述的效果仅是示例性的。通过本公开实现的效果不限于本说明书中描述的效果。本公开的内容可以具有除本说明书中描述的效果以外的效果。

另外，例如，本公开可以具有以下构造。

(1)一种开关元件，包括：

第一电极；

第二电极，与所述第一电极对置地配置；和

开关层，包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)，并且设置在所述第一电极和所述第二电极之间。

(2)根据(1)所述的开关元件，其中

所述开关层包括碳(C)、硼(B)、锗(Ge)和硅(Si)，碳(C)、硼(B)以及锗(Ge)或硅(Si)或者锗(Ge)和硅(Si)两者在15原子％以上35原子％以下的范围内，碳(C)和硼(B)的组合在5原子％以上20原子％以下的范围内，并且碳(C)与碳(C)和硼(B)的总量之比在0以上0.2以下的范围内，

镓(Ge)包括在2原子％以上10原子％以下的范围内，以及

所述开关元件包括砷(As)和硒(Se)，砷(As)和硒(Se)在60原子％以上80原子％以下的范围内，砷(As)在20原子％以上40原子％以下的范围内，并且硒(Se)在30原子％以上50原子％以下的范围内。

(3)根据(1)或(2)所述的开关元件，其中，所述开关层还包括氮(N)。

(4)根据(3)所述的开关元件，其中，所述氮(N)包括在所述开关层中包括的所有元素的30原子％以下的范围内。

(5)根据(1)至(4)中的任一项所述的开关元件，其中，所述开关层的膜厚为3nm以上30nm以下。

(6)根据(1)至(4)中的任一项所述的开关元件，其中，所述开关层的膜厚为10nm以上20nm以下。

(7)根据(1)至(6)中的任一项所述的开关元件，其中，由碳(C)组成的层或包括碳(C)的层设置在所述开关层与所述第一电极和所述第二电极中的至少一个之间。

(8)根据(1)至(7)中的任一项所述的开关元件，其中，在没有非晶相与结晶相之间的相变的情况下，通过将施加电压增加到预定的阈值电压以上，所述开关层改变为低电阻状态，并且通过将施加电压减小到低于所述阈值电压的电压，所述开关层改变为高电阻状态。

(9)一种存储装置，设置有一个或多个存储器单元，每个所述存储器单元包括存储器元件和直接耦接到所述存储器元件的开关元件，所述开关元件包括：

第一电极；

第二电极，与所述第一电极对置地配置；和

开关层，包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)，并且设置在所述第一电极和所述第二电极之间。

(10)根据(9)所述的存储装置，其中，所述一个或多个存储器单元沿着在一个方向上延伸的一个或多个第一布线、在另一个方向上延伸并与所述第一布线相交的一个或多个第二布线配置，并且配置在所述第一布线和所述第二布线的交点处。

(11)根据(9)或(10)所述的存储装置，其中，所述存储器元件为相变存储器元件、阻变存储器元件和磁阻存储器元件中的任何一种。

(12)根据(9)至(11)中的任一项所述的存储装置，其中，所述多个存储器单元中的两个或更多个被堆叠。

(13)一种存储器系统，设置有主机计算机、存储器和存储器控制器，所述主机计算机包括处理器，所述存储器包括存储器单元阵列，所述存储器单元阵列包括多个存储器单元，所述存储器控制器依据来自所述主机计算机的命令执行对所述存储器的请求的控制，所述多个存储器单元中的每一个包括存储器元件和直接耦接到所述存储器元件的开关元件，所述开关元件包括：

第一电极；

第二电极，与所述第一电极对置地配置；和

开关层，包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)，并且设置在所述第一电极和所述第二电极之间。

本申请要求于2018年3月2日向日本专利局提交的日本优先权专利申请JP2018-037817的权益，该日本优先权专利申请的全部内容通过引用合并于此。

本领域技术人员应当理解，取决于设计要求和其它因素，可以进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

权利要求书(按照条约第19条的修改)

1.一种开关元件，包括：

第一电极；

第二电极，与所述第一电极对置地配置；和

开关层，包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)，并且设置在所述第一电极和所述第二电极之间。

2.根据权利要求1所述的开关元件，其中

所述开关层包括碳(C)、硼(B)、锗(Ge)和硅(Si)，碳(C)、硼(B)以及锗(Ge)或硅(Si)或者锗(Ge)和硅(Si)两者在15原子％以上35原子％以下的范围内，碳(C)和硼(B)的组合在5原子％以上20原子％以下的范围内，并且碳(C)与碳(C)和硼(B)的总量之比在0以上0.2以下的范围内，

镓(Ge)包括在2原子％以上10原子％以下的范围内，以及

所述开关元件包括砷(As)和硒(Se)，砷(As)和硒(Se)在60原子％以上80原子％以下的范围内，砷(As)在20原子％以上40原子％以下的范围内，并且硒(Se)在30原子％以上50原子％以下的范围内。

3.根据权利要求1所述的开关元件，其中，所述开关层还包括氮(N)。

4.根据权利要求3所述的开关元件，其中，所述氮(N)包括在所述开关层中包括的所有元素的30原子％以下的范围内。

5.根据权利要求1所述的开关元件，其中，所述开关层的膜厚为3nm以上30nm以下。

6.根据权利要求1所述的开关元件，其中，所述开关层的膜厚为10nm以上20nm以下。

7.根据权利要求1所述的开关元件，其中，由碳(C)组成的层或包括碳(C)的层设置在所述开关层与所述第一电极和所述第二电极中的至少一个之间。

8.根据权利要求1所述的开关元件，其中，在没有非晶相与结晶相之间的相变的情况下，通过将施加电压增加到预定的阈值电压以上，所述开关层改变为低电阻状态，并且通过将施加电压减小到低于所述阈值电压的电压，所述开关层改变为高电阻状态。

9.一种存储装置，设置有一个或多个存储器单元，每个所述存储器单元包括存储器元件和直接耦接到所述存储器元件的开关元件，所述开关元件包括：

第一电极；

第二电极，与所述第一电极对置地配置；和

开关层，包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)，并且设置在所述第一电极和所述第二电极之间。

10.根据权利要求9所述的存储装置，其中，所述一个或多个存储器单元配置在第一布线和第二布线的交点处。

11.根据权利要求9所述的存储装置，其中，所述存储器元件为相变存储器元件、阻变存储器元件和磁阻存储器元件中的任何一种。

12.根据权利要求9所述的存储装置，其中，所述多个存储器单元中的两个或更多个被堆叠。

13.一种存储器系统，设置有主机计算机、存储器和存储器控制器，所述主机计算机包括处理器，所述存储器包括存储器单元阵列，所述存储器单元阵列包括多个存储器单元，所述存储器控制器依据来自所述主机计算机的命令执行对所述存储器的请求的控制，所述多个存储器单元中的每一个包括存储器元件和直接耦接到所述存储器元件的开关元件，所述开关元件包括：

第一电极；

第二电极，与所述第一电极对置地配置；和

开关层，包括锗(Ge)和硅(Si)中的至少一种、硒(Se)、硼(B)、碳(C)、镓(Ga)和砷(As)，并且设置在所述第一电极和所述第二电极之间。