阅读说明：本技术 旋转变压器信号的运算处理装置 (Operation processing device for rotary transformer signal ) 是由 胜满德 关口象一 藤川岩 于 2018-05-09 设计创作，主要内容包括：在单独设置有模拟电路的旋转变压器数字转换器中,在表示旋转变压器的角度的反正切中发生±90°处的不连续点。因此,需要作为模拟电路的跟踪环形电路。本发明提供一种旋转变压器信号的运算处理装置,包括：A/D转换器,其将从外部供给的旋转检测传感器的旋转检测信号转换为数字信号；和构成逻辑电路的逻辑部,该逻辑电路根据从上述A/D转换器输出的数字信号运算上述旋转检测传感器的角度,上述放大器、上述A/D转换器、上述逻辑部安装在同一芯片或同一封装中。(In a resolver digital converter provided with an analog circuit alone, a discontinuity at ± 90 ° occurs in an inverse tangent representing an angle of the resolver. Therefore, a tracking loop circuit as an analog circuit is required. The invention provides an arithmetic processing device for a rotary transformer signal, comprising: an a/D converter that converts a rotation detection signal of a rotation detection sensor supplied from the outside into a digital signal; and a logic unit that calculates an angle of the rotation detection sensor based on a digital signal output from the a/D converter, wherein the amplifier, the a/D converter, and the logic unit are mounted on the same chip or the same package.)

旋转变压器信号的运算处理装置

技术领域

本发明涉及一种用于旋转变压器(resolver)信号的运算处理装置。

背景技术

旋转变压器系统(resolver system)由也称为旋转变压器的旋转检测传感器和数字转换器构成，该数字转换器将从旋转变压器输出的模拟信号转换为数字信号来计算旋转角度。旋转变压器是角度传感器，其将耦合到监视对象物的旋转检测器的旋转角度作为两相交流电压(模拟信号)输出。数字转换器对从旋转变压器输出的模拟信号进行数字转换来检测旋转检测信号，将该旋转检测信号转换为角度值，从而将监视对象物的角度位置以数字化了的角度值输出(专利文献1)。

另外，提出了一种运算处理装置，通过将作为旋转变压器接口的R/D转换器和诸如微计算机和DSP(数字信号处理器)等的硬件一体地构成，来提高处理速度，抗噪声性和可靠性，并谋求成本降低(专利文献2)。

现有技术文献

专利文献

专利文献1：日本特开2008-219756号公报

专利文献2：日本特开2002-350180号公报

发明内容

发明要解决的课题

在单独设置有模拟电路的旋转变压器数字转换器中，在表示旋转变压器的角度的反正切中发生±90°处的不连续点。因此，需要作为模拟电路的跟踪环形电路。

用于解决上述课题的形式由以下项目集示出。

[项目1]

一种旋转变压器信号的运算处理装置，包括：A/D转换器，其将从外部供给的旋转检测传感器的旋转检测信号转换为数字信号；和

构成逻辑电路的逻辑部，该逻辑电路根据从上述A/D转换器输出的数字信号运算上述旋转检测传感器的角度，

上述放大器、上述A/D转换器、上述逻辑部安装在同一芯片或同一封装中。

[项目2]

根据项目1所述的旋转变压器信号的运算处理装置，上述旋转检测传感器包括励磁线圈、以及响应上述励磁线圈的励磁信号来检测信号的第1检测线圈和第2检测线圈，上述第1和第2检测线圈彼此相位错开90°地配置于上述励磁线圈周边，

上述A/D转换器将从上述第1检测线圈发送的模拟信号S1和从上述第2检测线圈产生的模拟信号S2分别转换为数字信号S1和数字信号S2，

上述逻辑部对数字信号S1、S2通过以下公式求取励磁线圈的准确度(θ)，其中t是时间，f(t)是励磁信号，ω是角速度，

S1＝sinθ·f(t)＝sinθ·sinωt

S2＝cosθ·f(t)＝cosθ·sinωt

θ＝tan^-1(sinθ/cosθ)

[项目3]

根据项目1或2所述的旋转变压器信号运算处理装置，其中，

还包括以指定增益放大上述旋转检测信号的放大器，

上述逻辑部根据旋转检测传感器的模拟信号电压将用于设定上述指定增益的信号发送到上述放大器。

[项目4]

根据项目1～3中任一项所述的旋转变压器信号的运算处理装置，其中，上述逻辑部包括：多条地址线、多条数据线、存储器单元组件和地址解码器，该地址解码器对地址信号进行解码并将解码信号输出到存上述储器单元组件。

[项目5]

根据项目4所述的旋转变压器信号的运算处理装置，其中，上述存储器单元组件，作为由真值表数据构成的布线元件和/或逻辑元件进行上述放大部的控制或设定。

[项目6]

根据项目4～5中任一项所述的旋转变压器信号的运算处理装置，其中，上述存储器单元组件，作为由真值表数据构成的布线元件和/或逻辑元件根据从上述A/D转换器输出的数字信号运算角度。

[项目7]

根据项目1～6中任一项所述的旋转变压器信号的运算处理装置，其中，上述逻辑部是多查询表。

发明效果

根据本实施方式的可编程器件可以通过数字电路运算角度，而不需要使用作为模拟电路的跟踪环形电路。

附图说明

图1A是示出了用于旋转检测传感器的可编程器件的第一例的图。

图1B是示出了用于旋转检测传感器的可编程器件的第一例的图。

图2A是表示旋转变压器的结构的图。

图2B是表示励磁信号与数字信号S1、S2之间的关系的图。

图3是表示MRLD的整体结构的一例的图。

图4是示意性地示出横叠MLUT而构成的MLUT的图。

图5是表示MLUT的一例的图。

图6是适用同步电路的MLUT的示例。

图7是表示MLUT的一例的图。

图8是表示作为逻辑电路进行动作的MLUT的一例的图。

图9是表示图8所示的逻辑电路的真值表的图。

图10是表示作为连接元件进行动作的MLUT的一例的图。

图11是表示图10所示的连接元件的真值表的图。

图12是表示一个MLUT作为逻辑元件和连接元件进行动作的例子的图。

图13示出了逻辑元件和连接元件的真值表。

具体实施方式

在下文中，为了说明本实施方式，将参考附图按顺序说明：1、可编程器件；2、MRLD；3、MLUT；4、可编程器件的构成数据的生成方法。

1.旋转变压器信号的运算处理装置

图1A是示出了用于旋转检测传感器的可编程器件的一例的图。旋转变压器信号的运算处理装置100包括模拟单元10，逻辑部20和构成单元22，并且连接到旋转变压器200。

模拟单元10包括模数转换器(AD)12A、12B。

逻辑部20是处理数字信号的电子电路，也称为逻辑电路。逻辑部20的一个方式是稍后说明的MRLD(基于存储器的可重新配置的逻辑设备)(注册商标)。

构成单元22是读取或写入逻辑部20的构成数据的接口电路。构成单元22从外部端子的总线输入构成数据，并将构成数据写入稍后说明的MLUT。

图2A是示出旋转变压器的结构的图。旋转变压器200包括励磁线圈(转子)1和检测线圈2a、2b。检测线圈2a、2b彼此相位错开90°。当励磁信号被提供给励磁线圈1时，检测线圈2a、2b生成模拟信号，该模拟信号被提供给旋转变压器信号的运算处理装置100。

模数转换器(AD)12A、12B分别接收S1、S2。模拟信号S1、S2被转换为数字信号S1、S2，并且数字信号被发送到逻辑部20。

逻辑部20根据数字信号S1、S2分别生成sinθ、cosθ的波形。图2B是示出励磁信号与数字信号S1、S2之间的关系的图。设励磁线圈的旋转角度为θ，励磁信号为f(t)。

逻辑部20通过以下运算从数字化了的信号S1、S2产生sinθ、cosθ。

S1＝sinθ·f(t)＝sinθ·sinωt

S2＝cosθ·f(t)＝cosθ·sinωt

θ＝tan^-1(sinθ/cosθ)

在此，θ表示旋转角度，t表示时间，ω是角速度。

旋转变压器200的旋转角度(θ)可以通过根据运算处理的sinθ、cosθ计算反正切(Arctan)来计算。反正切具有±90°的不连续点。不连续点是通过模拟处理反正切而产生，为了避免这种情况，在现有技术中使用跟踪环形电路来调整相位、求取前一时间相位的连续点，来消除不连续点。

然而，在本实施方式中，模数转换器12A、12B数字地转换连续的模拟信号，因而使得在数字化了的数据中不产生不连续点。由此，连续地计算旋转变压器旋转角度。因此，根据该方法，不需要用逻辑部20来构成跟踪环形电路。

逻辑部20可以如稍后将说明的用构成数据编程，不仅可以接收来自模拟单元10的输入，还可以将信号输出到模拟单元10。因此，可以从逻辑部20执行PGA 11A、11B的增益设定。

而且，由于逻辑部20是逻辑电路，因此动作比CPU(中央处理器)快。这是因为CPU与高速缓冲存储器和主存储器连动地动作，因此与逻辑电路相比动作因对高速缓冲存储器/主存储器访问被延迟。另一方面，即使执行时钟动作，由于高速缓存未命中等，连续动作基本上是不可能的。

因此，就连续数据生成的高速性或可靠性而言，CPU的运算不如跟踪环形电路的模拟处理。然而，由于根据本实施方式的可编程器件不是CPU而是逻辑部构成逻辑电路并且与时钟同步动作，因此可编程器件可以高速连续动作。

表示旋转角度的反正切信号(Arctan)可以经由构成单元22输出到外部。

图1B是示出用于旋转检测传感器的可编程器件的第2例的图。图2B所示的旋转变压器信号的运算处理装置100与图2A的不同之处在于，模拟单元10还包括可编程增益放大器(PGA)11A、11B。

PGA 11A、11B分别接收S1、S2，将模拟信号的电压放大到后级AD 12A、12B的输入电压。PGA 11A、11B是可以改变增益的放大器。根据来自逻辑部20的数字信号S3、S4改变PGA11A、11B的增益。以这种方式，旋转变压器信号的运算处理装置100可以通过PGA支持各种旋转变压器200。

如上所述，根据本实施方式的用于旋转检测传感器的可编程器件通过由逻辑部构成的逻辑电路运算数字转换了的旋转变压器信号，来连续地输出旋转变压器的旋转角度。如上所述，旋转变压器信号的运算处理装置100可以根据旋转变压器200的任何模拟信号算出角度。

2、MRLD的结构

2.1MRLD的整体结构

图3中所示的20是MRLD的一例。MRLD 20包括MLUT阵列60，其中使用同步存储器单元的多个MLUT 30阵列状配置；行解码器22，其用于确定MLUT 30的存储器读取动作和写入动作；和列解码器24。

MLUT可以由同步存储器单元构成。通过将被视为真值表的数据分别存储在存储器的存储元件中，MLUT执行作为逻辑元件、连接元件、或逻辑元件和连接元件动作的逻辑动作。这里说明的同步存储器单元是MLUT的实施例，MLUT可以由例如OTP ROM(一次性可编程ROM)构成，该OTP ROM只能被写入一次并且不能被擦除。

在MRLD 20的逻辑动作中，使用由实线表示的逻辑地址LA和逻辑数据LD的信号。逻辑地址LA用作逻辑电路的输入信号。逻辑数据LD用作逻辑电路的输出信号。在MRLD阵列60中，逻辑地址LA和逻辑数据LD用作将MLUT彼此连接的信号线，例如，MLUT的逻辑地址LA与相邻MLUT的逻辑动作用数据LD的数据线相连接。

通过MRLD 20的逻辑动作实现的逻辑由存储在MLUT中的真值表数据实现。一些MLUT作为逻辑元件动作，如AND电路和加法器等组合电路。其他MLUT用作连接元件动作，该连接元件将用以实现组合电路的MLUT彼此之间连接。MLUT通过对存储器的写入动作来进行用以实现逻辑元件和连接元件的真值表数据重写。

MRLD 20的写入动作由存储器动作用地址AD和写入用数据WD进行，并且读取动作由存储器动作用地址AD和读取用数据RD进行。

存储器动作用地址AD是用于确定MLUT中的存储器单元(稍后在图6等中说明)的地址，并且用于存储器的读取动作和写入动作、和这两者的情况下。存储器动作用地址AD用m条信号线确定2的m次幂的n个存储器单元。行解码器22经由m条信号线接收MLUT地址，并对MLUT地址进行解码，以确定作为存储器动作对象的MLUT内的存储器单元。在本实施方式中，如稍后将说明的，逻辑用地址LA由MLUT中的解码器解码。

行解码器22根据诸如读使能信号re和写使能信号we的控制信号对存储器动作用地址AD的m位中的x位进行解码，并将解码地址n输出到MLUT 30。解码地址n用作用于确定MLUT 30中的存储器单元的地址。

列解码器24解码存储器动作用地址AD的m位中的y位，具有与行解码器22相同的功能，将解码地址n输出到MLUT 30，并进行写入用数据WD的输出、和输入读取用数据RD。

当MLUT的阵列具有s行和t列时，将n×t位的数据从MLUT阵列60输入到列解码器24。这里，为了按每行选择MLUT，行解码器22输出o行的re、we。也就是说，o行相当于MLUT的s行。这里，通过仅激活o位中的一位来选择特定存储器单元的字线。由于t个MLUT输出n位数据，因此从MLUT阵列60中选择n×t位数据，并且列解码器24用于选择它们中的一列。

2.2双向MLUT配置

图4是示意性地示出通过水平堆叠MLUT 30而构成的MLUT阵列60的图。如图所示，通过将MLUT 30配置成阵列状而构成MLUT阵列60。用作MLUT 30的存储器具有相同的地址线宽和数据线宽。通过配对地址线和数据线的每一位来定义伪双向线。该伪双向线称为“AD对”。在图4中，双向线由双向箭头表示，并且示出数据线宽为4位的双向线。通过使用地址线宽和数据线宽为N位的存储器，实现了具有N个AD对的MLUT。

图5是示出数据线宽为8位的MLUT的一例的图。在图4中，用双向箭头进行了表示，但是在图5中，地址线和数据线中的每一个由单向箭头指示。图4中所示的MLUT 30具有从左方向图5中所示的地址A0L～A7L(逻辑用地址LA的示例，下文中同样)的输入，以及从右向向图5中所示的地址A0R～A7R的输入。此外，有从左方向图5中所示的数据D0L～D7L(逻辑用数据LD的示例，下文中同样)的输入，并以及从右方向图5中所示的数据D0R～D7R的输出。在现有方式中，n值＝8的MLUT是1Mbit，并且CLB(可构成逻辑块)等效物被放大规模到4Mbit。与此相对，根据本实施方式的MLUT如稍后将说明的由4K(256字×16位)位×2构成。

在MLUT中，存储器单元的输出数据连接到另一存储器单元的输入数据。另外，由于存储器单元可以使用诸如SRAM(静态随机存取存储器)的大型存储器，所以可以增加输入输出线。

MLUT 30还包括地址解码器11A、11C和输出缓冲器13A、13C。尽管未图示，但是在地址解码器11A、11C的前级有用于在逻辑地址LA和存储器动作用地址AD之间切换的选择电路。输出缓冲器13A、13C是切换输出数据D0～D7或读取数据RD的选择电路，并且作为根据时钟(CLK)临时保存输出数据的缓冲器动作。

3、MLUT

图6是示出MLUT的电路图的一例的图。MLUT 30包括存储器单元31A、31C。在图6中，图6中所示的MLUT阵列60包括MLUT 30A～30E，并且每个MLUT阵列通过由单向箭头表示的输入地址线或输出数据线连接。在示出图6中所示的构成数据的示例中，MLUT 30A和MLUT 30B被构成为连接到MLUT 30C的连接电路。MLUT 30C是连接到MLUT 30F的连接电路，并构成AND电路。MLUT 30F被构成为稍后说明的输出缓冲器。

3.1输出缓冲器

输出缓冲器13A、13C(在后面将要说明的第2例中，13A～13D；下文中同样适用)与时钟同步地从存储器单元组件的数据线读取数据并保持它，从而提供FF(触发器)功能。即，通过将FF的Q输出维持在I/O缓冲器中并利用真值表数据实现与其前一级中的逻辑电路的连接关系，由同步存储器组件组成的MLUT可以提供FF功能。输出缓冲器13A和13C包括感测放大器，其放大从存储器单元的位线输出的电压。从延迟元件接收时钟输出的异步MLUT类似地具有I/O缓冲器。然而，由于异步MLUT用于组合逻辑电路，因此使用它以便不构成FF。在“3.MLUT逻辑、连接和同步动作”中说明了同步动作。

3.2使用输出缓冲器的同步动作

在同步设计中，以将延迟时间全面收敛在时钟期间内的方式用最大时钟时间同步，因为在这样的时序约束内构成电路，所以看起来布线和LUT的延迟时间没有影响。如此，等待时钟的同步以构成FPGA的LU(逻辑单元)为单位发生，并且每个同步等待时间作为FPGA整体而串联地添加，从而减慢了FPGA的动作速度。

在MRLD的同步设计中，将时钟以相反的方向(也称为后向)被放入同步用存储器单元和异步存储器单元中，以避免由于布线延迟引起的故障。根据存储器IP的规格计算，存取存储器数据的最大时间设为延迟量。

4.MLUT逻辑、连接和时序电路动作

在下文中，将使用示例来说明MLUT的逻辑、连接和同步动作。在上文中，MLUT 30的地址是A0～A7，输出数据是D0～D7，并且有8个地址或数据，但是这里，为了简化说明，使用4个地址或者数据进行说明。

图7是示出MLUT的一例的图。图7中所示的MLUT 30a、30b连接到四个地址A0～A3和四个输出数据D0～D3。MLUT 30a的地址A2连接到相邻MLUT 30b的输出数据D0，MLUT 30a接收从MLUT 30b输出的逻辑用数据作为逻辑用地址输入。MLUT 30a的输出数据D2连接到MLUT30b的地址A0，MLUT 30a输出的逻辑用数据由MLUT 30b作为逻辑用地址输入而接收。

用于实现以下所示的MLUT示出的电路结构的构成数据(真值表数据)是图7中所示的MLUT 30a或30b的构成数据。

A.构成逻辑电路的真值表数据

图8是示出用作逻辑电路的MLUT的一例的图。在该例中，地址A0和A1被输入到2输入NOR电路701，并且地址A2和A3被输入到2输入NAND电路702。从而，构成为如下逻辑电路：2输入NOR电路701的输出和2输入NAND电路702的输出被输入到2输入NAND电路703，将2输入NAND电路703的输出输出到输出数据D0。

图9是示出图8中所示的逻辑电路的真值表的图。由于图8的逻辑电路具有四个输入，因此所有输入A0～A3都用作输入。另一方面，由于只有一个输出，因此只有输出D0用作输出。“*”记载在真值表的输出D1到D3的栏中。这表示可以使用任何值“0”或“1”。然而，当将真值表数据写入MLUT以实际进行重构时，必须在这些栏中写入“0”或“1”。

B.构成连接电路的真值表数据

图10是示出作为连接电路动作的MLUT的一例的图。在图10中，作为连接电路的MLUT用于将地址A0的信号输出到输出数据D1，将地址A1的信号输出到输出数据D2，并将地址A2的信号输出到输出数据D3。作为连接电路的MLUT还动作以将地址A3的信号输出到输出数据D0。

图11是示出图10中所示的连接电路的真值表的图。图10所示的连接电路具有4个输入和4个输出。因此，使用地址A0～A3的所有输入和输出数据D0～D3的所有输出。根据图11所示的真值表，MLUT作为如下连接电路工作：将地址A0的信号输出到输出数据D1，将地址A1的信号输出到输出数据D2，将地址A2的信号输出到输出数据D3，和地址A3的信号输出到输出数据D0。

C.构成逻辑电路和连接电路的真值表数据

图12是示出一个MLUT作为逻辑电路和连接电路动作的一例的图。在图12所示的例子中构成如下的逻辑电路：地址A0和A1被输入到2输入NOR电路171，2输入NOR电路171的输出和地址A2被输入到2输入NAND电路172，和2输入NAND电路172的输出输出到输出数据D0。同时，构成将地址A3的信号输出到输出数据D2的连接电路。

图13示出了图12中所示的逻辑电路和连接电路的真值表。图12的逻辑电路使用地址A0～A3的三个输入，并使用一个输出数据D0作为输出。另一方面，构成用于将地址A3的信号输出到输出数据D2的连接电路。

D.时序电路功能

与组合电路一样，时序电路不能用MLUT中保存的真值表数据本身说明其动作。在本实施方式中，使用输出缓冲器13的功能来实现时序电路。D型触发器构成对用于同步动作的存储器单元的输出的以下真值表。

[表1]

从D型MLUT的输出	时钟	下一状态的Q
			0	上升	0
1	上升	1
			X	下降	保存前一状态的Q

上述实施方式仅作为典型示例给出，并且各实施方式的构成要素的组合、变形和变化对于本领域技术人员来说是显而易见的。本领域技术人员在不脱离本发明的原理和权利要求所记载的发明的范围的情况下，可以对上述实施方式进行各种变形。

附图标记说明

20 逻辑部、MRLD

30 MLUT

60 逻辑部阵列

100 旋转变压器信号的运算处理装置。