阅读说明：本技术 源极和漏极上具有不同硅化物的纳米线mosfet (Nanowire MOSFET with different silicides on source and drain ) 是由 让-皮埃尔·科林格 林正堂 江国诚 卡洛斯·H.·迪亚兹 于 2014-02-08 设计创作，主要内容包括：本发明提供了一种纳米线场效应晶体管(FET)器件以及用于形成纳米线FET器件的方法。形成包括源极区和漏极区的纳米线FET。纳米线FET还包括连接源极区和漏极区的纳米线。在源极区上形成源极硅化物,并且在漏极区上形成漏极硅化物。源极硅化物由第一材料组成,该第一材料不同于漏极硅化物包括的第二材料。本发明提供了源极和漏极上具有不同硅化物的纳米线MOSFET。(The invention provides a nanowire Field Effect Transistor (FET) device and a method for forming the nanowire FET device. A nanowire FET is formed that includes a source region and a drain region. The nanowire FET further comprises a nanowire connecting the source region and the drain region. A source silicide is formed on the source region and a drain silicide is formed on the drain region. The source silicide is comprised of a first material that is different from a second material that the drain silicide comprises. The present invention provides nanowire MOSFETs with different suicides on the source and drain.)

源极和漏极上具有不同硅化物的纳米线MOSFET

本申请是分案申请，其母案申请的申请号为201410045813.2、申请日为2014年02月08日、发明名称为“源极和漏极上具有不同硅化物的纳米线MOSFET”。

技术领域

本发明所描述的技术总体上涉及基于纳米线的器件，更具体地，涉及基于纳米线的场效应晶体管(FET)及其制造技术。

背景技术

全环栅(GAA)纳米线沟道场效应晶体管(FET)使得部件缩放比例超过当前的平面互补金属氧化物半导体(CMOS)技术成为可能。纳米线沟道FET也由于它们的静电学特性而让人感兴趣，纳米线沟道FET的静电学特性可以优于传统FET器件的静电学特性。纳米线沟道FET的制造可以包括产生一批纳米线并且将它们置于期望的位置(例如，自下而上方法)或者可以包括各种光刻图案化方法(例如，自上而下方法)。

发明内容

本发明涉及纳米线场效应晶体管(FET)器件以及形成纳米线FET器件的方法。在用于形成纳米线FET器件的方法中，形成包括源极区和漏极区的纳米线FET。纳米线FET还包括连接源极区和漏极区的纳米线。源极硅化物形成在源极区上，并且漏极硅化物形成在漏极区上。源极硅化物由第一材料组成，第一材料与漏极硅化物包括的第二材料不同。

在另一实例中，在用于形成纳米线FET器件的方法中，在半导体衬底中形成第一导电类型的阱。形成多条纳米线，其中纳米线具有：i)第一端，以及ii)与第一端相对的第二端。每条纳米线都从第一端处的阱垂直地延伸。在多条纳米线上方提供硬掩模，其中，硬掩模邻近纳米线的第二端。实施掺杂注入以形成多个纳米线FET的源极区和漏极区。漏极区设置在纳米线的第二端处，并且源极区包括阱的一部分，由于掺杂注入，该阱被掺杂成第二导电类型。在包括源极区的部分阱上方形成源极硅化物，其中硬掩模防止第一硅化物形成在漏极区上。在阱上方形成栅叠层以及一个或多个介电层，其中，栅叠层以及一个或多个介电层围绕多条纳米线。在漏极区上方形成漏极硅化物，其中，漏极硅化物由第一材料组成，第一材料与源极硅化物包括的第二材料不同。

在又一实例中，一种纳米线FET器件包括源极区和漏极区。纳米线FET器件还包括形成在半导体材料中的纳米线，其中，纳米线包括连接源极区和漏极区的沟道。纳米线FET还包括形成在源极区上的源极硅化物和形成在漏极区上的漏极硅化物。源极硅化物由第一材料组成，第一材料与漏极硅化物包括的第二材料不同。

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于形成纳米线场效应晶体管(FET)器件的方法，所述方法包括：形成包括源极区和漏极区的纳米线FET，其中，所述纳米线FET还包括连接所述源极区和所述漏极区的纳米线；在所述源极区上形成源极硅化物；以及在所述漏极区上形成漏极硅化物，其中，所述源极硅化物包括的第一材料不同于所述漏极硅化物包括的第二材料。

该方法还包括：在第一时间周期内形成所述源极硅化物；在所述第一时间周期之后形成栅叠层，其中，所述栅叠层围绕所述纳米线的一部分并且在第二时间周期内形成所述栅叠层；以及在所述第二时间周期之后形成所述漏极硅化物，其中，与所述漏极硅化物相比，对所述源极硅化物施加更高的热预算。

在该方法中，所述第一材料是MoSi₂、WSi₂、TiSi₂、TaSi₂、或NiCoSi₂。

在该方法中，所述第二材料是NiSi₂或PtSi₂。

该方法还包括：掩蔽所述漏极区；以及在所述源极区上形成所述源极硅化物，其中，所述掩蔽防止所述源极硅化物形成在所述漏极区上。

该方法还包括：掩蔽所述源极区；以及在所述漏极区上形成所述漏极硅化物，其中，所述掩蔽防止所述漏极硅化物形成在所述源极区上。

在该方法中，所述纳米线FET是第一垂直纳米线FET，所述方法还包括：在半导体衬底中形成第一导电类型的阱；形成所述纳米线，所述纳米线具有：i)第一端、和ii)与所述第一端相对的第二端，所述纳米线在所述第一端处从所述阱垂直地延伸；掩蔽所述纳米线的第二端；以及形成所述源极硅化物，其中，所述掩蔽防止所述源极硅化物形成在所述纳米线的第二端处，并且所述漏极区邻近所述纳米线的第二端。

该方法还包括：使用氮化物硬掩模来掩蔽所述纳米线的第二端。

该方法还包括：形成所述阱，其中，所述阱的第一导电类型是P型；实施掺杂注入以形成所述第一垂直纳米线FET的源极区和漏极区，所述掺杂注入使所述源极区和所述漏极区具有N型导电类型，其中，所述掺杂注入：在所述纳米线的第二端处形成所述漏极区，在所述纳米线的第一端处形成所述源极区的第一部分，和在所述阱中形成所述源极区的第二部分；在所述源极区的第二部分上形成所述源极硅化物，其中，在所述源极区的第一部分上不形成所述源极硅化物；以及在所述漏极区上形成所述漏极硅化物，其中，所述漏极硅化物在所述第二端处设置在所述纳米线的顶部上，并且所述漏极硅化物的几何形状与所述源极硅化物的几何形状不同。

该方法还包括：形成栅叠层，其中，所述栅叠层围绕所述纳米线的一部分；以及形成设置在所述栅叠层之上或之下的介电层，其中，所述栅叠层或者所述介电层防止所述漏极硅化物形成在所述源极区上。

该方法还包括：形成第二垂直纳米线FET，其中，所述第二垂直纳米线FET包括第二源极区、第二漏极区、连接所述第二源极区和所述第二漏极区的第二纳米线、第二源极硅化物、以及第二漏极硅化物；形成栅叠层，其中，所述栅叠层围绕所述第一垂直纳米线FET和所述第二垂直纳米线FET的纳米线的第一部分；形成设置在所述栅叠层之下的第一介电层，其中，所述第一介电层围绕所述第一垂直纳米线FET和所述第二垂直纳米线FET的纳米线的第二部分；形成设置在所述栅叠层之上的第二介电层，其中，所述第二介电层围绕所述第一垂直纳米线FET和所述第二垂直纳米线FET的纳米线的第三部分；以及在所述第二介电层上方形成金属层，其中，所述金属层与所述第一垂直纳米线FET和所述第二垂直纳米线FET的漏极硅化物接触，并且通过所述金属层来电连接所述漏极区和所述第二漏极区。

在该方法中，所述漏极硅化物的第二材料设置在所述纳米线的顶部上。

在该方法中，所述源极硅化物的第一材料被配置成承受较高的热预算。

根据本发明的另一方面，提供了一种用于形成多个纳米线场效应晶体管(FET)的方法，所述方法包括：在半导体衬底中形成第一导电类型的阱；形成具有i)第一端和ii)与所述第一端相对的第二端的多条纳米线，每条所述纳米线都在所述第一端处从所述阱垂直地延伸；在所述多条纳米线上方设置硬掩模，其中，所述硬掩模邻近所述纳米线的第二端；实施掺杂注入以形成所述多个纳米线FET的源极区和漏极区，其中，所述漏极区设置在所述纳米线的第二端处，并且所述源极区包括所述阱的由于所述掺杂注入而被掺杂成为第二导电类型的部分；在所述阱的包括所述源极区的部分上方形成源极硅化物，其中，所述硬掩模防止所述源极硅化物形成在所述漏极区上；在所述阱上方形成栅叠层和一个或多个介电层，其中，所述栅叠层和所述一个或多个介电层围绕所述多条纳米线；以及在所述漏极区上方形成漏极硅化物，其中，所述漏极硅化物包括的第一材料不同于所述源极硅化物包括的第二材料。

该方法还包括：形成所述一个或多个介电层，其中，在所述一个或多个介电层的顶面处暴露所述漏极硅化物；以及在所述一个或多个介电层上方形成金属层，其中，所述金属层与暴露的漏极硅化物接触，并且通过所述金属层来电连接所述多个纳米线FET的漏极区。

该方法还包括：在所述漏极区上方形成漏极硅化物，这种形成包括：在所述栅叠层和所述一个或多个介电层上方形成金属层，其中，所述金属层还形成在所述漏极区上方；在所述金属层上方沉积非晶硅或者非晶锗；以及对所述金属层和所述非晶硅或者非晶锗进行退火以形成所述漏极硅化物。

根据本发明的又一方面，提供了一种纳米线场效应晶体管(FET)器件，所述纳米线FET器件包括：源极区；漏极区；纳米线，形成在半导体材料中，所述纳米线包括连接所述源极区和所述漏极区的沟道；源极硅化物，形成在所述源极区上；以及漏极硅化物，形成在所述漏极区上，其中，所述源极硅化物包括的第一材料不同于所述漏极硅化物包括的第二材料。

该纳米线FET器件还包括：围绕所述纳米线的一部分的栅叠层，其中，在第一时间周期内形成所述源极硅化物，在所述第一时间周期之后并且在第二时间周期内形成所述栅叠层，在所述第二时间周期之后形成所述漏极硅化物，与所述漏极硅化物相比，对所述源极硅化物施加更高的热预算，以及所述源极硅化物的第一材料被配置成承受更高的热预算。

在该纳米线FET器件中，所述第一材料是MoSi₂、WSi₂、TiSi₂、TaSi₂、或NiCoSi₂，并且所述第二材料是NiSi₂或PtSi₂。

该纳米线FET器件还包括：形成在半导体衬底中的第一导电类型的阱，其中，所述纳米线包括第一端和与所述第一端相对的第二端，所述纳米线在所述第一端处从所述阱垂直地延伸，所述漏极区形成在所述纳米线的第二端处，以及所述源极区包括：i)位于所述纳米线的第一端处的第一部分和ii)位于所述阱中的第二部分。

在该纳米线FET器件中，所述源极硅化物形成在所述源极区的第二部分上而不形成在所述源极区的第一部分上，所述漏极硅化物形成在所述漏极区上并且在所述第二端处设置在所述纳米线的顶部上，所述漏极硅化物的几何形状与所述源极硅化物的几何形状不同，以及所述漏极硅化物的第二材料设置在所述纳米线的顶部上。

附图说明

图1A和图1B示出了具有源极硅化物和漏极硅化物的垂直纳米线场效应晶体管(FET)，其中，源极硅化物和漏极硅化物由不同的材料组成。

图1C示出了多个垂直纳米线FET，其中每个FET都使用两种硅化物材料。

图2A示出了从形成在衬底中的阱垂直延伸的纳米线。

图2B示出了基本形成在纳米线顶部的硬掩模。

图2C示出了用于形成纳米线FET的源极区和漏极区的垂直掺杂注入和扩散工艺。

图2D示出了用于沿纳米线形成沟道的倾斜掺杂注入，其中，沟道电连接源极区和漏极区。

图2E示出了沿纳米线所形成的间隔件材料。

图2F示出了基本在部分源极区上方形成源极硅化物。

图2G示出了去除间隔件材料之后的结构。

图2H示出了围绕纳米线的第一层间介电(ILD)层和栅叠层。

图2I示出了基本形成在栅叠层上方的第二ILD层。

图2J示出了从结构中去除硬掩模。

图2K示出了在结构上方沉积第二金属硅化物，其中，第二金属硅化物基本形成在漏极区和第二ILD层上方。

图2L示出了基本形成在漏极区上方的漏极硅化物。

图3示出了多个纳米线FET，其中纳米线FET具有与源极硅化物材料不同的漏极硅化物材料，并且金属层基本形成在结构上方以电连接纳米线FET的漏极区。

图4A示出了基本在多个纳米线FET上方沉积漏极金属硅化物，其中漏极金属硅化物基本形成在结构的漏极区和第二ILD层上方。

图4B示出了非晶半导体层的沉积和图案化，其中非晶半导体层基本沉积在漏极金属硅化物上方。

图4C示出了基本在纳米线的漏极区上方以及具有非晶半导体层的区域中所形成的漏极硅化物。

图5是示出用于形成纳米线场效应晶体管(FET)器件的示例性方法的流程图。

具体实施方式

图1A和图1B示出了具有源极硅化物108和漏极硅化物114的垂直纳米线场效应晶体管(FET)，其中源极硅化物108和漏极硅化物114由不同的材料组成。如图1A和图1B所示，纳米线FET可以包括源极区106、漏极区112、以及连接源极区106和漏极区112的纳米线沟道110。在其他类型中，纳米线沟道110可包括硅纳米线。可以基本在衬底102上方制造纳米线FET并且该纳米线FET可以从形成在衬底102中的阱104以基本垂直的方式延伸。衬底102可以为块状P型硅衬底，并且形成在衬底中的阱104可以为P型阱(例如，相比于衬底102，具有更高P型掺杂剂的阱)。可以通过离子注入工艺来形成阱104。

图1A可以示出在纳米线FET制造过程中的示例性中间阶段的截面图，并且图1B可以示出示例性中间阶段的立体图。如图1A和图1B所示，纳米线FET的源极区106可以包括：i)位于纳米线沟道110的第一端处的第一部分，和ii)位于阱104内的第二部分。在下面描述的图2C中进一步示出了源极区的第一部分和第二部分，该图2C标记了位于纳米线206的第一端处的源极区210的第一部分，以及位于阱204内的源极区210的第二部分。可以在与第一端相对的纳米线沟道110的第二端处形成漏极区112。在完整的制造状态中，栅极(未在图1A和图1B中示出)可以围绕(例如，包裹)纳米线沟道110，其中栅极可用于调节流经介于源极区106和漏极区112之间的纳米线沟道110的电流。

如图1A和图1B所示，源极硅化物108可以基本形成在源极区106上方。具体地，源极硅化物108可以基本形成在源极区106的第二部分(即，形成在阱104内的部分源极区106)上方，并且可以不形成在源极区106的第一部分上方(即，形成在纳米线沟道110的第一端处的部分源极区106)。可以在漏极区112上形成漏极硅化物114，从而使漏极硅化物114可以基本设置在纳米线的顶部上。源极硅化物108和漏极硅化物114可以为不同的几何形状，其中源极硅化物108可以包括类似于平面薄膜的部分(例如，如图1B所示，将源极硅化物108示出为具有用于纳米线的图案化的开口的平面薄膜)并且漏极硅化物114可以仅包括基本设置在纳米线顶部的小区域。在选择源极硅化物108和漏极硅化物114的材料和其他参数(例如，厚度、制造工艺等)过程中，可以考虑改变硅化物108、硅化物114的几何形状。

除了为不同的几何形状，源极硅化物108和漏极硅化物114可以经历不同的工艺。例如，如上所述，栅叠层(在图1A和图1B中未示出)可以围绕纳米线沟道110。在制造该结构过程中，可以在第一时间周期内形成源极硅化物108，可以在第一时间周期之后的第二时间周期内形成栅叠层，并且可以在第二时间周期之后的第三时间周期内形成漏极硅化物114。由于制造工艺中所使用的这种顺序，与漏极硅化物114相比，源极硅化物108可以暴露于更高的热预算(thermal budget)。在选择源极硅化物108和漏极硅化物114的材料和其他参数的过程中，可以考虑对硅化物108、硅化物114施加不同的热预算。

源极硅化物108可以由第一材料组成，并且漏极硅化物114可以由与第一材料不同的第二材料组成。相反，在传统的FET制造工艺中，位于晶体管的源极和漏极上的硅化物可以为相同的类型(即，硅化物可以具有相同的化学组成并且可以由相同的材料制成)。如上所述，在垂直纳米线晶体管中(例如，图1A和图1B中所示的垂直纳米线晶体管)，可以在形成栅叠层之前形成源极硅化物108，并且可以在形成栅叠层之后形成漏极硅化物114。因此，源极硅化物108和漏极硅化物114可以暴露于不同的热预算。另外，如上所述，在垂直纳米线晶体管中，源极硅化物108的几何形状(例如，尺寸和形状)可以与漏极硅化物114的几何形状不同。由于工艺和几何形状的这些差异，对源极硅化物108和漏极硅化物114的优化需求可以不同。

通过使用源极硅化物108、漏极硅化物114的两种不同材料，可以通过考虑硅化物108和硅化物114不同的热预算和几何形状来实施器件性能优化。如果将单一硅化物材料用于源极硅化物108、漏极硅化物114，则这种性能优化是不可能的或者难以实现的。给定硅化物的形成和稳定性可以取决于热预算(例如，在硅化物形成期间和形成之后)和形成硅化物的区域的几何形状。使用硅化物108、硅化物114的两种不同的材料可以提高工艺灵活性并且使之前提到的器件性能优化成为可能。

在图1的实例中，源极硅化物108可以优化为用于更高的热预算。可以配置成承受施加的更高热预算的源极硅化物108的材料可以包括MoSi₂、WSi₂、TiSi₂、TaSi₂和NiCoSi₂。漏极硅化物114可以优化为位于纳米线的顶部。可适于位于纳米线的顶部的漏极硅化物114的材料可以包括NiSi₂和PtSi₂。需要强调的是，尽管根据设置在纳米线沟道110的底部的源极区106和设置在纳米线沟道110的顶部的漏极区108描述了图1的实例，但是在其他实例中，可以转换源极区和漏极区(例如，使得源极区设置在纳米线沟道110的顶部，而漏极区设置在纳米线沟道110的底部)。在这些其他实例中，源极硅化物材料可以优化为位于纳米线顶部，并且漏极硅化物材料可以优化为用于更高的热预算。

源极区和漏极区的位置取决于施加到晶体管的电流流动方向和偏压，使得可以通过改变施加到晶体管的偏压来调换源极和漏极的位置。因此，鉴于在一些实例中漏极区可以位于晶体管的底部的事实，因此，本发明中提到的“源极硅化物”应当更通常地理解为指“底部硅化物”。类似地，鉴于在一些实例中源极硅化物可以位于晶体管的顶部，本发明中提到的“漏极硅化物”应当更通常地理解为“顶部硅化物”。

图1C示出了多个垂直纳米线FET 120，其中每个FET 120都使用了两种不同的硅化物材料(即，用于源极硅化物108的第一材料和用于漏极硅化物114的第二材料，其中第二材料与第一材料不同)。与图1A和图1B中的实例一样，可以基本在衬底102上方制造图1C的纳米线FET 120，其中衬底可以包括纳米线自其延伸的阱区104。在完整的制造状态中，栅极(在图1C中未示出)可以围绕(例如，包裹)纳米线，其中栅极可以用于调节在源极区106和漏极区112之间流动的电流。图1C可以示出了多个FET 120以阵列图案(如图1C所示)或者各种其他图案的方式形成在并且配置基本在衬底102上方。

图2A至图2L是示出用源极硅化物和漏极硅化物的不同材料制造纳米线FET的示例性方法的示图。具体地，图2A至图2L可以示出在制造纳米线FET的示例性中间阶段的截面图。图2A示出了从形成在衬底202中的阱204垂直延伸的纳米线206。例如，衬底202可以为块状硅衬底，并且阱204可以具有与衬底202相同的第一导电类型。在图2A的实例中，衬底202可以为P型硅衬底，并且阱204可以为P型阱。在其他实例中，衬底202可以为块状N型硅衬底，并且阱204可以为N型阱。可以使用各种其他衬底/阱结构(例如，阱204具有与衬底202不同的导电类型的结构)。通常，衬底202可以为其上可以形成阱204和纳米线206的任何类型的半导体衬底。在其他类型中，纳米线206可以包括硅纳米线。在一个实例中，纳米线206可以通过掩蔽衬底202和/或阱204并且进行要制造纳米线206的蚀刻工艺来形成纳米线206。

图2B示出了基本形成在纳米线206顶部的硬掩模208。例如，硬掩模208可以为氮化物硬掩模、氧化物硬掩模、或者各种其他类型的硬掩模。如下面结合图2F进一步详述的，硬掩模208可以用于防止源极硅化物(例如，图2F的实例中的源极硅化物218)形成在纳米线的漏极区上。因此，硬掩模208可以包括达到此目的的任何硬掩模材料。

图2C示出了用于形成纳米线FET的源极区210和漏极区212的垂直掺杂注入和扩散工艺(用箭头209标示)。掺杂注入和扩散工艺可以导致源极区210和漏极区212具有与衬底202和/或阱204不同的导电类型。因此，在图2C的实例中，图2C中衬底202和阱204都具有P型的第一导电类型，掺杂注入和扩散工艺可以导致源极区210和漏极区212具有N-型的第二导电类型。这在图2C中示出，在图2C中源极区210、漏极区212被示出为导电类型“N++”。

纳米线206可以具有第一端(即，靠近衬底202)和与第一端相对的第二端(即，位于纳米线206的顶部处并且邻近硬掩模208)，并且纳米线206可以在第一端处从阱204垂直延伸。垂直掺杂注入和扩散工艺可以在纳米线206的第二端处形成漏极区212。垂直掺杂注入和扩散工艺还可以形成源极区210，其中，源极区210可以包括：i)位于纳米线206的第一端处的第一部分，以及ii)位于阱204中的第二部分。如图2C所示，在阱204中形成源极区210的第二部分可以导致阱204的这一部分从P型导电类型改变成N++导电类型。图2C的垂直掺杂注入可以称为浅注入。

图2D示出了所使用的倾斜掺杂注入沿纳米线形成沟道214，其中沟道214可以电连接源极区210和漏极区212。可以以倾斜角度实施掺杂注入(由箭头213标示)以沿纳米线形成掺杂的沟道214(例如，N+掺杂、N掺杂、或者P掺杂)。可以结合倾斜掺杂注入使用扩散工艺以形成N+沟道214。

图2E示出了沿纳米线所形成的间隔件材料216。例如，间隔件材料216可以是氮化物间隔件材料、氧化物间隔件材料、或者其他类型的间隔件材料。尽管图2E的截面图可以示出将间隔件材料216仅设置在纳米线的两侧，但是应当理解，结构的立体图可以将间隔件材料216示出为围绕纳米线的周边。

图2F示出了基本在源极区210的一部分上方形成源极硅化物218。在形成源极硅化物218的过程中，可以基本在结构上方沉积第一金属硅化物，并且之后可对该结构进行退火以与第一金属硅化物发生反应。例如，源极硅化物218的第一金属硅化物可以为NiCo、Ti、或者其他金属。具体地，用于形成源极硅化物218的第一金属可以为被配置成承受更高热预算的金属。如以上参考图1A和图1B所述，可以在形成栅叠层(例如，如图2H所示的栅叠层222)之前并且在形成漏极硅化物(例如，如图2L所示的漏极硅化物228)之前形成源极硅化物218。与漏极硅化物相比，源极硅化物218经受的附加工艺可以导致更高的热预算，以被施加给源极硅化物21。因此，在确定源极硅化物218的第一金属硅化物的过程中，可以选择被配置成承受更高热预算并且保持稳定性的金属。

如上所述，可以将第一金属硅化物基本沉积在结构上方，并且之后可以对该结构进行退火以使第一金属硅化物发生反应。反应的金属可以形成被配置成承受更高热预算的源极硅化物218，其中，源极硅化物218可以包括MoSi₂、WSi₂、TiSi₂、TaSi₂、或NiCoSi₂。可以从所述结构剥离未反应的金属。如图2F所示，在使第一金属硅化物发生反应并且剥离未反应的金属之后，可以仅在已经形成在阱204中的源极区210的第二部分上方形成源极硅化物218。硬掩模208可以用于防止源极硅化物218形成在纳米线的漏极区212上(例如，沉积在硬掩模208或者其他未反应表面上的金属可以为从结构剥离的未反应金属)。

图2G示出了去除间隔件材料216之后的结构。去除间隔件材料216可以导致纳米线设置在源极硅化物218的开口中。例如，尽管源极硅化物218可以与FET的源极区210接触，但是在去除间隔件材料216之后，纳米线本身可以不与源极硅化物218物理接触。在图1B的实例中示出源极硅化物218中的开口，其中源极硅化物108中的圆形开口被示出为围绕纳米线。

图2H示出了基本围绕纳米线的第一层间介电(ILD)层220和栅叠层222。第一ILD层220可以基本沉积在源极硅化物218上方并且通过化学机械平坦化(CMP)工艺进行平坦化。第一ILD层220可以为氧化物层或者其他合适的层间介电材料。在CMP工艺之后，栅叠层222可以基本形成在ILD层220上方。在其他材料中，例如，栅叠层222可以包括氧化物、高k电介质、TiN、TaN、TaC、多晶硅、钨、或者铝。尽管图2H的截面图将第一ILD层220和栅叠层222仅示出为可以设置在纳米线的两侧，但是应当理解结构的立体图可以将ILD层220和栅叠层222示出为围绕纳米线的周边。由于栅叠层222可以以这种方式围绕(例如，包裹)纳米线，图2A至图2L的纳米线FET可以被称为全环栅(GAA)纳米线FET。

图2I示出了基本形成在栅叠层222上方的第二ILD层224。第二ILD层224可以通过CMP工艺进行平坦化并且可以是氧化层或者其他合适的层间介电材料。尽管图2I的实例将第二ILD层224描述为沉积成使第二ILD层224与硬掩模208的顶面基本平齐的厚度，但是在其他实例中，第二ILD层224可以为更厚或者更薄的厚度。在一个实例中，第二ILD层224可以具有使第二ILD层224与漏极区212的顶面基本平齐的厚度。在另一个实例中，第二ILD层224可以具有使硬掩模208在ILD层224中凹进一定距离的厚度。

图2J示出了从结构中去除硬掩模208。例如，可以通过传统的干法蚀刻技术来去除硬掩模208。

图2K示出了在结构上方沉积第二金属硅化物226，其中基本在漏极区212和第二ILD层224上方形成第二金属硅化物226。例如，漏极硅化物的第二金属硅化物226可以为Ni或者其他金属。用于形成漏极硅化物的第二金属硅化物226可以为被配置为基本置于纳米线顶部上的金属。

图2L示出了基本形成在漏极区212上方的漏极硅化物228。在形成漏极硅化物228过程中，可以基本在结构上方(例如，如图2K所示)沉积第二金属硅化物226，并且之后可以对结构进行退火以使第二金属硅化物226发生反应。反应的金属可以形成适合基本置于纳米线的顶部上的漏极硅化物228，在其他材料中，其中漏极硅化物228可以包括NiSi₂或者PtSi₂。如图2L所示，未反应的金属可以从所述结构剥离，使得漏极硅化物228仅形成在纳米线上方。ILD层220、ILD层224和栅叠层222可以防止漏极硅化物228形成在源极区210的部分上。

在图2A至图2L的实例中，源极硅化物218的材料可以与漏极硅化物228的材料不同。通过使用硅化物218、硅化物228的不同材料，可以优化硅化物218、硅化物228的性能。例如，如上所述，源极硅化物218(例如，包括MoSi₂、WSi₂、TiSi₂、TaSi₂、或者NiCoSi₂)可以优化为用于更高的热预算，并且漏极硅化物228(例如，包括NiSi₂或者PtSi₂)可以优化为位于纳米线的顶部上。

图3示出了多个纳米线FET，其中纳米线FET具有与源极硅化物材料不同的漏极硅化物材料，并且金属层330基本形成在结构上方以电连接纳米线FET的漏极区312。纳米线FET的区域和层可以类似于以上参考图2A至图2L所述的那些区域和层，以包括衬底302、阱区304、源极区310、漏极区312、纳米线沟道314、源极硅化物318、第一ILD层320、栅叠层322、第二ILD层324、以及漏极硅化物328。在基本在结构上方形成金属层330之前，所述结构可以处于实施后道工序(BEOL)工艺(例如，沉积附加ILD层、蚀刻通孔以及图案化金属层等)的合适状态中。

金属层330可以基本沉积在结构上方，以导致金属层330和漏极硅化物328之间的电接触。在图3的实例中，用于金属层330的金属可以与用于形成漏极硅化物328的金属不同。金属层330可以为BEOL工艺的第一金属层(例如，铜或者铝等)。由于金属层330可以与漏极硅化物328接触，所以可以电连接FET的各个漏极区312。

图4A示出了基本在多个纳米线FET上方沉积漏极金属硅化物426，其中漏极硅化物426可以基本形成在结构的漏极区412和第二ILD层424上方。图4A可以与图2K类似(即，图2K可以示出在沉积漏极金属硅化物226之后的单个纳米线FET，而图4A可以示出在沉积漏极金属硅化物426之后的多个纳米线FET)。例如，在其他材料中，漏极金属硅化物426可以为镍。多个纳米线FET的区域和层可以类似于以上参考图2A至2L所述的那些区域和层，以包括衬底402、阱区404、源极区410、漏极区412、纳米线沟道414、源极硅化物418、第一ILD层420、栅叠层422、以及第二ILD层424。

图4B示出了非晶半导体层434的沉积和图案化，其中，可以基本在漏极金属硅化物426上方沉积非晶半导体层434。例如，非晶半导体层434可以包括非晶硅或者非晶SiGe。如图4B所示，可以图案化非晶半导体层434，使得层434不能延伸到结构的所有部分。可以使用光刻和蚀刻来图案化非晶半导体层434，并且之后可以对结构进行退火以形成漏极硅化物(例如，如以下参考图4C所述的漏极硅化物436)。

图4C表示基本在纳米线的漏极区412上方以及具有非晶半导体层434的区域中所形成的漏极硅化物436。可以通过对结构进行退火，然后去除未反应的金属来形成漏极硅化物436。如图4C所示，退火可以使漏极硅化物436基本形成在纳米线(例如，通过漏极金属硅化物426和纳米线中硅之间的反应)的顶部上以及具有非晶半导体层434的区域中。漏极硅化物436(可以形成在具有非晶半导体层434的区域中)可以使纳米线FET的漏极区412被电连接。与在先前实例中一样，漏极硅化物436包括的材料可以与源极硅化物418包括的材料不同。

图5是示出用于形成纳米线场效应晶体管(FET)器件的示例性方法的流程图500。在步骤502中，可以形成包括源极区和漏极区的纳米线FET。在步骤504中，可以形成连接源极区和漏极区的纳米线。在步骤506中，可以在源极区上形成源极硅化物。在步骤508中，可以在漏极区上形成漏极硅化物，其中源极硅化物可以由与漏极硅化物包括的第二材料不同的第一材料组成。

撰写的说明书使用包括最佳模式的实例来公开本发明，并且还使本领域普通技术人员能够制造和使用发明。本发明的可专利范围可以包括其他实例。应当理解，除非文本中另有其他清楚表示，否则如本说明书中和在之后的整个权利要求中所使用的“一”、“一个”、“所述”的含义包括多个参考。此外，除非文本中另有其他清楚表示，否则如本说明书中和在之后的整个权利要求中所使用的，“在…中”的含义包括“在…中”和“在…上”。另外，除非文本中另有其他清楚表示，否则如本说明书中和在之后的整个权利要求中所使用的，“每个”的含义不需要“每个和每一个”。最后，除非文本中另有其他清楚表示，否则如本说明书中和在之后的整个权利要求中所使用的，“和”和“或”的含义包括连接的和分离的并且可以交换使用；短语“除…外”可以用于代表仅可应用分离含义的情况中。