阅读说明：本技术 一种混合沟道化合物半导体器件 (Mixed channel compound semiconductor device ) 是由 不公告发明人 于 2018-06-20 设计创作，主要内容包括：本发明专利公开了一种混合沟道化合物半导体器件,其中器件的凹槽状栅电极通过控制垂直和横向两种电子沟道,实现常闭型化合物半导体器件。本器件避免了在功率模块中使用常开型化合物半导体晶体管带来的高压短路风险,能够安全的充分发挥化合物半导体晶体管在功率电子中的高效率、耐高压的优势。(The invention discloses a mixed channel compound semiconductor device, wherein a groove-shaped gate electrode of the device realizes a normally-closed compound semiconductor device by controlling two electronic channels of a vertical channel and a transverse channel. The device avoids the risk of high-voltage short circuit caused by using a normally-open compound semiconductor transistor in a power module, and can safely and fully play the advantages of high efficiency and high voltage resistance of the compound semiconductor transistor in power electronics.)

一种混合沟道化合物半导体器件

技术领域

本发明涉及半导体技术领域，尤其是涉及一种混合沟道化合物高压器件。

背景技术

功率电子开关模块被广泛应用到电力电子、电源中，是目前直流/直流、交流/直流转换中基础的功能模块。

传统的固态功率电子开关模块采用硅材料实现。其性能由于硅材料基本性质的约束，在模块效率、散热、速度等方面已经接近了提高的极限。

采用化合物半导体材料，如氮化镓，来构建功率电子开关模块已经是电力电子业界的发展趋势。这是由于化合物半导体材料具有高耐压、低电阻、低电容的特点，比硅有成百上千倍的性能提高潜力。

化合物半导体功率电子模块面临一个硅材料模块中没有的挑战——即常闭型的化合半导体功率晶体管难获得。大部分化合物半导体晶体管是常开型器件。仅使用常开型化合物半导体器件构建功率模块的缺点是，模块安全性得不到保障。

具体来说，就是对常开型器件，需要给控制端提供负电压，才能保证器件关断。在系统尚未通电的自然状态，常开型器件是导通的。这就导致，在负电压控制模块失效的情况下，存在常开型器件不能阻断高压，提供了一个从高压到地极的通路，可能造成系统短路烧毁等危险情况。

为解决这一问题，一种解决方案是制造常闭型化合物半导体晶体管。化合物半导体器件公司，都在极力尝试这一途径。例如，美国发明专利US8193562B2，描述了一种采用P型栅技术达到常闭型化合物半导体功率晶体管的结构。

发明内容

基于此，有必要提供一种能够有效解决具有正阈值电压的增强型化合物高压器件。

一种混合沟道化合物场效应晶体管，包括衬底和在所述衬底上依次层叠设置的缓冲层、第一沟道层、第一势垒层、第二沟道层、第二势垒层；

从所述第二势垒层的上表面设有贯穿至不超过所述第一势垒层的下表面的凹槽状的栅极沉积区，并在所述栅极沉积区的两侧分别设有贯穿至不超过所述第二势垒层的下表面形成的源极沉积区，和从所述第二势垒层的上表面贯穿至不超过所述第一势垒层下表面的漏极沉积区；

所述混合沟道化合物场效应晶体管还包括栅介质层、栅极层、源极层和漏极层，其中，所述栅介质层覆盖在所述栅极沉积区的底面及侧面上并向两侧延伸至所述第二势垒层的上方；

所述栅极层从所述栅极沉积区一侧的所述栅介质层的上方，沿所述栅介质层延伸至另一侧的所述栅介质层的上方；

所述源极层和所述漏极层分别从所述源极沉积区的底部和所述漏极沉积区的底部沿相应的侧面延伸至所述势垒层的上方；

在其中一个实施例中，在所述的源极沉积区一侧，排列了多于一个的凹槽状的栅极沉积区和源极沉积区。

在其中一个实施例中，所述的源极沉积区形成一个二维阵列，在所述二维阵列之间由凹槽状的栅极沉积区间隔开来。

在其中一个实施例中，所述源极沉积区以及周边的半导体被所述的凹槽状栅极沉积区间隔成单元水平截面是但不限于圆形、方形、及六边形的二维阵列。

在其中一个实施例中，第一势垒层的厚度为2纳米到100纳米。

在其中一个实施例中，第一势垒层包含Al_xGa_1-xN材料，其中x在0到1之间，包括0和1本身。

在其中一个实施例中，第一沟道层包含GaN材料。

在其中一个实施例中，第一沟道层的材料包含杂质掺杂。

在其中一个实施例中，第二沟道层包含GaN材料。

在其中一个实施例中，第二沟道层的厚度为2纳米到10微米。

在其中一个实施例中，第二沟道层的材料包含杂质掺杂。

在其中一个实施例中，第二势垒层的厚度为2纳米到100纳米。

在其中一个实施例中，第二势垒层包含AlxGa1-xN材料，其中x在0到1之间，包括0和1本身。

在其中一个实施例中，所述栅介质是但不限于SiO2、SiN、Al2O3、AlN、HfO2、及Ga2O3中的一种或几种的组合，厚度为0.5纳米到100纳米。

由于以上技术方案的实施，本发明与现有技术比有以下优点：本发明中的化合物器件，具有纵向和横向两种沟道组合，可以通过控制这两种沟道的阈值电压达到总阈值电压为正的效果。具体的，通过引入第二沟道层和凹槽状的栅极沉积区，引入通过第二沟道层垂直方向电子流动的路径，从而引入纵向沟道；同时，在第一势垒层和第二势垒层下方，由于压电效应，分别在第一沟道层和第二沟道层中实现水平的二维电子气，从而引入横向沟道。两种沟道的阈值电压受沟道表面不同晶向和表面态的控制。

附图说明

图1为一种混合沟道化合物器件横截面结构图。

图2为具有重复凹槽状栅沉积区的一种混合沟道化合物器件横截面图。

图3为具有重复凹槽状栅沉积区的一种混合沟道化合物器件顶视图。

图4为具有重复凹槽状栅沉积区的一种混合沟道化合物器件顶视图。其中漏电极（8）的形状为六边形。

图5为具有重复凹槽状栅沉积区的一种混合沟道化合物器件顶视图。其中漏电极（8）的形状为圆形。

发明内容

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示，一实施方式的混合沟道化合物场效应晶体管包括衬底1和在衬底1上依次层叠设置的缓冲层2、第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6。

在本实施方式中，该混合沟道化合物器件从第二势垒层6的上表面设有贯穿至不超过第一势垒层4的下表面的凹槽状的栅极沉积区102，并在栅极沉积区102的两侧分别设有贯穿至不超过第二势垒层6的下表面形成的源极沉积区（103），和从第二势垒层6的上表面贯穿至不超过第一势垒层下表面4的漏极沉积区104。

混合沟道化合物场效应晶体管进一步还包括漏极层7、源极层8、栅介质层9和栅极层10。其中，栅介质层9覆盖在栅极沉积区102的底面及两侧面上并向两侧延伸至第二势垒层6的上方。

栅极层10从栅极沉积区102一侧的栅介质层9的上方，沿栅介质层9延伸至另一侧的栅介质层9的上方。

在一个具体实施例中，在源极沉积区103一侧，排列了多余一个的凹槽状的栅极沉积区102和源极沉积区103。

在一个具体实施例中，源极沉积区103形成一个二维阵列，二维阵列之间由凹槽状的栅极沉积区102间隔开来。

在一个具体实施例中，源极沉积区103以及周边的半导体被栅极沉积区102间隔成单元水平截面包括但不限于圆形、方形、及六边形的二维阵列。

在一个具体实施例中，第一势垒层4的厚度为2纳米到100纳米。

在一个具体实施例中，第一势垒层4包含AlxGa1-xN材料，其中x在0到1之间，包括0和1本身。

在一个具体实施例中，第一沟道层3包含GaN材料。

在一个具体实施例中，第一沟道层3的材料包含杂质掺杂。

在一个具体实施例中，第二沟道层5包含GaN材料。

在一个具体实施例中，第二沟道层5的厚度为2纳米到10微米。

在一个具体实施例中，第二沟道层5的材料包含杂质掺杂。

在一个具体实施例中，第二势垒层6的厚度为2纳米到100纳米。

在一个具体实施例中，第二势垒层6包含Al_xGa_1-xN材料，其中x在0到1之间，包括0和1本身。

在一个具体实施例中，栅介质9是但不限于SiO₂、SiN、Al₂O₃、AlN、HfO₂、及Ga₂O₃中的一种或几种的组合，厚度为0.5纳米到100纳米。

与传统技术相比，本发明中的化合物器件，具有纵向和横向两种沟道组合，可以通过控制这两种沟道的阈值电压达到总阈值电压为正的效果。具体的，通过引入第二沟道层和凹槽状的栅极沉积区，引入通过第二沟道层垂直方向电子流动的路径，从而引入纵向沟道；同时，在第一势垒层和第二势垒层下方，由于压电效应，分别在第一沟道层和第二沟道层中实现水平的二维电子气，从而引入横向沟道。两种沟道的阈值电压受沟道表面不同晶向和表面态的控制。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。