阅读说明：本技术 熔丝单元、熔丝位单元结构及其制造方法 (Fuse unit, fuse bit cell structure and manufacturing method thereof ) 是由 杨承 于 2018-05-30 设计创作，主要内容包括：本发明涉及一种熔丝单元、熔丝位单元结构、以及所述熔丝位单元结构的制造方法。该熔丝单元包括熔丝连接区、与熔丝连接区电性连接的阳极、阴极,所述熔丝连接区为“L”形。由于本发明的“L”形熔丝连接区具有特殊的结构设计,能够控制电迁移位置,提高熔丝的可靠性。(The invention relates to a fuse cell, a fuse bit cell structure, and a method of manufacturing the fuse bit cell structure. The fuse unit comprises a fuse connection area, an anode and a cathode which are electrically connected with the fuse connection area, wherein the fuse connection area is L-shaped. The L-shaped fuse link region has special structural design, so that the electromigration position can be controlled, and the reliability of the fuse is improved.)

熔丝单元、熔丝位单元结构及其制造方法

技术领域

本发明涉及一种集成电路结构，特别涉及一种金属熔丝结构及其制造方法。

背景技术

在半导体工业中，熔丝元件广泛的被使用于集成电路中，例如电子芯片ID(ECID)、存储器冗余、加密、电路元件更换等等。通过选择性的烧断位于一集成电路内的熔丝，通用集成电路可被配置并适用于多种用途。

传统上，熔丝设计于集成电路中，通过足够大小的一电流来引起电致迁移(electro-migration)或熔化，熔丝即可选择性的被烧断，因而会产生一高电阻路径或断路。使用小于完全烧断熔丝的电流施加于该熔丝，可以使该熔丝退化，相当于通过该熔丝增加一电阻，此选择性的烧断或使熔丝退化的过程被称为编制程序(programming)。

电熔丝(eFuse)按照材料可分为金属电熔丝和多晶硅电熔丝；按照熔断机理可分为热熔断电熔丝和电迁移电熔丝。随着高κ介质金属栅(HKMG)技术的推广，栅极材料由多晶硅聚合物转变为金属，传统的多晶硅电熔丝无法再与先进制程技术兼容，有必要设计可替代元件材料的熔断器。

目前，对于28nm HKMG技术及以上节点的工艺制程来说，主要采用具有热熔断(rupture)模式的金属熔丝，然而热熔断可能导致的***、编程电流要求较高以及可靠性等问题，均限制了其在先进制程技术中的应用。

发明内容

本发明的目的是提供一种能够控制熔断位置、可靠性较高的金属熔丝单元、熔丝位单元结构以及该熔丝位单元结构的制造方法。

本发明一方面提供一种熔丝单元，包括熔丝连接区、与熔丝连接区电性连接的阳极、阴极，所述熔丝连接区为“L”形。

可选的，所述熔丝连接区包括第一连接区、第二连接区以及连接上述两个连接区的拐角部位，所述拐角部位与所述第二连接区相连接的一端的宽度逐渐呈梯度增加。

可选的，还包括第一导电插塞，所述第一导电插塞一端与所述阴极相连，另一端与所述第一连接区相连，且与所述第一连接区的连接位置邻近或部分覆盖所述拐角部位。

可选的，所述第一连接区和所述第二连接区为矩形区，所述第一连接区的长和宽均小于所述第二连接区。

可选的，所述第一连接区的宽度为0.2-0.5um，长度为0.2-0.5um。

可选的，所述第二连接区的宽度为0.5-2um，长度为0.6-2.5um。

可选的，所述拐角部位的长度为0.05-0.2um,最小宽度为0.05um。

可选的，所述熔丝连接区由铝制成。

可选的，所述熔丝单元的编程电流为15-40mA。

可选的，所述熔丝连接区的总长度为1-3um。

本发明另一方面提供一种熔丝位单元结构，包括编程电路以及上述熔丝单元结构。

可选的，还包括多个第二导电插塞，所述第一导电插塞为单一的导电插塞，所述第二导电插塞一端同时与所述阳极相连。

可选的，所述第二连接区与所述阳极相连，所述第二连接区与所述阳极形成在同一金属层中。

可选的，所述编程电路为并联连接的多个可编程晶体管。

可选的，所述熔丝连接区形成于连接区衬底上，所述连接区衬底至少包括绝缘层、介质层和钝化层。

本发明另一方面提供一种熔丝结构的制造方法，包括以下步骤：

结合半导体衬底上的其他逻辑器件，在衬底上形成编程电路；

在衬底上提供一第一介电层；

在第一介电层上形成第一金属层，将所述阳极和所述熔丝连接区形成在第一金属层中；

形成覆盖在第一金属层的阳极和熔丝连接区上的第二介电层；

在第二介电层上形成一第二金属层，在第二金属层内形成阴极及导电插塞；

通过互连金属线将熔丝单元的阳极和阴极连接到集成电路的其他单元。

根据本发明的方案，由于电迁移期间电子运动方向改变了两次，并且熔丝连接区的宽度具有梯度变化，导致电流密度梯度和热梯度都会增加。在金属熔丝编程期间，在拐角部位附近容易发生金属电迁移。合理设计编程电流和持续时间可导致编程后电阻显著增高，电阻分布收敛，从而提高熔丝结构的可靠性。

附图说明

图1是本发明一个实施方式中的金属熔丝单元的结构示意图；

图2是金属熔丝单元沿图1的线A-A’剖面所示的剖示图；

图3是熔丝连接区的结构示意图；

图4是熔丝连接区与阳极连接的示意图；

图5是熔丝连接区与阴极连接的示意图；

图6-图9是本发明一个实施方式中的金属熔丝位单元结构的制造步骤的示意图。

其中，附图标记说明如下：

1 阳极

2 阴极

3 熔丝连接区

4 第一导电插塞

5 第二连接区

6 第一连接区

7 拐角部位

8 第二导电插塞

9 熔丝区域

10 逻辑器件

11 金属接触

12 绝缘层

13 介质层

具体实施方式

随着HKMG技术的推广，传统多晶硅电熔丝难以与先进制程技术兼容，促使了热熔断金属电熔丝在先进制程中的广泛使用。然而，热熔断金属电熔丝有着一些难以回避的问题，如可能导致的***及其带来的沾污问题、对于编程电流的要求相对较高以及其可靠性问题等。

熔丝的可靠性取决于熔丝编程后得到的高阻值分布的均一性，传统的熔丝设计通常采用“工”字型设计，包括宽大的阴极和阳极以及细长的熔丝连接区(fuse link)，由于熔丝连接区的宽度远远小于阴极和阳极的宽度，使得熔丝连接区容易产生电迁移而发生熔断。但是，熔丝连接区的长度较长而宽度较为一致(通常为集成电路制程的最小尺寸)，其实际发生电迁移的位置均难以确定，进而影响熔丝的可靠性。

鉴于以上问题，本发明提供了一种具有“L”形熔丝连接区结构的熔丝单元。该“L”形熔丝连接区的拐角不仅可以增加局部的电流密度，升高温度，还能够阻挡金属离子的迁移，使得一部分金属离子不能通过拐角处产生堆积，拐角之前的金属离子迁移耗尽，空位就聚集形成空洞，编程成功。该拐角位置将确保成为电迁移的发生部位，从而使得编程后的熔丝电阻接近，提高熔丝的可靠性。

为了提高拐角对于电迁移位置的决定性作用，发明人经过进一步研究，又提出了一种电熔丝结构,该电熔丝的熔丝连接区包括第一连接区、第二连接区以及连接第一连接区和第二连接区的拐角部位，拐角部位与第二连接区相连接的一端的宽度呈梯度增加。出拐角部位的宽度梯度有利于增加电流经过时熔丝的温度梯度，利用温度梯度对电迁移的促进作用，进一步提高电迁移在拐角部位发生的概率。

需要说明的是，本发明中的“L”形并不限定熔丝连接区所呈形状的具体长度比例或角度大小，仅表示熔丝连接区由具有拐角部位的导体形成。拐角部位的所呈角度可以是锐角、直角或钝角，也可以根据具体的工艺类型选择性地在拐角部位设置倒角，拐角两端的导体长度和宽度也可以根据实际工艺情况选择，以上种类的形状设置均应认为包含在本发明“L”型技术特征所限定的保护范围之内。此外，“L”形熔丝连接区并不限定在同一平面上形成，对于采用通孔作为熔丝连接区的情况，通孔也可以设置为“L”形熔丝连接区拐角两端的导体，利用通孔与平面金属层的连接处作为拐角部位，形成“L”型熔丝连接区。

以下详细描述涉及通过图示的方式示出可实践本发明的特别细节和方面的附图。以足够的细节描述这些方面以使得本领域技术人员能够实践本发明。可以利用其它方面并且可以做出结构、逻辑和电气改变而不脱离本发明的范围。各个方面不一定是相互排斥的，因为一些方面可以与一个或多个其它方面组合以形成新的方面。针对结构或设备描述各个方面并且针对方法描述各个方面。可以理解的是，结合结构或设备描述的一个或多个(例如所有)方面可以等同地适用于方法，并且反之亦然。

熔丝单元可包括可以被选择性断开(例如凭借烧断、切割、破裂和/或移除材料)的熔丝连接区。熔丝单元可被配置为电可编程熔丝单元。熔丝单元可被配置为多晶硅熔丝单元、金属熔丝单元和腔熔丝单元中的至少一个。

熔丝单元可用于各个技术中，该各个技术包括但不限于n型金属氧化物半导体(NMOS)、p型金属氧化物半导体(PMOS)和互补金属氧化物半导体(CMOS)技术。

熔丝单元可用于多个应用中，例如，熔丝单元可以用于识别(例如芯片识别)、存储(例如客户特定安全字符串的存储)、参数修整(例如模拟参数修整)、锁定(例如芯片的电锁定)、固件的存储和更新、以及特征的使能或禁用等。

熔丝单元可被包括和/或集成在逻辑器件(例如CMOS逻辑器件)、存储器器件(例如PMOS存储器器件)和芯片(例如集成芯片、专用集成电路)中的至少一个中，尽管熔丝单元也可被包括和/或集成在其它器件中。至少一个熔丝单元可被包括和/或集成在器件(例如芯片)中。

实施方式一

本发明的第一实施方式提供了一种具有电迁移机制的金属电熔丝单元。

本实施方式提供的熔丝单元包含熔丝连接区3以及与熔丝连接区3电性连接的阳极1和阴极2。该熔丝连接区有助于在阳极1和阴极2之间施加编程电流时产生电迁移，令该金属熔丝单元形成断路，熔丝连接区3与阴极2的连接采用单独的第一导电插塞4。

熔丝单元包括编程电路，其可耦合(例如电耦合)到阳极1和/或阴极2。编程电路可包括或可以是编程晶体管。电流可流过熔丝单元。电流可以从阴极2经由熔丝连接区3流到阳极1，即电流流动方向。

阳极1的横截面面积大于熔丝连接区3的横截面面积。阴极2的横截面面积大于熔丝连接区3的横截面面积，横截面面积可以指代横断横截面的面积，例如表示基本上与电流流动方向垂直的横截面的面积。

如附图1-5所示，熔丝连接区3的宽度窄于阳极1和阴极2的宽度。

进一步的，所述熔丝连接区3为“L”形结构，所述“L”形熔丝连接区一端与阳极1相连接，另一端通过设置在阴极2上的单个第一导电插塞4与阴极2相连。所述“L”形熔丝连接区包括第一连接区6、第二连接区5、以及连接上述两个部位的拐角部位7。沿图1的A-A’方向观察，所述第一连接区6呈现为从所述第一导电插塞4延伸出来的金属线端部。拐角部位7的另一端，所述拐角部位7的宽度逐渐呈梯度增加，使得拐角部位7与所述第二连接区5的相连接的部分宽度逐渐增大。所述拐角部位7与第一连接区6相连接的部分、以及所述拐角部位7与第二连接区5相连接的部分之间有小于90度的夹角。其中，所述第一连接区6和所述第二连接区5均为矩形区，所述第一连接区6的长度和宽度均小于所述第二连接区5，从而使得与拐角部位7更加靠近的第一连接区6处具有更大的电流密度。需要说明的是，所述第一连接区6和所述第二连接区5均为矩形区，该“矩形”的形状限定只是大致的、基本上的，并不构成对于连接区轮廓形状的严格限定，技术人员也可以根据实际情况对其进行一定的变形，例如倒角、扭曲、透视、斜切等。

本实施方式中，拐角部位7的宽度逐渐呈梯度增加，可以提高拐角部位的温度梯度和热梯度，促进该部位的热量集中，提高电迁移在该部位的发生率。

所述熔丝连接区3的最小尺寸(即拐角部位7最细处的尺寸)远远小于阳极1、和/或阴极2的尺寸，因为较小的最小尺寸具有较高的电阻，所以该熔丝连接区的较小的最小尺寸会促使金属熔丝单元形成断路，便于在施加编程电流之后促使该金属熔丝单元发生电迁移。

可例如凭借编程脉冲(其可包括或可以是编程电流脉冲和/或编程电压脉冲)来对熔丝单元进行编程。编程脉冲(例如编程电流和/或电压脉冲)可以由编程电路(例如编程晶体管)来提供。例如，编程电压脉冲(例如脉冲编程电压)可以被施加在阴极2和阳极1的两端。编程电压脉冲可以具有预先确定的持续时间和/或预先确定的峰值电压。

对熔丝单元编程可包括或由以下中至少一个组成：将熔丝单元的状态从未编程状态改变到已编程状态，将熔丝单元的电阻从第一电阻值改变到第二电阻值，以及将熔丝单元的电阻从第一电阻状态(低电阻状态)改变到第二电阻状态(高电阻状态)。

当编程电流施加于阳极1和阴极2之间时，最大的电流密度会出现在金属熔丝单元中具有最小尺寸的部分，也就是熔丝连接区3的拐角部位7。另外，该金属熔丝的狭窄区域具有较高的电阻。当以充足的编程电流施加足够长的时间，熔丝连接区3的材料的电迁移现象即可先发生在具有最小关键尺寸的部分。在这种情况下，拐角部位7将具有最高温度。熔丝连接区3中的电子将通过电迁移朝向阳极1移动，在阳极和阴极之间的电路形成空洞，从而形成金属熔丝单元的断路。在电迁移导致的断路中，金属熔丝单元能够提供较高的电阻。由于拐角部位具有窄的最小尺寸，使其成为电迁移点的理想选择，从而控制电迁移位置。

由图1-5可以看出，电子在熔丝连接区内的运动过程中，将在通孔与金属层的连接位置以及熔丝连接区的拐角位置发生两次运动方向的变化，而在熔丝连接区的拐角部位7，进一步设置了宽度的梯度变化区域，该设置方法有效提高拐角部位7熔丝沿长度方向的电流密度、电流密度梯度和温度梯度，从而使得热量在拐角部位7集中，更进一步地保证电迁移在拐角部位7发生。在金属熔丝编程期间，在拐角部位7附近容易发生金属电迁移。合理设计编程电流和持续时间会导致后期分布收敛的较高的编程电阻，从而提高熔丝结构的可靠性。

熔丝单元可包括多个层次。多个层次可包括至少一个金属化层。金属化层可例如包括或指代在半导体器件(例如芯片)中一个或多个互连所位于的层，例如金属-1、金属-2……金属-N层。可凭借至少一个导电插塞或者金属线(例如铜线)来耦合多个层次。本实施方式中，所述“L”形熔丝连接区为包括单个通孔4和金属层的多层叠层结构，该叠层结构能够实现电子运动在三维方向上的多次转向，提高局部的电流密度，同时多次转向可作为金属离子迁移的阻挡，帮助空洞的形成。在一次光刻和蚀刻过程期间，所述阳极1和所述熔丝连接区3形成在同一个金属层Mn中。在Mn+1层中形成阴极2，所述阴极2位于所述第一导电插塞4的顶部，由下一层金属构成。用铜金属线将阳极和阴极连接到集成电路的其他结构。

本实施方式中的电熔丝单元采用金属铝制得，而互连金属则选用金属铜，由于铝的电阻率大于铜，电熔丝单元预设的最小尺寸位置的截面尺寸又远远小于互连导线的截面尺寸，该材料的选择可以进一步保证大电流时的电迁移发生在电熔丝位置。

本实施方式中，所述编程电流为15mA至40mA。当然，随着制程工艺的发展，线宽逐渐减小，要求编程电流越来越小，技术人员也可以根据实际需要，选择与制程工艺相适合的编程电流的大小。

根据本发明的一个优选实施方式，所述“L”形熔丝连接区的长度为1-3um。

根据本发明的一个优选实施方式，所述第一连接区6的长度为0.2-0.5um、宽度为0.2-0.5um。

根据本发明的一个优选实施方式，所述第二连接区5的长度为0.6-2.5um，宽度为0.5-2um。

根据本发明的一个优选实施方式，所述拐角部位7的长度为0.05-0.2um，所述拐角部位7的最小宽度为0.05um。

实施方式二

本发明的第二实施方式提供了一种包含了上述金属熔丝单元的金属熔丝位单元结构。

所述金属熔丝位单元结构，包括一组可编程晶体管、位于介质层上的一“L”形熔丝连接区3、与熔丝连接区3电性连接的阳极1和阴极2，该阴极2上设置有单个第一导电插塞4。所述熔丝连接区3、阳极1、阴极2通过后端工艺由金属材料形成。

该组可编程晶体管包含多个并联连接的晶体管，这些并联连接的晶体管可以产生足够大的编程电流，从而足以引起熔丝连接区中的电子迁移。

如附图1-5所示，所述熔丝连接区3为“L”形结构，所述“L”形熔丝连接区一端与阳极1相连接，另一端通过设置在阴极2上的单个第一导电插塞4与阴极2相连。所述“L”形熔丝连接区3包括第一连接区6、第二连接区5、以及连接上述两个部位的拐角部位7。

阴极2一端连接到有源区，另一端通过第一导电插塞4与熔丝连接区3连接，其上还设置有其他导电插塞(图中未示出)用于互连。而阳极1上则设置有多个第二导电插塞8，因此，阳极1和阴极2的横截面面积均远远大于熔丝连接区3的横截面面积，阳极1和阴极2的宽度同样远远宽于熔丝连接区3的宽度，该设置方式进一步提高了熔丝连接区3的电流密度。

如图4所示，阳极1连接到第二连接区5的另一端。所述阳极1上设置有一组通孔。在一次光刻和蚀刻过程期间，所述阳极1和所述熔丝连接区3形成在同一金属层中，所述阳极1的尺寸远大于所述熔丝连接区3。

本实施方式中的所述阴极2与所述熔丝连接区的连接采用单独的第一导电插塞4连接，阴极2、阳极1的通孔的长宽尺寸均选用该制程下的最小尺寸制作。为了保证电迁移位置发生在阴极单一通孔与金属层接触位置附近，本实施方式中的阳极1上的第二导电插塞8设置为多个，第二导电插塞8数量设置越多，其总的截面积尺寸越大，电阻越小，电场强度越小，通电时的温度越低，越不容易在阳极1位置发生熔断，该设置方式进一步保护了第二导电插塞8，同时提升了器件的可靠性。

如图5所示，所述单个第一导电插塞4设置在阴极2上，另一端同第一连接区6连接，且所述第一导电插塞4的设置位置靠近所述拐角部位7。之后，在另一个金属层中形成阴极2，所述阴极2位于所述第一导电插塞4的顶部。所述阴极2的尺寸远大于所述熔丝连接区。

本实施方式中，第一导电插塞4与第一连接区6连接的位置靠近拐角部位7，这就使得电子在通过熔丝连接区3时，将遇到连续转角部位，该连续转角部位包括第一导电插塞4与金属层的连接位置(即由竖直方向到水平方向的转变)，还包括从金属层上第一连接区6经由拐角部位7向第二连接区5的转变。该连续转角部位除了将增加局部的电流密度和热量集中度，还将阻挡金属离子的迁移，使金属离子发生局部堆积，促进空洞的形成。

用铜金属线将阳极和阴极连接到集成电路的其他结构，所述连接金属部分的尺寸也比所述熔丝连接区要大得多。

沿图1的线A-A’方向观察，所述第一连接区6呈现为从所述第一导电插塞4延伸出来的金属线端部，拐角部位7的另一端，所述拐角部位7的宽度逐渐呈梯度增加，使得拐角部位7与所述第二连接区5的相连接的部分宽度逐渐增大。

由于所述熔丝连接区3的最小尺寸(即拐角部位7最细处的尺寸)远远小于阳极1和/或阴极2的尺寸，该熔丝连接区的较小的最小尺寸会促使金属熔丝单元在施加编程电流之后形成断路。

当编程电流施加于阳极1和阴极2之间时，最大的电流密度会产生在金属熔丝单元中具有最小尺寸的部分，也就是熔丝连接区3的拐角部位7。当施加充足的编程电流达足够长的时间，熔丝连接区3可发生电迁移现象。在这种情况下，拐角部位将具有最高温度，且局部过热所产生的热量与电流和电阻成正比。熔丝连接区3中的电子将通过电迁移朝向阳极1移动，破坏阳极1和阴极2之间的电路连通，实现金属熔丝单元的断路。在电迁移导致的断路中，金属熔丝单元能够提供显著较高的电阻。由于拐角部位特殊的结构设计，使其成为电迁移点的理想选择，从而控制电迁移位置。

根据本发明的一个优选实施例，所述“L”形熔丝连接区是叠层结构，其主要材料是铝。

根据本发明的一个优选实施例，所述编程电流为15mA至40mA。

根据本发明的一个优选实施例，所述“L”形熔丝连接区的长度为1-3um。

根据本发明的一个优选实施例，所述第一连接区6的长度为0.2-0.5um、宽度为0.2-0.5um；所述第二连接区5的长度为0.6-2.5um，宽度为0.5-2um；所述拐角部位的长度为0.05-0.2um，所述拐角部位的最小宽度为0.05um。

根据本发明的一个优选实施例，所述熔丝连接区形成于连接区衬底上，所述连接区衬底至少包括绝缘层、介质层和钝化层。

实施方式三

本发明的第三实施方式提供了上述金属熔丝位单元结构的形成方法，具体工艺如下所示：

首先参考图6，形成如图6所示的结构需要经过以下步骤：提供衬底；通过浅沟槽隔离得到器件区域和熔丝区域9，并在器件区域的衬底上形成逻辑器件10；结合半导体衬底上的逻辑器件10，在衬底上形成多组可编程晶体管；填充层间介质，之后刻蚀接触孔并淀积金属接触11。

本实施方式中，所述衬底为硅衬底。在其他实施方式中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述浅槽隔离结构形成的熔丝区域9的材料为氧化硅。所述器件区域的衬底用于形成核心器件，熔丝区域9用于形成熔丝。

参考图7，形成绝缘层12和第一介质层13。所述第一介质层13的材料为氧化硅层或低κ介质材料，所述低κ介质材料包括具有空气隙的氧化硅层、氧化硅气凝胶、氟氧化硅、碳氧化硅、非晶氟化硅、聚氢硅氧烷(Hydrogen Silsesquioxane,HSQ)和聚甲基硅氧烷(Methylsilsesquioxane,MSQ)等。在本实施方式中，所述第一介质层13为氧化硅。利用化学气相沉积(CVD方法)沉积第一介电层13。在沉积之后，利用化学机械抛光(CMP)技术平坦化第一介质层13。

继续参考图8，把金属化材料均厚沉积到第一介电层13上形成第一金属层，所述第一金属层为薄的金属膜，所述金属层选用金属材料，例如铜、铝、铝合金或铝铜合金等。大多数情况下，选择金属做熔丝材料时，所用的金属材料即为布线所需的金属连线材料。本实施例中，为了进一步限制大电流下的电迁移现象不会在熔丝连接区以外的地方发生，采用铝制作熔丝，而采用铜导线进行互连。材料电阻率上的差别会提升高电阻率金属的发热，进一步防止电迁移发生在其他位置。

之后在第一金属层上形成图案，例如在一次光刻和蚀刻过程期间，将所述阳极1和所述熔丝连接区3形成在第一金属层中。

参考图9，接着使用第二介电层覆盖在第一金属层的阳极1和熔丝连接区3上，并进行平坦化工艺，将第二介电层进行平面化处理；此后，刻蚀和填充金属铝形成第一导电插塞4，再把金属化材料均厚沉积到第二介电层上形成第二金属层(金属n+1)，在第二金属层内形成阴极2；最后，熔丝单元的阳极1和阴极2通过互连铜线连接到集成电路上的其他单元。

这些基本的过程对于本领域技术人员来说是非常熟悉的，在此不再详细讨论。

通过以上描述可知，本发明上述实施方式中的熔丝单元在进行编程操作时，电子运动方向改变了两次，并且熔丝连接区的宽度具有梯度变化，导致电流密度梯度和热梯度都会增加。该“L”形设计配合导电插塞的设置方式，使得熔丝在拐角部位最容易发生金属电迁移。合理设计编程电流和持续时间可导致编程后电阻显著增高，电阻分布收敛，从而提高熔丝结构的可靠性。

本领域的普通技术人员可以理解，在上述的各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于上述各实施方式的种种变化和修改，也可以基本实现本申请各权利要求所要求保护的技术方案。因此，在实际应用中，可以在形式上和细节上对上述实施方式作各种改变，而不偏离本发明的精神和范围。