具体实施方式

在下文中参考附图更充分地描述本公开的实施例。在整个本公开中，相同或相似的附图标记指相同或相似的元件。

图1是根据实施例的数据驱动器的框图，图2是根据实施例的被包括在数据驱动器中的伽马电压生成器的电路图，图3图示根据实施例的由伽马电压生成器生成的伽马电压的示例，图4图示根据实施例的由伽马电压生成器生成的伽马电压的另一示例，图5是根据实施例的被包括在数据驱动器中的第一数模块的框图，图6图示由第一数模块的每个M位数模转换器输出的时分伽马电压信号的示例，图7图示由第一数模块的每个M位数模转换器输出的时分伽马电压信号的另一示例，图8图示由第一数模块的每个M位数模转换器输出的时分伽马电压信号的再一示例，图9是根据实施例的包括耦接到多个通道的多个时分伽马电压线组的数据驱动器的框图，图10是用于描述时分伽马电压信号的延迟的示例的时分伽马电压线的电路图，图11是根据另一实施例的包括耦接到数据驱动器中的多个通道的多个时分伽马电压线组的数据驱动器的框图，图12是根据实施例的被包括在数据驱动器中的第二数模块的框图，图13是根据实施例的被包括在数据驱动器中的时分伽马电压选择块的框图，并且图14图示图13的时分伽马电压选择块的操作的示例。

参照图1，数据驱动器100可以接收多个像素数据PDAT，并且可以通过多个通道CH将与多个像素数据PDAT相对应的多个数据电压VD输出到显示面板的多个像素。数据驱动器100可以包括伽马电压生成器150、第一数模块160、2^N-M时分伽马电压线组TDGVLG1至TDGVLG2^N-M、第二数模块170、时分伽马电压选择块180以及输出缓冲器块190。在一些实施例中，数据驱动器100可以进一步包括移位寄存器块110、采样锁存器块120、保持锁存器块130以及电平移位器块140。

移位寄存器块110可以响应于起始信号STS和时钟信号CLK顺序地生成采样信号SS。在一些实施例中，移位寄存器块110可以包括多个串行连接的移位寄存器，多个串行连接的移位寄存器响应于时钟信号CLK通过移位起始信号STS来顺序地输出采样信号SS。

采样锁存器块120可以响应于从移位寄存器块110接收的采样信号SS，顺序地对来自控制器(例如，图15中的控制器440)的输出图像数据ODAT或多个像素的多个像素数据PDAT进行采样。在一些实施例中，采样锁存器块120可以包括多个采样锁存器，多个采样锁存器响应于采样信号SS分别对多个像素数据PDAT进行采样。

保持锁存器块130可以响应于负载信号LOAD而存储由采样锁存器块120采样的多个像素数据PDAT。在一些实施例中，保持锁存器块130可以包括与采样锁存器块120的多个采样锁存器相对应的多个保持锁存器。

电平移位器块140可以将从保持锁存器块130输出的多个像素数据PDAT的电压电平改变成适合于第二数模块170和/或时分伽马电压选择块180的电压电平。在一些实施例中，电平移位器块140可以包括与保持锁存器块130的多个保持锁存器相对应的多个电平移位器。

在一些实施例中，每个像素数据PDAT可以具有N位，其中N是大于1的整数。在每个通道CH中，从保持锁存器块130通过电平移位器块140输出的每个像素数据PDAT的N位的高N-M位可以被提供到第二数模块170，并且从保持锁存器块130通过电平移位器块140输出的每个像素数据PDAT的N位的低M位可以被提供到时分伽马电压选择块180，其中M是大于0且小于N的整数。例如，在N为10且M为4的情况下，保持锁存器块130可以将每个像素数据PDAT的高6位提供到第二数模块170，并且可以将每个像素数据PDAT的低4位提供到时分伽马电压选择块180。

伽马电压生成器150可以生成与能够由具有N位的每个像素数据PDAT表示的2^N个灰度级相对应的2^N个伽马电压。在一些实施例中，伽马电压生成器150可以从控制器(未示出)或伽马参考电压生成器(未示出)接收具有作为2^N个灰度级的一部分的伽马参考灰度级的伽马参考电压，并且可以基于伽马参考电压生成分别与全部2^N个灰度级相对应的2^N个伽马电压。

在一些实施例中，如图2中图示的，伽马电压生成器150可以包括在高电压VDD的线与低电压VSS的线之间串联耦接的2^N+1个电阻器R1至R2^N+1。2^N+1个电阻器R1至R2^N+1可以通过在高电压VDD与低电压VSS之间分压来生成2^N个伽马电压GV1至GV2^N。在一些实施例中，如图3中图示的，由伽马电压生成器150生成的2^N个伽马电压GV1至GV2^N可以从与第一灰度级(例如，0灰度级)相对应的第一伽马电压GV1逐渐减小到与第2^N灰度级(例如，在N为8的情况下，255灰度级)相对应的第2^N伽马电压GV2^N。在其他实施例中，如图4中图示的，由伽马电压生成器150生成的2^N个伽马电压GV1至GV2^N可以从与第一灰度级(例如，0灰度级)相对应的第一伽马电压GV1逐渐增加到与第2^N灰度级(例如，在N为8的情况下，255灰度级)相对应的第2^N伽马电压GV2^N。例如，如图16中图示的，在每个像素PX包括利用P型金属氧化物半导体(PMOS)晶体管实现的驱动晶体管PT1的情况下，伽马电压生成器150可以生成(但不限于)如图3中所图示的2^N个伽马电压GV1至GV2^N。在另一示例中，如图17中图示的，在每个像素PX包括利用N型金属氧化物半导体(NMOS)晶体管实现的驱动晶体管NT1的情况下，伽马电压生成器150可以生成但不限于如图4中所图示的2^N个伽马电压GV1至GV2^N。在再一示例中，无论驱动晶体管的类型如何，由伽马电压生成器150生成的2^N个伽马电压GV1至GV2^N可以从第一伽马电压GV1增加和/或减少到第2^N伽马电压GV2^N。此外，在一些实施例中，如图3和图4中图示的，在低灰度区(例如，从第一灰度级到第2^M灰度级)中的伽马电压(例如，第一伽马电压GV1至第2^M伽马电压GV2^M)之间的电压间隔可以小于在高灰度区(例如，从第2^N-2^M+1灰度级到第2^N灰度级)中的伽马电压(例如，第2^N-2^M+1伽马电压GV2^N-2^M+1到第2^N伽马电压GV2^N)之间的电压间隔。例如，随着灰度级增加，或者随着2^N个伽马电压GV1至GV2^N将第一伽马电压GV1增加到第2^N伽马电压GV2^N，2^N个伽马电压GV1至GV2^N中的两个邻近的伽马电压之间的电压间隔可以逐渐增加。在这种情况下，2^N个伽马电压GV1至GV2^N可以在低灰度区中具有相对小的电压间隔，因此可以在低灰度区中更准确地表示灰度级。

此外，在一些实施例中，如图2中图示的，2^N个伽马电压GV1至GV2^N可以(通过第一数模块160)被分组成2^N-M个伽马电压组GVG1至GVG2^N-M，使得每个伽马电压组(例如，第一伽马电压组GVG1)可以分别包括2^N个伽马电压GV1至GV2^N当中的2^M个伽马电压(例如，第一伽马电压GV1至第2^M伽马电压GV2^M)。例如，在N为10且M为4的情况下，第一伽马电压GV1至第十六伽马电压GV16可以被分组成第一伽马电压组GVG1，第十七伽马电压GV17至第三十二伽马电压GV32可以被分组成第二伽马电压组GVG2，并且第一千零九伽马电压GV1009至第一千零二十四伽马电压GV1024可以被分组成第六十四伽马电压组GVG64。

第一数模块160可以从伽马电压生成器150接收2^N-M个伽马电压组GVG1至GVG2^N-M，每个伽马电压组(例如，第一伽马电压组GVG1)包括2^M个伽马电压(例如，第一伽马电压GV1至第2^M伽马电压GV2^M)，并且第一数模块160可以生成分别与2^N-M个伽马电压组GVG1至GVG2^N-M相对应的2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M。每个时分伽马电压信号TDGVS(例如，第一时分伽马电压信号TDGVS1)可以通过划分一个水平时间1H来表示2^M个伽马电压(例如，第一伽马电压GV1至第2^M伽马电压GV2^M)。一个水平时间1H指示处理一行像素的时间。

在一些实施例中，如图5中图示的，第一数模块160可以包括M时钟生成器161、M位计数器162和2^N-M个M位数模转换器(DAC)163、164，…和166。M时钟生成器161可以在一个水平时间1H期间生成具有2^M个时钟的M时钟信号MCLK。M位计数器162可以通过对M时钟信号MCLK的时钟进行计数，来生成表示在一个水平时间1H期间从1增加到2^M的值的M计数信号MCS。2^N-M个M位DAC 163、164、…、166可以分别输出2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M。每个M位DAC(例如，第一M位DAC 163)可以接收对应的伽马电压组(例如，第一伽马电压组GVG1)或2^M个伽马电压(例如，第一伽马电压GV1至第2^M伽马电压GV2^M)，并且可以响应于M计数信号MCS顺序地输出2^M个伽马电压(例如，第一伽马电压GV1至第2^M伽马电压GV2^M)作为2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M当中的对应的时分伽马电压信号TDGVS(例如，第一时分伽马电压信号TDGVS1)。例如，在M为3的情况下，如图6中图示的，一个水平时间1H可以均等地被划分成2^M(或8)个具有相同时间段1H/8的划分时间，并且从每个M位DAC(例如，第一M位DAC 163)输出的每个时分伽马电压信号TDGVS可以分别表示在8个划分时间中具有非线性电压间隔的对应的2^M(或8)个伽马电压GV1、GV2、GV3、GV4、GV5、GV6、GV7和GV8。在图6的本示例中，时分伽马电压信号TDGVS的8个伽马电压GV1、GV2、GV3、GV4、GV5、GV6、GV7和GV8可以在一个水平时间1H中具有逐渐增加的电压间隔。

在其他实施例中，如图7中图示的，一个水平时间1H可以均等地被划分成2^M个(或者在本示例中为8个，其中M为3)具有相同时间段1H/8的划分时间，并且每个时分伽马电压信号TDGVS可以分别表示在8个划分时间中具有基本上相同的电压间隔的8个伽马电压GV1至GV8。在图7的本示例中，时分伽马电压信号TDGVS的8个伽马电压GV1至GV8可以在一个水平时间1H中随时间线性减小。

在又一其他实施例中，如图8中图示的，一个水平时间1H可以被划分成具有不同时间段的2^M个(或者在本示例中为8个，其中M为3)划分时间T1至T8。在图8的本示例中，8个划分时间T1至T8可以在一个水平时间1H中具有逐渐增加的时间段。进一步，每个时分伽马电压信号TDGVS可以分别表示在8个划分时间中具有基本上相同的电压间隔的8个伽马电压GV1至GV8。

例如，如图6、图7和图8中图示的，由于2^N-M个M位DAC 163、164、…、166分别生成2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M，因此可以分别或独立调节2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M。

参照图1，由第一数模块160生成的2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M可以被提供到多个通道CH，或者可以通过2^N-M个时分伽马电压线组TDGVLG1至TDGVLG2^N-M被提供到多个通道CH中的第二数模块170的多个N-M位DAC 172(参见图12)。此外，如图1中图示的，2^N-M个时分伽马电压线组TDGVLG1至TDGVLG2^N-M中的每个可以包括K条时分伽马电压线TDGVL(在图1中也指代为K条线)，其中K大于1且小于或等于多个通道CH的数量，并且，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的K条时分伽马电压线TDGVL可以传送2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M中的相同的时分伽马电压信号TDGVS(例如，第一时分伽马电压信号TDGVS1)。

在根据实施例的数据驱动器100中，多个通道CH可以被分组成K个通道组，并且每个时分伽马电压线组TDGVLG的K条时分伽马电压线TDGVL可以分别耦接到K个通道组。因此，每条时分伽马电压线TDGVL可以仅耦接到多个通道CH的一部分。因此，可以减小每条时分伽马电压线TDGVL和耦接到每条时分伽马电压线TDGVL的通道CH的负载，并且可以减小通过时分伽马电压线TDGVL传输的时分伽马电压信号TDGVS的延迟(例如，RC延迟)。

在一些实施例中，数据驱动器100中的多个通道CH可以包括K*L个通道，其中L是大于0的整数，并且K*L个通道可以被分组成K个通道组，使得K*L个通道中的第K*I+J通道被分组成K个通道组中的第J通道组，其中I是大于或等于0且小于L的整数，并且J是大于0且小于或等于K的整数。在这种情况下，K条时分伽马电压线TDGVL可以分别耦接到K个通道组，使得K条时分伽马电压线TDGVL中的每条耦接到K*L个通道中的对应的L个通道。

参照图9，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)可以包括四条时分伽马电压线TDGVL作为K条时分伽马电压线TDGVL。例如，第一时分伽马电压线组TDGVLG1可以包括用于传送第一时分伽马电压信号TDGVS1的四条时分伽马电压线TDGVL1_1、TDGVL1_2、TDGVL1_3和TDGVL1_4，第二时分伽马电压线组TDGVLG2可以包括用于传送第二时分伽马电压信号TDGVS2的四条时分伽马电压线TDGVL2_1、TDGVL2_2、TDGVL2_3和TDGVL2_4，并且第2^N-M时分伽马电压线组TDGVLG2^N-M可以包括用于传送第2^N-M时分伽马电压信号TDGVS2^N-M的四条时分伽马电压线TDGVL2^N-M_1、TDGVL2^N-M_2、TDGVL2^N-M_3和TDGVL2^N-M_4。4*L个通道CH1至CH4L可以被分组成四个通道组CHG1、CHG2、CHG3和CHG4。例如，第一通道CH1、第五通道CH5、…和第4L-3通道CH4L-3可以被分组成第一通道组CHG1，第二通道CH2、第六通道CH6、…和第4L-2通道CH4L-2可以被分组成第二通道组CHG2，第三通道CH3、第七通道CH7、…和第4L-1通道CH4L-1可以被分组成第三通道组CHG3，并且第四通道CH4、第八通道CH8、…和第4L通道CH4L可以被分组成第四通道组CHG4。每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的四条时分伽马电压线TDGVL(例如，时分伽马电压线TDGVL1_1、TDGVL1_2、TDGVL1_3和TDGVL1_4)可以分别耦接到四个通道组CHG1、CHG2、CHG3和CHG4。在图9的示例中，第二数模块170a可以在4*L个通道CH1至CH4L中包括4*L个N-M位DAC211a至222a，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的第一时分伽马电压线TDGVL(例如，第一时分伽马电压线TDGVL1_1)可以耦接到属于第一通道组CHG1的通道CH1、CH5、…、CH4L-3中的N-M位DAC 211a、215a、…、219a，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的第二时分伽马电压线TDGVL(例如，第二时分伽马电压线TDGVL1_2)可以耦接到属于第二通道组CHG2的通道CH2、CH6、…、CH4L-2中的N-M位DAC 212a、216a、…、220a，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的第三时分伽马电压线TDGVL(例如，第三时分伽马电压线TDGVL1_3)可以耦接到属于第三通道组CHG3的通道CH3、CH7、…、CH4L-1中的N-M位DAC 213a、217a、…、221a，并且每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的第四时分伽马电压线TDGVL(例如，第四时分伽马电压线TDGVL1_4)可以耦接到属于第四通道组CHG4的通道CH4、CH8、…、CH4L中的N-M位DAC 214a、218a、…、222a。即，每条时分伽马电压线TDGVL(例如，第一时分伽马电压线TDGVL1_1)可以仅耦接到4*L个通道CH1至CH4L当中的L个通道(例如，通道CH1、CH5、…、CH4L-3)。在这种情况下，如图10中图示的，用于传送时分伽马电压信号TDGVS的时分伽马电压线TDGVL仅耦接到4*L个通道CH1至CH4L当中的L个通道CH1、CH5、…、CH4L-3，因此时分伽马电压信号TDGVS可以不受4*L个通道CH1至CH4L的全部4*L个寄生电容器PC1至PC4L的影响，而是仅受L个通道CH1、CH5、...、CH4L-3的L个寄生电容器PC1、PC5、...、PC4L-3的影响。因此，与每条时分伽马电压线TDGVL耦接到全部通道CH1至CH4L的情况相比，在根据实施例的数据驱动器100中，每条时分伽马电压线TDGVL和耦接到该时分伽马电压线TDGVL的通道CH1、CH5、…、CH4L-3的负载可以被减小，并且通过时分伽马电压线TDGVL传输的时分伽马电压信号TDGVS的延迟(例如，RC延迟)可以被减小。

在其他实施例中，数据驱动器100的多个通道CH可以包括K*L个通道，并且K*L个通道可以被分组成K个通道组，使得K*L个通道中的连续L个通道被分组成同一通道组。此外，K条时分伽马电压线TDGVL可以分别耦接到K个通道组。在这种情况下，K条时分伽马电压线TDGVL中的每条可以仅耦接到K*L个通道中的对应的L个通道。

参照图11，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)可以包括四条时分伽马电压线TDGVL(例如，时分伽马电压线TDGVL1_1、TDGVL1_2、TDGVL1_3和TDGVL1_4)作为K条时分伽马电压线TDGVL。4*L个通道CH1至CH4L可以被分组成四个通道组CHG1、CHG2、CHG3和CHG4。例如，第一通道CH1至第L通道CHL可以被分组成第一通道组CHG1，第L+1通道CHL+1至第2L通道CH2L可以被分组成第二通道组CHG2，第2L+1通道CH2L+1至第3L通道CH3L可以被分组成第三通道组CHG3，并且第3L+1通道CH3L+1至第4L通道CH4L可以被分组成第四通道组CHG4。每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的四条时分伽马电压线TDGVL(例如，时分伽马电压线TDGVL1_1、TDGVL1_2、TDGVL1_3和TDGVL1_4)可以分别耦接到四个通道组CHG1、CHG2、CHG3和CHG4。在图11的示例中，第二数模块170b可以在4*L个通道CH1至CH4L中包括4*L个N-M位DAC 211b至218b，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的第一时分伽马电压线TDGVL(例如，第一时分伽马电压线TDGVL1_1)可以耦接到属于第一通道组CHG1的通道CH1至CHL中的N-M位DAC 211b、…、212b，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的第二时分伽马电压线TDGVL(例如，第二时分伽马电压线TDGVL1_2)可以耦接到属于第二通道组CHG2的通道CHL+1至CH2L中的N-M位DAC 213b、...、214b，每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的第三时分伽马电压线TDGVL(例如，第三时分伽马电压线TDGVL1_3)可以耦接到属于第三通道组CHG3的通道CH2L+1至CH3L中的N-M位DAC 215b、…、216b，并且每个时分伽马电压线组TDGVLG(例如，第一时分伽马电压线组TDGVLG1)的第四时分伽马电压线TDGVL(例如，第四时分伽马电压线TDGVL1_4)可以耦接到属于第四通道组CHG4的通道CH3L+1至CH4L中的N-M位DAC 217b、…、218b。即，每条时分伽马电压线TDGVL(例如，第一时分伽马电压线TDGVL1_1)可以仅耦接到4*L个通道CH1至CH4L当中的L个通道(例如，通道CH1至CHL)。因此，每条时分伽马电压线TDGVL和耦接到其的通道CH1至CHL的负载可以被减小，并且通过时分伽马电压线TDGVL(例如，第一时分伽马电压线TDGVL1_1)传输的时分伽马电压信号TDGVS(例如，第一时分伽马电压信号TDGVS1)的延迟(例如，RC延迟)可以被减小。

尽管图9和图11图示每个时分伽马电压线组TDGVLG包括四条时分伽马电压线TDGVL的示例，但是被包括在每个时分伽马电压线组TDGVLG中的时分伽马电压线TDGVL的数量不限于图9和图11的示例。此外，图9和图11图示连接时分伽马电压线TDGVL和多个通道CH的示例，时分伽马电压线TDGVL与多个通道CH之间的连接关系不限于图9和图11的示例。

再次参照图1，第二数模块170可以(通过电平移位器块140)从保持锁存器块130接收每个像素数据PDAT的高N-M位，可以通过2^N-M个时分伽马电压线组TDGVLG1至TDGVLG2^N-M从第一数模块160接收2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M，并且可以根据每个通道CH中的对应的像素数据PDAT的N位的高N-M位，在2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M当中选择一个时分伽马电压信号STDGVS。例如，在N为10且M为4的情况下，第二数模块170可以根据每个通道CH中的像素数据PDAT的高6位，在64个时分伽马电压信号TDGVS1至TDGVS2⁶当中选择一个时分伽马电压信号STDGVS。

在一些实施例中，如图12中图示的，第二数模块170可以包括分别与多个通道CH相对应的多个N-M位DAC 172。即，第二数模块170中的多个N-M位DAC172的数量可以与多个通道CH的数量相对应。每个通道CH中的N-M位DAC 172可以根据像素数据PDAT的高N-M位在2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M当中选择一个时分伽马电压信号STDGVS。为了执行该操作，每个通道CH中的N-M位DAC 172可以包括解码器174和2^N-M个开关SW1至SW2^N-M。解码器174可以基于像素数据PDAT的高N-M位生成2^N-M个开关信号SWS1至SWS2^N-M。2^N-M个开关SW1至SW2^N-M可以分别响应于2^N-M个开关信号SWS1至SWS2^N-M选择性地输出2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M。2^N-M个开关信号SWS1至SWS2^N-M中的一个可以根据像素数据PDAT的高N-M位具有导通电平，2^N-M个开关SW1至SW2^N-M中的一个可以响应于具有导通电平的一个开关信号被导通，并且因此，2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M中的一个可以作为选择出的时分伽马电压信号STDGVS被输出。尽管图12图示利用包括解码器174的解码器型DAC实现第二数模块170的示例，但是根据实施例，可以利用只读存储器(ROM)型DAC、树型DAC或任何其他类型的DAC实现第二数模块170。

再次参照图1，时分伽马电压选择块180可以通过电平移位器块140从保持锁存器块130接收每个像素数据PDAT的低M位，可以从第二数模块170在每个通道CH中接收选择出的时分伽马电压信号STDGVS，并且可以根据每个通道CH中的像素数据PDAT的低M位，在由选择出的时分伽马电压信号STDGVS表示的2^M个伽马电压(例如，伽马电压GV1至GV2^M)当中选择一个伽马电压SGV。例如，在N为10且M为4的情况下，时分伽马电压选择块180可以根据每个通道CH中的像素数据PDAT的低4位，在由选择出的时分伽马电压信号STDGVS表示的16个伽马电压(例如，伽马电压GV1至GV2⁴)当中选择一个伽马电压SGV。

在一些实施例中，如图13中图示的，时分伽马电压选择块180可以包括分别与多个通道CH相对应的多个开关信号生成器182，以及分别与多个通道CH相对应的多个时分伽马电压选择开关TDSW。即，多个开关信号生成器182的数量和多个时分伽马电压选择开关TDSW的数量可以与多个通道CH的数量相对应。每个通道CH中的开关信号生成器182可以在一个水平时间1H的2^M个划分时间当中的与像素数据PDAT的低M位相对应的划分时间期间，生成具有有效电平(例如，高电平)的时分开关信号TDSS。例如，开关信号生成器182可以在一个水平时间1H期间从M时钟生成器161或另一时钟生成器接收具有2^M个时钟的M时钟信号MCLK，可以计算M时钟信号MCLK的时钟，并且当计数的时钟的数量与像素数据PDAT的低M位的值相对应时，可以生成具有有效电平的时分开关信号TDSS。在图14中图示的示例中，其中M为3，一个水平时间1H被划分成8个划分时间，并且像素数据PDAT的低3位的值为5，开关信号生成器182可以在一个水平时间1H中的8个划分时间当中的第五划分时间(例如，从4H/8的时间点到5H/8的时间点)期间，生成具有有效电平的时分开关信号TDSS。时分伽马电压选择开关TDSW可以响应于具有有效电平的时分开关信号TDSS，在2^M个伽马电压(例如，伽马电压GV1至GV2^M)当中选择一个伽马电压SGV。在图14中图示的示例中，其中选择出的时分伽马电压信号STDGVS分别表示在8个划分时间中的第一伽马电压GV1至第八伽马电压GV8，并且时分开关信号TDSS在8个划分时间当中的第五划分时间(例如，从4H/8的时间点到5H/8的时间点)期间具有有效电平，时分伽马电压选择开关TDSW可以在第五划分时间内从第一伽马电压GV1至第八伽马电压GV8当中选择第五伽马电压GV5。

再次参照图1，输出缓冲器块190可以从时分伽马电压选择块180接收每个通道CH中的选择出的伽马电压SGV，并且可以在每个通道CH中输出选择出的伽马电压SGV作为数据电压VD。在一些实施例中，输出缓冲器块190可以包括分别与多个通道CH相对应的多个输出缓冲器。

如以上描述的，数据驱动器100可以使用第二数模块170根据每个通道CH中的像素数据PDAT的高N-M位，来选择2^N-M个时分伽马电压信号TDGVS1至TDGVS2^N-M中的一个，并且可以使用第一数模块160和时分伽马电压选择块180根据每个通道CH中的像素数据PDAT的低M位，来选择2^M个伽马电压(例如，伽马电压GV1至GV2^M)中的由选择出的时分伽马电压信号STDGVS表示的一个。因此，数据驱动器100的尺寸和功耗可以被减小。此外，在数据驱动器100中，每个时分伽马电压信号TDGVS(例如，第一时分伽马电压信号TDGVS1)可以通过K条时分伽马电压线TDGVL被传送到多个通道CH，并且每条时分伽马电压线TDGVL可以仅耦接到多个通道CH的对应的部分。因此，每个时分伽马电压信号TDGVS(例如，第一时分伽马电压信号TDGVS1)的延迟(例如，RC延迟)可以被减小，并且时分伽马电压信号TDGVS(例如，第一时分伽马电压信号TDGVS1)可以被准确地传送到多个通道CH。

图15是根据实施例的包括数据驱动器的显示装置的框图，图16是根据实施例的被包括在显示装置中的像素的电路图，并且图17是根据实施例的被包括在显示装置中的像素的另一示例的电路图。

参照图15，显示装置400可以包括包含多个像素PX的显示面板410、将扫描信号SCAN提供到多个像素PX的扫描驱动器420、将数据电压VD提供到多个像素PX的数据驱动器430以及控制扫描驱动器420和数据驱动器430的控制器440。

显示面板410可以包括扫描线、数据线以及耦接到扫描线和数据线的多个像素PX。在一些实施例中，显示面板410可以是OLED显示面板。在这种情况下，每个像素PX可以包括至少两个晶体管、至少一个电容器和有机发光二极管(OLED)。参照图16，每个像素PX可以包括响应于扫描信号SCAN而传送数据电压VD的开关晶体管PT2、存储由开关晶体管PT2传送的数据电压VD的存储电容器CST、基于存储在存储电容器CST中的数据电压VD来提供从第一电源电压ELVDD的线到第二电源电压ELVSS的线的驱动电流的驱动晶体管PT1以及基于由驱动晶体管PT1提供的驱动电流来发光的有机发光二极管EL。在一些实施例中，如图16中图示的，可以利用PMOS晶体管实现驱动晶体管PT1和开关晶体管PT2。在其他实施例中，如图17中图示的，可以利用NMOS晶体管实现驱动晶体管NT1和开关晶体管NT2。在又一其他实施例中，每个像素PX可以包括至少一个PMOS晶体管和至少一个NMOS晶体管。在其他实施例中，显示面板410可以是液晶显示器(LCD)面板。在这种情况下，每个像素PX可以包括开关晶体管和耦接到开关晶体管的液晶电容器。然而，显示面板410可以不限于OLED面板和LCD面板，并且显示面板410可以是用于显示图像的任何合适的显示面板。

扫描驱动器420可以基于从控制器440接收的扫描控制信号SCTRL来生成扫描信号SCAN，并且可以通过扫描线逐行地将扫描信号SCAN顺序地提供到多个像素PX。在一些实施例中，扫描控制信号SCTRL可以包括但不限于扫描起始信号(例如，图1的起始信号STS)、扫描时钟信号(例如，图1的时钟信号CLK)等。在一些实施例中，扫描驱动器420可以集成或形成在显示面板410的外围部分中。在其他实施例中，扫描驱动器420可以以集成电路(IC)的形式实现。

数据驱动器430可以基于从控制器440接收的输出图像数据ODAT(或像素数据PDAT)和数据控制信号DCTRL来生成数据电压VD，并且可以通过数据线将数据电压VD提供到多个像素PX。在一些实施例中，数据控制信号DCTRL可以包括但不限于图1中的起始信号STS、时钟信号CLK、负载信号LOAD。在一些实施例中，数据驱动器430和控制器440可以以被称为时序控制器嵌入式数据驱动器(TED)的单个集成电路实现。在其他实施例中，数据驱动器430和控制器440可以以单独的集成电路实现。

在一些实施例中，数据驱动器430可以是图1的数据驱动器100。数据驱动器430可以使用第二数模块170根据每个通道CH中的像素数据PDAT的高N-M位来选择2^N-M个时分伽马电压信号TDGVS中的一个，并且可以使用第一数模块160和时分伽马电压选择块180根据每个通道CH中的像素数据PDAT的低M位来选择2^M个伽马电压中的由选择出的时分伽马电压信号STDGVS表示的一个。因此，数据驱动器430的尺寸和功耗可以被减小。此外，在数据驱动器430中，每个时分伽马电压信号TDGVS可以通过K条时分伽马电压线TDGVL被传送到多个通道CH，并且每条时分伽马电压线TDGVL可以仅耦接到多个通道CH的对应的部分。因此，每个时分伽马电压信号TDGVS的延迟(例如，RC延迟)可以被减小，并且时分伽马电压信号TDGVS可以被准确地传送到多个通道CH。

控制器440(例如，时序控制器(TCON))可以从外部主机(例如，图形处理单元(GPU)、图形卡等)接收输入图像数据IDAT和控制信号CTRL。例如，输入图像数据IDAT可以是但不限于包括红色图像数据、绿色图像数据和蓝色图像数据的RGB图像数据。此外，控制信号CTRL可以包括但不限于数据使能信号、主时钟信号等。控制器440可以基于输入图像数据IDAT和控制信号CTRL来生成输出图像数据ODAT、数据控制信号DCTRL和扫描控制信号SCTRL。控制器440可以通过将扫描控制信号SCTRL提供到扫描驱动器420来控制扫描驱动器420的操作，并且可以通过将输出图像数据ODAT和数据控制信号DCTRL提供到数据驱动器430来控制数据驱动器430的操作。

如以上描述的，在根据实施例的显示装置400中，数据驱动器430可以使用第二数模块170根据像素数据PDAT的高N-M位以空间划分方案执行N-M位伽马电压选择操作，并且可以使用第一数模块160和时分伽马电压选择块180根据像素数据PDAT的低M位以时分方案执行M位伽马电压选择操作。因此，数据驱动器430的尺寸和功耗可以被减小。此外，在数据驱动器430中，每个时分伽马电压信号TDGVS可以通过K条时分伽马电压线TDGVL被传送到多个通道CH。因此，每个时分伽马电压信号TDGVS的延迟可以被减小，并且时分伽马电压信号TDGVS可以被准确地传送到多个通道CH。

图18是根据实施例的包括显示装置的电子装置的框图。

参照图18，电子装置1100可以包括处理器1110、存储器装置1120、储存装置1130、输入/输出(I/O)装置1140、电源1150和显示装置1160。电子装置1100可以进一步包括用于与各种外围装置通信的多个端口，各种外围装置包括但不限于视频卡、声卡、存储器卡、通用串行总线(USB)装置、其他电子装置等。

处理器1110可以执行各种计算功能或任务。处理器1110可以是应用处理器(AP)、微处理器、中央处理器(CPU)等。处理器1110可以经由地址总线、控制总线、数据总线等耦接到电子装置1100的其他部件。进一步，在一些实施例中，处理器1110可以进一步耦接到诸如外围部件互连(PCI)总线的扩展总线。

存储器装置1120可以存储用于操作电子装置1100的数据。例如，存储器装置1120可以包括至少一个诸如可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁性随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等的非易失性存储器装置和/或至少一个诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动动态随机存取存储器(移动DRAM)装置等的易失性存储器装置。

储存装置1130可以是固态驱动(SSD)装置、硬盘驱动(HDD)装置、CD-ROM装置等。I/O装置1140可以是诸如键盘、小键盘、鼠标、触摸屏等的输入装置，以及诸如打印机、扬声器等的输出装置。电源1150可以供给用于操作电子装置1100的电力。显示装置1160可以通过总线或其他通信链路耦接到其他部件。

显示装置1160可以是图15的显示装置400。显示装置1160包括数据驱动器，该数据驱动器使用第二数模块170根据像素数据PDAT的高N-M位以空间划分方案执行N-M位伽马电压选择操作，并且可以使用第一数模块160和时分伽马电压选择块180根据像素数据PDAT的低M位以时分方案执行M位伽马电压选择操作。因此，显示装置1160的尺寸和功耗可以被减小。此外，在显示装置1160中，每个时分伽马电压信号TDGVS可以通过K条时分伽马电压线TDGVL被传送到多个通道CH。因此，每个时分伽马电压信号TDGVS的延迟可以被减小，并且时分伽马电压信号TDGVS可以被准确地传送到多个通道CH。

根据实施例，电子装置1100可以是包括显示装置1160的任何电子装置，诸如数字电视、三维(3D)电视、个人计算机(PC)、家用电器、笔记本计算机、移动电话、智能电话、平板计算机、可穿戴装置、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏机、导航系统等。

前述是本公开的实施例的例示，并且不应被解释为对本公开的实施例的限制。尽管已经描述了一些实施例，但是本领域技术人员将容易理解，在实质上不脱离本发明构思的新颖教导和优点的情况下，在实施例中可以进行变型和/或修改。因此，这样的变型和/或修改旨在被包括在包括权利要求的本公开的本发明构思的范围内。因此，应当理解，前述是各种实施例的例示，并且不应被解释为限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的变型和/或修改旨在被包括在包括所附权利要求的本公开的范围内。