阅读说明：本技术 用于生成读取/编程/擦除电压的补偿电路 (Compensation circuit for generating read/program/erase voltages ) 是由 S.萨尔卡 V.V.卡卢鲁 闵泳善 林智薰 于 2019-06-05 设计创作，主要内容包括：补偿电路可以包括参考电流生成电路,该参考电流生成电路包括被配置为传送第一电流的第一宽度的第一晶体管。参考生成电路可以基于第一电流输出参考电流。补偿电路可以包括补偿电流生成电路,该补偿电流生成电路包括被配置为传送第二电流的第二宽度的第二晶体管。第二晶体管可以基于代码从第一组晶体管当中选择。第一组晶体管可以具有与第一宽度成比例的宽度。补偿电流生成电路可以基于第二电流输出具有与参考电流的幅度成比例地选择的幅度的补偿电流。补偿电路可以包括电流镜电路,该电流镜电路被配置为输出其幅度基于第二电流的幅度和第二宽度的补偿电压。(The compensation circuit may include a reference current generation circuit including a first transistor of a first width configured to pass a first current. The reference generation circuit may output a reference current based on the first current. The compensation circuit may include a compensation current generation circuit including a second transistor of a second width configured to pass a second current. The second transistor may be selected from among the first group of transistors based on a code. The first set of transistors may have a width proportional to the first width. The compensation current generation circuit may output a compensation current having a magnitude selected in proportion to a magnitude of the reference current based on the second current. The compensation circuit may include a current mirror circuit configured to output a compensation voltage having a magnitude based on the magnitude of the second current and the second width.)

用于生成读取/编程/擦除电压的补偿电路

相关申请的交叉引用

本申请要求于2018年6月8日向韩国知识产权局提交的韩国专利申请第10-2018-0066044号的优先权，其全部内容通过引用整体并入本文。

技术领域

本文公开的发明构思的实施例涉及电子电路，并且更具体地，涉及包括在存储器设备中的电子电路。

背景技术

随着诸如计算机、移动电话和智能手机等信息设备的发展进步，大量信息可能会被存储在信息设备中并由信息设备处理。因此，更高性能的存储器设备可以被用作信息设备的组件。由于半导体存储器可以低功率工作，所以半导体存储器可以用于存储器设备中。

半导体存储器的示例包括易失性存储器和非易失性存储器。易失性存储器的示例可以包括静态随机存取存储器(static random access memory，SRAM)、动态RAM(dynamicRAM，DRAM)、同步DRAM(synchronous DRAM，SDRAM)等。非易失性存储器的示例包括闪速存储器、相变RAM(phase-change RAM，PRAM)、磁阻RAM(magneto-resistive RAM，MRAM)、电阻RAM(resistive RAM，ReRAM)、铁电RAM(ferroelectric RAM，FRAM)等。

半导体存储器可以包括用于存储数据的存储器单元。存储在存储器单元中的数据可以随着特定幅度的电压被提供给存储器单元而被读取。存储器单元的特性可能受到诸如温度等条件的影响。因此，为了准确地感测(读取/编程/擦除)存储在存储器单元中的数据，所提供的电压的幅度具有可以考虑对存储器单元有影响的条件而确定的幅度。

发明内容

本发明构思的一些实施例可以提供一种电子电路，该电子电路被配置为生成用于感测存储在存储器设备中的数据的电压。

根据一些实施例，可以提供补偿电路。补偿电路可以包括参考电流生成电路、补偿电流生成电路、电流镜电路和输出晶体管。参考电流生成电路可以包括被配置为传送第一电流的第一宽度的第一晶体管，并且可以被配置为基于第一电流输出参考电流。补偿电流生成电路可以包括基于代码从第一组晶体管当中选择的第一宽度的第二晶体管。第一组晶体管可以具有与第一宽度成比例的宽度。补偿电流生成电路可以被配置为基于第二电流输出具有与参考电流的幅度成比例地选择的幅度的补偿电流。电流镜电路可以被配置为输出具有基于第二电流的幅度的幅度的补偿电压。输出晶体管可以被配置为基于补偿电压输出感测电压。代码可以具有第一值、第二值和第三值。第一值和第二值之间的差可以与第二值和第三值之间的差相同。基于第一值输出的电压的第一幅度和基于第一值输出的电压的第二幅度之间的差可以对应于基于第三值输出的电压的第二幅度和第三幅度之间的差。

根据一些实施例，可以提供补偿电路。补偿电路可以包括补偿电流生成电路，其中补偿电流生成电路被配置为输出固定幅度的参考电流的参考电流生成电路。补偿电路可以包括补偿电流生成电路，其中补偿电流生成电路被配置为输出具有基于代码与所述参考电流的幅度成比例地选择的幅度的补偿电流。补偿电路可以包括电流镜电路，该电流镜电路被配置为基于参考电流向参考电流生成电路输出第一电流，基于补偿电流输出第二电流，以及基于第一电流和第二电流输出补偿电压。补偿电路可以包括被配置为基于补偿电压输出感测电压的输出晶体管。感测电压的幅度可以与第二电流的幅度相关联，使得当代码是参考值时，感测电压的幅度是参考幅度，并且当代码的值增加了参考值时，第二电流的幅度增加了参考幅度。

根据一些实施例，可以提供电压生成电路。电压生成电路可以包括被配置为基于第一温度相关电压和基于第二温度相关电压输出具有基于代码的幅度的补偿电压的补偿电路。第一温度相关电压可以具有随温度变化的幅度，并且第二温度相关电压可以具有不管温度如何都是均匀的幅度。电压生成电路可以包括被配置为输出具有基于补偿电压的幅度的幅度的感测电压的输出晶体管。电压生成电路可以被配置为产生具有与代码值成比例并与第一温度相关电压的幅度和第二温度相关电压的幅度之间的差相关联的幅度的感测电压。

附图说明

通过参照附图详细描述本发明构思的示例实施例，本发明构思的上述和其它目的和特征将变得显而易见。

图1是示出根据本发明构思的一些实施例的读取电压生成电路的电路图。

图2是示出根据本发明构思的一些实施例的图1的补偿电路的示例配置的框图。

图3是示出根据本发明构思的一些实施例的图1的补偿电路的示例配置的电路图。

图4是示出根据本发明构思的一些实施例的读取电压生成电路的电路图。

图5是示出根据本发明构思的一些实施例的图4的补偿电路的示例配置的框图。

图6是示出根据本发明构思的一些实施例的图4的补偿电路的示例配置的电路图。

图7是示出根据本发明构思的一些实施例的图4的补偿电路的示例配置的电路图。

图8是示出根据本发明构思的一些实施例的图7的补偿电流生成电路的示例配置的电路图。

图9是用于描述根据本发明构思的一些实施例的图8的补偿电流生成电路的示例操作的电路图。

图10是用于描述根据本发明构思的一些实施例的图8的补偿电流生成电路的示例操作的电路图。

图11是用于描述根据本发明构思的一些实施例的图8的补偿电流生成电路的示例操作的电路图。

图12是示出根据本发明构思的一些实施例的由图4的补偿电路接收的电压的曲线图。

图13是示出根据本发明构思的一些实施例的根据选择信号的图4的读取电压的曲线图。

图14是示出根据本发明构思的一些实施例从图1和/或图4的读取电压生成电路输出的电压的曲线图。

图15是示出根据本发明构思的一些实施例从图1和/或图4的读取电压生成电路输出的电压的曲线图。

图16是示出根据本发明构思的一些实施例的包括图1和/或图4的读取电压生成电路的示例存储器系统的框图。

具体实施方式

可以详细和清楚地描述本发明构思的一些实施例，以达到使本领域普通技术人员能够容易地实施本发明构思的程度。

如本文所使用的，术语“宽度”可以指代晶体管沟道的宽度。也就是说，宽度可以指代与电荷在晶体管沟道中转移的方向交叉的方向(例如，垂直方向)的长度。晶体管可以被配置为具有特定尺寸的宽度。

如本文所使用的，术语“代码”可以指代以二进制数的形式表示的数据。n位代码可以由“n”个连续的逻辑值(逻辑值“1”或逻辑值“0”)表示。例如，2位代码的值可以包括“00”、“01”、“10”和“11”。

如本文所使用的，可以使用表达式“电压电平与代码值成比例”或“电压电平与代码值成线性变化”。电压电平与代码值成比例或者与代码值成线性变化可以指代与“n”个代码的“第q个”代码的值相对应的电压幅度和与“第q+1个”代码的值相对应的电压幅度之间的差基本上等于与“第q+1个”代码的值相对应的电压幅度和与“第q+2个”代码的值相对应的电压幅度之间的差(q是自然数)。

例如，在与代码值“000”相对应的电压的幅度和与代码值“001”相对应的电压幅度之间的差基本上等于与代码值“001”相对应的电压幅度和与代码值“010”相对应的电压的幅度之间的差的实施例中，电压幅度可以与代码值“000”到“010”范围内的代码值成比例。可替代地，电压幅度可以与代码值“000”到“010”范围内的代码值成线性变化。然而，该两个值基本上彼此相等可以包括两个值彼此不完全相等但两个值之间仅存在微小差的实施例，以及两个值彼此完全相等的实施例。

图1是示出根据本发明构思的一些实施例的读取电压生成电路的电路图。将参照图1描述被配置为生成用于读取数据的读取电压Vread1的读取电压生成电路1000，然而，可以理解，读取电压生成电路1000不仅可以生成读取电压Vread1，而且在一些实施例中，还可以生成用于各种目的的其它电压。例如，读取电压生成电路1000可以生成用于感测(读取、编程、擦除等)数据的电压。

参照图1，读取电压生成电路1000可以包括补偿电路1100、晶体管TR0、电阻器R1和电阻器R2。

补偿电路1100可以接收代码TC1和TC2、电压Vztc、Vntc、Vpwr和Vss、参考电压Vref和反馈电压Vfb。例如，如将参照图16描述的，补偿电路1100可以是包括在存储器系统中的存储器设备的组件。存储器系统可以包括用于生成代码TC1和TC2的逻辑电路。例如，逻辑电路可以包括在诸如存储器控制器的组件中。补偿电路1100可以从逻辑电路接收代码TC1和TC2。

例如，存储器系统可以包括电压生成器。电压生成器可以生成电压Vztc、Vntc和Vpwr以及参考电压Vref，它们可以用于操作读取电压生成电路1000。补偿电路1100可以从电压生成器接收电压Vztc、Vntc和Vpwr以及参考电压Vref。补偿电路1100可以电连接到电阻器R1和电阻器R2之间的节点。补偿电路1100可以从电阻器R1和电阻器R2之间的节点接收反馈电压Vfb。电压Vss可以是等电位端子的电压。例如，电压Vss可以是接地电压。

补偿电路1100可以基于代码TC1和TC2以及电压Vztc、Vntc、Vref、Vpwr和Vss输出电压Vout1。补偿电路1100可以将电压Vout1输出到晶体管TR0的栅极端子。将参照图2和图3描述补偿电路1100的配置和操作。

晶体管TR0可以包括从补偿电路1100接收电压Vout1的栅极端子。晶体管TR0可以包括接收电压Vpwr的第一端。晶体管TR0的第二端可以电连接到电阻器R1的第一端。读取电压Vread1可以从晶体管TR0和电阻器R1的第一端之间的节点输出。电阻器R1的第二端可以电连接到电阻器R2的第一端。电阻器R2的第二端可以电连接到提供电压Vss的等电位端子。

当电压Vout1被施加到晶体管TR0的栅极端子时，电流可以流过晶体管TR0。当电流流过晶体管TR0时，读取电压Vread1可以在晶体管TR0和电阻器R1之间的节点处形成。电压Vread1的幅度可以与电压Vout1的幅度相关联。读取电压生成电路1000可以将读取电压Vread1输出到存储器系统(例如，存储器设备中的存储器单元)的另一组件。存储器设备可以基于读取电压Vread1输出指示存储在存储器单元中的数据的数据信号(参照图16)。

电压Vread1可以被电阻器R1和电阻器R2分压。在电压Vss的幅度为“Vss”、电压Vread1的幅度为“Vread1”、电阻器R1的幅度为“R1”、电阻器R2的幅度为“R2”的实施例中，反馈电压Vfb的幅度可以由式子“(Vread1-Vss)*R2/(R1+R2)”表示。在反馈电压Vfb的幅度是“Vfb”并且电压Vss的幅度是“0”的实施例中，电压Vread1的幅度可以由式子“(1+(R1/R2))*Vfb”表示。因此，反馈电压Vfb的幅度可以与电压Vread1的幅度相关联，并且反馈电压Vfb的幅度可以与电压Vout1的幅度相关联。

代码TC1和TC2中的每一个可以表示为由“n”位构成(n是自然数)。在一些实施例中，代码TC1和TC2可以具有彼此互补的值。例如，当代码TC1的值是“000000”时，代码TC2的值可以是“111111”。代码TC1可以包括最低有效位TC1<0>到最高有效位TC1<n-1>。代码TC2可以包括最低有效位TC2<0>到最高有效位TC2<n-1>。例如，在代码TC1和代码TC2各自是6位代码的实施例中，代码TC1和代码TC2可以分别具有从“000000”到“111111”的值之一和从“000000”到“11111”的值的互补值。

逻辑电路可以基于与存储器系统的存储器设备相关联的各种条件来生成代码TC1和TC2。存储器设备可以提供特定幅度的读取电压，用于读取存储在存储器单元中的数据得目的。存储器单元的阈值电压的幅度可以随各种条件(例如，温度和应力等)而变化。因此，有用于精确读取数据的读取电压的幅度也可以随各种条件而变化。如本文所使用的，温度可以指代包括读取电压生成电路1000的存储器系统的温度。

例如，存储器单元的阈值电压的幅度可以随温度降低而增加。增加幅度的读取电压可以被用于精确读取存储在具有增加幅度的阈值电压的存储器单元中的数据。逻辑电路可以追踪存储器单元的阈值电压。逻辑电路可以基于追踪的阈值电压来确定可用于静确读取存储在存储器单元中的数据的读取电压的幅度。逻辑电路可以基于读取电压Vread1和电压Vout1之间的关系来确定电压Vout1的幅度。逻辑电路可以确定代码TC1和TC2，使得具有所确定的幅度的读取电压Vread1从读取电压生成电路1000输出。

电压Vztc和/或Vntc的幅度中的一个或多个可以与温度相关联。例如，电压Vztc的幅度可以不管温度变化如何都是均匀的。电压Vntc的幅度可以随温度的升高而降低。在说明书中，为了便于描述，可以针对其幅度不管温度变化如何都是均匀的电压Vztc和其幅度与温度成比例的电压Vntc来描述理想的实施例。然而，在一些实施例中，电压Vztc和Vntc的实际幅度可能与理想实施例的电压Vztc和Vntc的幅度略有不同。将参照图12描述电压Vztc和Vntc与温度之间的关系。

图2是示出根据本发明构思的一些实施例的图1的补偿电路的示例配置的框图。

参照图2，补偿电路1100可以包括电流镜电路1110、参考电流生成电路1120和补偿电流生成电路1130。电流镜电路1110可以接收电压Vpwr。电流镜电路1110可以将电压Vout1输出到图1的晶体管TR0的栅极端子。电流镜电路1110可以电连接到参考电压生成电路1120。电流镜电路1110可以电连接到补偿电流生成电路1130。

参考电流生成电路1120可以接收参考电压Vref、反馈电压Vfb和代码TC1。补偿电流生成电路1130可以接收电压Vztc、电压Vntc和代码TC2。参考电流生成电路1120和补偿电流生成电路1130可以电连接到提供电压Vss的等电位端子。

参考电流生成电路1120可以基于接收到的参考电压Vref、接收到的反馈电压Vfb和接收到的代码TC1来生成参考电流Iref1。参考电流生成电路1120可以将参考电流Iref1输出到等电位端子。补偿电流生成电路1130可以基于接收到的电压Vztc、接收到的电压Vntc和接收到的代码TC2生成补偿电流ITC1。补偿电流生成电路1130可以将补偿电流ITC1输出到等电位端子。

当参考电流Iref1由参考电流生成电路1120生成时，参考电流生成电路1120可以从电流镜电路1110接收电流I1。当补偿电流ITC1由补偿电流生成电路1130生成时，补偿电流生成电路1130可以从电流镜电路1110接收电流I2。当电流I1和电流I2从电流镜电路1110输出时，电压Vout1可以在电流镜电路1110中形成。电流镜电路1110可以将电压Vout1输出到图1的晶体管TR0。

电流镜电路1110可以是被配置为输出电压Vout1的第一级放大器。晶体管TR0可以是被配置为输出读取电压Vread1的第二级放大器。

电压Vout1的幅度可以与温度相关联。并且，电压Vout1的幅度可以与代码TC1和代码TC2相关联。因此，读取电压Vread1的幅度可以与温度以及代码TC1和TC2相关联。在下文中，将参照图3描述电流镜电路1110、参考电流生成电路1120和补偿电流生成电路1130的操作。

图3是示出根据本发明构思的一些实施例的图1的补偿电路的示例配置的电路图。

参照图3，电流镜电路1110可以包括晶体管TR1和晶体管TR2。参考电流生成电路1120可以包括晶体管TR3、晶体管TR4和电流源CS1。补偿电流生成电路1130可以包括晶体管TR5、晶体管TR6和电流源CS2。

晶体管TR1可以包括接收电压Vpwr的第一端。晶体管TR1的第二端可以电连接到节点N1。晶体管TR2可以包括接收电压Vpwr的第一端。晶体管TR1的栅极端子可以电连接到晶体管TR2的栅极端子、晶体管TR2的第二端和节点N2。

晶体管TR3可以包括接收参考电压Vref的栅极端子。晶体管TR3的第一端可以电连接到节点N1。晶体管TR3的第二端可以电连接到电流源CS1。晶体管TR4可以包括接收反馈电压Vfb的栅极端子。晶体管TR4的第一端可以电连接到节点N2。晶体管TR4的第二端可以电连接到电流源CS1。电流源CS1可以电连接到提供电压Vss的等电位端子。

晶体管TR5可以包括接收电压Vntc的栅极端子。晶体管TR5的第一端可以电连接到节点N1。晶体管TR5的第二端可以电连接到电流源CS2。晶体管TR6可以包括接收电压Vztc的栅极端子。晶体管TR6的第一端可以电连接到节点N2。晶体管TR6的第二端可以电连接到电流源CS2。电流源CS2可以电连接到提供电压Vss的等电位端子。

电流源CS1可以输出具有可变量的参考电流Iref1。电流源CS1可以基于代码TC1控制参考电流Iref1的幅度。例如，电流源CS1可以控制参考电流Iref1的幅度与代码TC1的值成负比例。流过晶体管TR3的电流I11的幅度和流过晶体管TR4的电流I12的幅度之和可以对应于参考电流Iref1的幅度。

电流源CS2可以输出具有可变量的补偿电流ITC1。例如，电流源CS2可以基于代码TC2控制补偿电流ITC1的幅度。例如，电流源CS2可以控制补偿电流ITC1的幅度与代码TC2的值成正比例。流过晶体管TR5的电流I21的幅度和流过晶体管TR6的电流I22的幅度之和可以对应于补偿电流ITC1的幅度。

流过晶体管TR3的电流I11的幅度和流过晶体管TR4的电流I12的幅度可以随参考电流Iref1的幅度变化而变化。流过晶体管TR5的电流I21的幅度和流过晶体管TR6的电流I22的幅度可以随补偿电流ITC1的幅度变化而变化。当流过晶体管TR3的电流I11的幅度和流过晶体管TR5的电流I21的幅度变化时，流过晶体管TR1的电流ID1的幅度可能变化。当流过晶体管TR4的电流I12的幅度和流过晶体管TR6的电流I22的幅度变化时，流过晶体管TR2的电流ID2的幅度可能变化。

一起参照图2和图3，图2的电流I1的幅度可以对应于电流I11的幅度和电流I12的幅度之和。图2的电流I2的幅度可以对应于电流I21的幅度和电流I22的幅度之和。当电流I1和电流I2流动时，电压Vout1可以在节点N1处形成。如参照图1所述，反馈电压Vfb可以在电阻器R1和电阻器R2之间的节点处形成，并且读取电压Vread1可以从读取电压生成电路1000输出。反馈电压Vfb的幅度可以由等式1表示。

[等式1]

Vfb＝Vref+α*(Vntc-Vztc)

在等式1中，“Vfb”可以表示反馈电压Vfb的幅度，“Vref”可以表示参考电压Vref的幅度，“Vntc”可以表示电压Vntc的幅度，“Vztc”可以表示电压Vztc的幅度。等式1中的“α”可以由等式2表示。

[等式2]

在等式2中，“W_4”可以表示晶体管TR4的宽度，“I12”可以表示电流I12的幅度，“W_5”可以表示晶体管TR5的宽度，“I21”可以表示电流I21的幅度，“k”可以是与温度、代码TC1的值和代码TC2的值无关的比例常数。

电流源CS1可以被配置为输出具有与代码TC1的值成负比例的幅度的参考电流Iref1。电流源CS2可以被配置为输出具有与代码TC2的值成正比例的幅度的补偿电流ITC1。电流I12的幅度和电流I21的幅度可以随参考电流Iref1和补偿电流ITC1的幅度而变化。如此以来，“α”可以根据等式2而变化，并且反馈电压Vfb的幅度可以根据等式1而变化。

如参照图1所述，读取电压Vread1的幅度可以对应于反馈电压Vfb的幅度。因此，读取电压Vread1的幅度可以基于等式1而变化。在下文中，可以参照等式1和等式2来描述读取电压Vread1。

读取电压生成电路1000可以被配置为输出具有随代码TC1的值和代码TC2的值变化的幅度的读取电压Vread1。例如，读取电压生成电路1000可以被配置为输出具有随代码TC1的值和代码TC2的值的变化而变大的幅度的读取电压Vread1。

如参照图1所述，电压Vntc的幅度和/或电压Vztc的幅度可以与温度相关联。例如，电压Vntc的幅度可以与温度成负比例，并且电压Vztc的幅度可以不管温度变化如何都是均匀的。因此，读取电压生成电路1000可以被配置为输出具有与温度相关联的幅度的读取电压Vread1。例如，读取电压生成电路1000可以被配置为输出具有随温度升高而变小的幅度的读取电压Vread1。

当读取电压Vread1的幅度随温度以及代码TC1和TC2变化时，读取电压Vread1的幅度可以随存储器单元的阈值电压而变化，其中该阈值电压随各种条件而变化。

图4是示出根据本发明构思的一些实施例的读取电压生成电路的电路图。与图1相比，图4的读取电压生成电路2000可以包括补偿电路2100而不是补偿电路1100。图4的读取电压生成电路2000的一些元件可以与关于图1至图3描述的读取电压生成电路1000的对应元件相同或相似，并且为了简洁起见，可以省略冗余描述。

补偿电路2100可以从逻辑电路接收一个代码TC。代码TC可以表示为由“n”位构成(n是自然数)。代码TC可以包括最低有效位TC<0>到最高有效位TC<n-1>。例如，在代码TC是6位代码的实施例中，代码TC可以具有从“000000”到“111111”的值之一。

例如，逻辑电路可以基于与存储器系统相关联的各种条件生成代码TC。读取电压生成电路2000的配置和操作可以类似于读取电压生成电路1000的配置和操作。因此，可以省略附加描述以避免冗余。

图5是示出根据本发明构思的一些实施例的图4的补偿电路的示例配置的框图。

参照图5，补偿电路2100可以包括电流镜电路2110、参考电流生成电路2120和补偿电流生成电路2130。电流镜电路2110可以接收电压Vpwr。电流镜电路2110可以向图4的晶体管TR0的栅极端子输出电压Vout2。电流镜电路2110可以电连接到参考电流生成电路2120和补偿电流生成电路2130。

参考电流生成电路2120可以接收参考电压Vref和反馈电压Vfb。补偿电流生成电路2130可以接收电压Vztc、电压Vntc和代码TC。参考电流生成电路2120和补偿电流生成电路2130可以电连接到提供电压Vss的等电位端子。

参考电流生成电路2120可以基于接收到的参考电压Vref和接收到的反馈电压Vfb生成参考电流Iref2。参考电流生成电路2120可以将参考电流Iref2输出到等电位端子。补偿电流生成电路2130可以基于接收到的电压Vztc、接收到的电压Vntc和接收到的代码TC生成补偿电流ITC2。补偿电流生成电路2130可以将补偿电流ITC2输出到等电位端子。

当由参考电流生成电路2120生成参考电流Iref2时，参考电流生成电路2120可以从电流镜电路2110接收电流I3。当由补偿电流生成电路2130生成补偿电流ITC2时，补偿电流生成电路2130可以从电流镜电路2110接收电流I4。当电流I3和电流I4从电流镜电路2110输出时，电流镜电路2110可以将电压Vout2输出到图4的晶体管TR0。

将参照图6描述电流镜电路2110、参考电流生成电路2120和补偿电流生成电路2130的一些操作。

图6是示出根据本发明构思的一些实施例的图4的补偿电路的示例配置的电路图。

图4的补偿电路2100可以包括图6的补偿电路2100a。图5的补偿电流生成电路2130可以包括图6的补偿电流生成电路2131。参照图6，电流镜电路2110可以包括晶体管TR1和晶体管TR2。参考电流生成电路2120可以包括晶体管TR7、晶体管TR8和电流源CS3。补偿电流生成电路2131可以包括晶体管TR9、晶体管TR10和电流源CS4。

晶体管TR1可以包括接收电压Vpwr的第一端。晶体管TR1的第二端可以电连接到节点N3。晶体管TR2可以包括接收电压Vpwr的第一端。晶体管TR1的栅极端子可以电连接到晶体管TR2的栅极端子、晶体管TR2的第二端和节点N4。晶体管TR1可以传送电流ID3。晶体管TR2可以传送电流ID4。

晶体管TR7可以包括接收参考电压Vref的栅极端子。晶体管TR7的第一端可以电连接到节点N3。晶体管TR7的第二端可以电连接到电流源CS3的第一端。晶体管TR7可以传送电流I31。晶体管TR8可以包括接收反馈电压Vfb的栅极端子。晶体管TR8的第一端可以电连接到节点N4。晶体管TR8的第二端可以电连接到电流源CS3的第一端。晶体管TR8可以传送电流I32。电流源CS3的第二端可以电连接到提供电压Vss的等电位端子。

晶体管TR9可以包括接收电压Vntc的栅极端子。晶体管TR9的第一端可以电连接到节点N3。晶体管TR9的第二端可以电连接到电流源CS4的第一端。晶体管TR9可以传送电流I41。晶体管TR10可以包括接收电压Vztc的栅极端子。晶体管TR10的第一端可以电连接到节点N4。晶体管TR10的第二端可以电连接到电流源CS4的第一端。晶体管TR10可以传送电流I42。电流源CS4的第二端可以电连接到提供电压Vss的等电位端子。

在图6中，晶体管TR9和晶体管TR10中的每一个被示出为用一个晶体管来实施。然而，例如如图8所示，晶体管TR9和晶体管TR10中的每一个可以是基于代码TC从多个晶体管当中选择的一个或多个晶体管。可以被选择为晶体管TR9和晶体管TR10的晶体管可以具有不同的宽度。因此，可以根据代码TC选择晶体管TR9的宽度和晶体管TR10的宽度。

电流源CS3可以输出参考电流Iref2。流过晶体管TR7的电流I31的幅度和流过晶体管TR8的电流I32的幅度之和可以对应于参考电流Iref2的幅度。在晶体管TR7和晶体管TR8的特性基本上彼此相同的实施例中，电流I31的幅度可以基本上与电流I32的幅度相等。

为了更好地理解，在说明书中，可以描述电流I31的幅度与电流I32的幅度基本上相等的实施例。然而，可以理解，本发明的构思可以包括电流I31和I32根据参考电压Vref的幅度、反馈电压Vfb的幅度以及晶体管TR7和TR8的特性而具有不同的幅度的一些实施例。

电流源CS4可以输出具有由代码TC2选择的幅度的补偿电流ITC2。流过晶体管TR9的电流I41的幅度和流过晶体管TR10的电流I42的幅度之和可以对应于补偿电流ITC2的幅度。在晶体管TR9和晶体管TR10的特性基本上彼此相同的实施例中，电流I41的幅度可以基本上与电流I42的幅度相等。补偿电流ITC2的幅度可以基于代码TC来选择。因此，补偿电流I41的幅度可以基于代码TC来选择。

为了更好地理解，在说明书中，可以描述电流I41的幅度与电流I42的幅度基本上相等的实施例。然而，可以理解，本发明的构思可以包括电流I41和I42根据电压Vntc的幅度、电压Vztc的幅度以及由代码TC选择的晶体管(TR9和TR10)的特性而具有不同的幅度的一些实施例。

图3的参考电流生成电路1120可以输出具有随代码TC1和温度而变化的幅度的参考电流Iref1，但是图6的参考电流生成电路2120可以输出固定值的参考电流Iref2。补偿电路2100a可以主要根据补偿电流生成电路2131的操作来调节电压Vout2的幅度，该幅度由于代码TC和温度而变化。

一起参照图5和图6，图5的电流I3的幅度可以对应于电流I31的幅度和电流I32的幅度之和。图5的电流I4的幅度可以对应于电流I41的幅度和电流I42的幅度之和。当电流I3和电流I4流动时，电压Vout2可以在节点N3处形成。如参照图4所述，反馈电压Vfb可以在电阻器R1和电阻器R2之间的节点处形成，并且读取电压Vread2可以从读取电压生成电路2000输出。反馈电压Vfb的幅度可以由等式3表示。

[等式3]

Vfb＝Vref+α*(Vntc-Vztc)

在等式3中，“Vfb”可以表示反馈电压Vfb的幅度，“Vref”可以表示参考电压Vref的幅度，“Vntc”可以表示电压Vntc的幅度，“Vztc”可以表示电压Vztc的幅度。如参照图1所述，电压Vntc的幅度和/或电压Vztc的幅度可以与温度相关联。例如，电压Vntc的幅度可以被配置为具有与温度成比例的值，并且电压Vztc的幅度可以被配置为具有不管温度变化如何都是均匀的值。反馈电压Vfb的幅度“Vfb”可以基于电压Vntc的幅度和电压Vztc的幅度之间的差来确定。等式3中的“α”可以由等式4表示。

[等式4]

在等式4中，“W_8”可以表示晶体管TR8的宽度，“I32”可以表示电流I32的幅度，“W_9”可以表示晶体管TR9的宽度，“I41”可以表示电流I41的幅度，“k”可以是与温度和代码TC的值无关的比例常数。

参照等式3和等式4，反馈电压Vfb的幅度可以包括由“α”引起的关于代码TC和温度两者的非线性项。也就是说，由于包括在“α”中的项所以反馈电压Vfb的幅度可以包括随温度和代码TC的值非线性变化的值。

详细地，由于电流I41和I32分别是晶体管TR9和TR8的漏极电流，所以电流I41的幅度和电流I32的幅度可以随温度变化。根据参考等式3和等式4描述的关系，反馈电压Vfb相对于温度的变化率可以计算为 “Vntc-Vztc”可以与温度呈线性，但“Vntc-Vztc”可以与温度呈非线性。

由于对应于随温度变化的值的平方根，所以可以是温度变化的非线性项。因此，根据等式3和等式4计算的反馈电压Vfb的幅度可以包括温度变化的非线性项。

并且，如参考晶体管TR9和TR10所述，“W_9”和“I41”可以随代码TC的值而变化。由于项是可以随代码TC的值而变化的值的平方根，可以是对于代码TC的值的非线性项。因此，根据等式3和等式4计算的反馈电压Vfb的幅度可以包括关于代码TC的值的非线性项。

如参照图4所述，读取电压Vread2的幅度可以对应于反馈电压Vfb的幅度。因此，读取电压Vread2的幅度可以基于等式3而变化。在下文中，可以参照等式3和等式4来描述读取电压Vread2。

在反馈电压Vfb的幅度与温度和代码TC的值呈非线性的实施例中，逻辑电路的计算负担可能被增加以计算具有用于精确读取存储器单元的数据的幅度的读取电压Vread2。被配置为处理大量操作的逻辑电路可能会消耗大量功率。并且，被配置为处理大量操作的逻辑电路可能用放置在大面积中的芯片来实施。

根据本发明的构思，在补偿电路2100a的操作中，“W_9”和“I41”可以随代码TC而变化，使得根据等式3和等式4计算的反馈电压Vfb的幅度不包括关于温度变化和代码TC的值的非线性项(例如，可以具有与温度和代码TC的值无关的值)。例如，“W_9”和“I41”可以被分别设置为“W_8”和“I32”的倍数，从而提高温度补偿的线性度。

将参照图8至图11描述根据代码TC不同选择的“W_9”和“I41”的示例。

图7是示出根据本发明构思的一些实施例的图4的补偿电路的示例配置的电路图。

图4的补偿电路2100可以包括图7的补偿电路2100b。与图6的补偿电路2100a相比，图7的补偿电路2100b还可以包括方向选择电路2132。图7的读取补偿电路2100b的一些元件可以与参照图6描述的图6的补偿电路2100a的对应元件相同或相似，并且为了简洁起见，可以省略冗余描述。

方向选择电路2132可以接收电压Vztc和电压Vntc。方向选择电路2132可以从逻辑电路接收选择信号SEL。方向选择电路2132可以响应于选择信号SEL输出电压Va和电压Vb。方向选择电路2132可以将电压Va输出到晶体管TR9的栅极端子。方向选择电路2132可以将电压Vb输出到晶体管TR10的栅极端子。

方向选择电路2132可以输出电压Va和电压Vb，电压Va和电压Vb中的每一个基于选择信号SEL的逻辑值选择性地具有与电压Vztc和电压Vntc相对应的值之一。例如，在一些实施例中，当选择信号SEL指示逻辑值“1”时，电压Va可以对应于电压Vztc，而电压Vb可以对应于电压Vntc，并且当选择信号SEL指示逻辑值“0”时，电压Va可以对应于电压Vntc，而电压Vb可以对应于电压Vztc。然而，本发明构思的实施例不限于此。

下面，为了便于描述，将描述响应于具有逻辑值“1”的选择信号SEL，电压Vztc被施加到晶体管TR9的栅极端子(即电压Vztc被选择为电压Va)，并且电压Vntc被施加到晶体管TR10的栅极端子(即电压Vntc被选择为电压Vb)的实施例，以及响应于具有逻辑值“0”的选择信号SEL，电压Vntc被施加到晶体管TR9的栅极端子(即电压Vntc被选择为电压Va)，并且电压Vztc被施加到晶体管TR10的栅极端子(即电压Vztc被选择为电压Vb)的实施例。

然而，可以理解，本发明的构思可以包括响应于选择信号SEL的任何逻辑值，具有与电压Vntc的幅度相对应的幅度的电压和具有与电压Vztc的幅度相对应的幅度的电压中的一个被施加到晶体管TR9的栅极端子，并且其另一个被施加到晶体管TR10的栅极端子的其它实施例。

正如电压Vout2的幅度可以随由选择信号SEL选择的电压Va和电压Vb而变化，并且反馈电压Vfb和读取电压Vread2的幅度可以随由选择信号SEL选择的电压Va和电压Vb而变化。将参照图13描述选择信号SEL和读取电压Vread2之间的关系。

图8是示出根据本发明构思的一些实施例的图6和/或图7的补偿电流生成电路的示例配置的电路图。图8示出了接收电压Va的晶体管TR9和接收电压Vb的晶体管TR10(对应于图7的示例)。例如，响应于选择信号SEL“0”，晶体管TR9可以接收电压Vntc，晶体管TR10可以接收电压Vztc。

参照图8，图6和/或7的晶体管TR9可以是从多个晶体管(与参考标号“TR9”相对应的组的晶体管)中选择的至少一个使能晶体管。图6和/或7的晶体管TR10可以是从多个晶体管(与参考标号“TR10”相对应的组的晶体管)中选择的至少一个使能晶体管。例如，晶体管TR9可以是晶体管TR9_1至TR9_4、组G1的晶体管和组G2的晶体管中的使能的一个或多个。晶体管TR10可以是晶体管TR10_1至TR10_4、组G3的晶体管和组G4的晶体管中的使能的一个或多个。

可以被选择作为晶体管TR9的晶体管的宽度可以不同。例如，晶体管TR9_1的宽度可以是“8W”，晶体管TR9_2的宽度可以是“4W”，晶体管TR9_3的宽度可以是“2W”，并且晶体管TR9_4的宽度可以是“W”。组G1和G2中的每个晶体管的宽度可以是“W”。换句话说，晶体管TR9_1的宽度可以是宽度“W”的大约八倍，晶体管TR9_2的宽度可以是宽度“W”的大约四倍，并且晶体管TR9_3的宽度可以是宽度“W”的大约两倍。在组G1的串联的晶体管被一起选择的实施例中，组G1的晶体管可以一起工作。在组G2的串联的晶体管被一起选择的实施例中，组G2的晶体管可以一起工作。

在晶体管串联的实施例中，电流流过的沟道长度可以增加，并且因此沟道宽度与沟道长度的比率可以减小。因此，串联的晶体管可以像晶体管一样工作，其宽度比每个晶体管的宽度更窄。例如，串联的晶体管可以像晶体管一样工作，其宽度与串联的晶体管的数量成反比。因此，在组G1的串联的晶体管一起工作的实施例中，组G1中的两个晶体管的工作可以类似于具有“(1/2)*W”的宽度或宽度“W”的大约一半的宽度的晶体管的工作。如在上面的描述中，组G2中的四个晶体管的工作可以类似于具有“(1/4)*W”的宽度或宽度“W”的大约四分之一的宽度的晶体管的工作。

在图8的实施例中，可以被选择用于晶体管TR9的晶体管可以作为具有“(1/4)*W”、“(1/2)*W”、“W”、“2W”、“4W”和“8W”的宽度的晶体管工作。也就是说，可以被选择用于晶体管TR9的晶体管可以作为具有“(2i)*W”(i是整数，-2≤i≤3)的宽度的晶体管工作。在电流源CS3的晶体管TR7和TR8中的每一个具有宽度“W”的实施例中，可以被选择作为晶体管TR9的晶体管的宽度可以分别与晶体管TR7和TR8的宽度成比例。虽然可以参照图8描述在“-2≤i≤3”范围内的i的值的一些实施例，但是，应当理解，本发明构思可以包括整数“i”的其它范围的实施例。

因此，可以选择各种值之一作为等式4中晶体管TR9的宽度“W_9”。在晶体管TR8的宽度“W_8”为“W”的实施例中，可以选择作为“W_9”的值可以与“W_8”成比例。晶体管TR9可以被配置为使得与“W_8”成比例的值可以被选择作为“W_9”。晶体管TR10可以具有与晶体管TR9的配置类似的配置。因此，将省略附加描述以避免冗余。

在图8的示例实施例中，代码TC可以由6位数据表示(即TC<0>至TC<5>中的每一个可以由1位数据表示)。TC<0>至TC<5>可以分别指示6位数据的“2⁰”到“2⁵”位置的值。例如，在一些实施例的情况下，当代码TC由“100010”表示时，“TC<1>”和“TC<5>”可以是“1”，“TC<0>”、“TC<2>”、“TC<3>”和“TC<4>”可以是“0”。

参照图8，电流源CS4可以包括开关单元SW。开关单元SW可以包括开关SW1至SW6。开关SW1至SW6可以接收包括TC<5>至TC<0>的代码TC的对应位。TC<0>至TC<5>中的每一个可以是逻辑值“0”或逻辑值“1”。开关SW1至SW6中的每一个可以响应于逻辑值“1”而接通，并且可以响应于代码TC的对应位的逻辑值“0”而断开。例如，TC<0>至TC<5>的逻辑值“1”和逻辑值“0”可以分别对应于特定的电压幅度。

例如，在一些实施例中，当代码TC由“100010”表示时(即当TC<1>和TC<5>是“1”并且TC<0>、TC<2>、TC<3>和TC<4>是“0”时)，开关SW1和开关SW5可以被接通，并且开关SW2、开关SW3、开关SW4和开关SW6可以被断开。

当开关SW1至SW6中的特定开关接通时，电流可以流过特定开关、以及连接到特定开关的电流源CS4中的偏置晶体管和晶体管TR9和晶体管TR10中的差分对。例如，在一些实施例中，当开关SW1接通时，电流可以流过连接到开关SW1的晶体管TR11_1。例如，在一些实施例中，当开关SW5接通时，电流可以流过连接到开关SW5的组G5的晶体管以及晶体管TR9和晶体管TR10中的差分对。

电流源CS4可以是与电流源CS3的复制品相对应的电流镜电路。电压Vbias可以是共同提供给电流源CS3和电流源CS4的偏置电压。因此，在一些实施例中，当开关SW1至SW6接通时，通过镜像参考电流Iref2获得的镜像电流可以流过偏置晶体管TR11_1至TR11_4、组G5的晶体管和组G6的晶体管，这些晶体管连接到开关SW1至SW6。详细地，流过电流源CS4的电流的幅度可以与参考电流Iref2的幅度成比例。

并且，随着晶体管的宽度变大，流过晶体管的电流的幅度可能变大。例如，流过晶体管的电流的幅度可以与晶体管的宽度成比例。偏置晶体管TR11_1至TR11_4的宽度可以分别为“16W”、“8W”、“4W”和“2W”。组G5和组G6中的每个晶体管的宽度可以是“2W”。如参照组G1至G4的晶体管所述，组G5的串联的晶体管可以作为具有“W”的宽度的晶体管工作。组G6的串联的晶体管可以作为具有“(1/2)*W”的宽度的单个晶体管工作。

例如，在一些实施例中，当仅开关SW1接通时(在一些实施例中，当仅TC<5>为“1”且TC<0>至TC<4>为“0”时)，具有幅度为“(Iref2)/2”的电流可以流过具有宽度为“16W”的晶体管TR11_1。如在上面的描述中，具有幅度为“(Iref2)/4”的电流可以流过晶体管TR11_2，具有幅度为“(Iref2)/8”的电流可以流过晶体管TR11_3，具有幅度为“(Iref2)/16”的电流可以流过晶体管TR11_4，具有幅度为“(Iref2)/32”的电流可以流过组G5的晶体管，具有幅度为“(Iref2)/64”的电流可以流过组G6的晶体管。也就是说，具有幅度为“(2^j)*(Iref2)”的电流可以流过晶体管TR11_1至TR11_4、组G5的晶体管和组G6的晶体管(j是整数，-6≤j≤-1)。参照图8描述了“-6≤j≤-1”的示例范围，然而，应当理解，本发明构思可以包括整数“j”的其它范围的实施例。

在一些实施例中，当开关SW1至SW6中只有一个被接通时，流过电流源CS的电流的幅度可以是“(Iref2)/2”、“(Iref2)/4”、“(Iref2)/8”、“(Iref2)/16”、“(Iref2)/32”和“(Iref2)/64”之一。在一些实施例中，当开关SW1至SW6中的两个或更多个被接通时，流过电流源CS的电流的幅度可以与“(Iref2)/2”、“(Iref2)/4”、“(Iref2)/8”、“(Iref2)/16”、“(Iref2)/32”和“(Iref2)/64”当中的、流过接通的开关的电流的幅度之和相对应。因此，流过电流源CS4的电流的幅度可以对应于由“(2^j)*(Iref2)”表示的数字之和。也就是说，流过电流源CS4的电流的幅度可以根据代码TC被选择为与参考电流Iref2的大小成比例。

补偿电流ITC2可以被输出为流过开关单元SW的电流。因此，补偿电流ITC2的幅度可以对应于流过电流源CS4的电流的幅度(例如，这些幅度可以基本上彼此相等)。这可能意味着补偿电流ITC2的幅度被选择为与参考电流Iref2的幅度成比例。

例如，在一些实施例中，当代码TC具有参考值时，可以输出具有可以选择的幅度中的最小幅度(例如，参考电流幅度：例如，2^-6*(Iref2))的补偿电流ITC2。因此，在一些实施例中，当代码TC的值增加参考值时，补偿电流ITC2的幅度可以增加参考电流幅度。

例如，在一些实施例中，当代码TC的参考值为“000001”时，每当代码TC的值增加“000001”时，补偿电流ITC2的幅度可以增加“(Iref2)/64”，其中“(Iref2)/64”可以是流过开关SW6和组G6的晶体管的电流的幅度。例如，由具有值为“000100”的代码TC选择的补偿电流ITC2的幅度是“(Iref2)/16”，而由值为“000101”的代码TC选择的补偿电流ITC2的幅度是“(Iref2)/64+(Iref2)/16”。

如参照图6所述，在由代码TC选择的晶体管TR9和晶体管TR10的特性基本上彼此相同的实施例中，电流I41的幅度可以与电流I42的幅度基本上相等。因此，流过电流源CS4的电流的幅度可以与参考电流I41的幅度成比例。并且，在晶体管TR7和晶体管TR8的特性基本上彼此相同的实施例中，电流I31的幅度可以与电流I32的幅度基本上相等。因此，图6的电流I32的幅度可以与参考电流Iref2的幅度成比例。

电流I32的幅度可以与参考电流Iref2的幅度成比例，并且电流I41的幅度也可以与参考电流Iref2的幅度成比例。根据以上描述，在等式3和等式4中，“I41”可以具有与“I32”成比例的值。补偿电流生成电路2131可以被配置为基于参照电流源CS4的操作所描述的过程，输出具有与电流I32的幅度成比例的幅度的电流I41。

在等式3和等式4中，在“W_9”具有与“W_8”成比例的值并且“I41”具有与“I32”成比例的值的实施例中，可以具有与温度和代码TC的值无关的值。因此，根据等式3和等式4计算的反馈电压Vfb的幅度可以与温度和代码TC的值呈线性。由于读取电压Vread2的幅度对应于反馈电压Vfb的幅度，所以读取电压Vread2的幅度可以与温度和代码TC的值呈线性。例如，响应于参考值的代码TC，读取电压Vread2的幅度可以具有参考电压值。并且，每当代码TC的值增加参考幅度时，读取电压Vread2的幅度可以增加参考电压幅度。

读取电压生成电路2000可以被配置为输出与温度和代码TC的值呈线性的幅度的读取电压Vread2。由于读取电压Vread2的幅度可以对应于反馈电压Vfb的幅度，所以读取电压生成电路2000可以被配置为输出包括与温度和代码TC的值呈线性的幅度的读取电压Vread2。将参照图9至图11描述通过代码TC选择晶体管TR9和晶体管TR10的一些实施例。

图9是用于描述根据本发明构思的一些实施例的图8的补偿电流生成电路的示例操作的电路图。在图9所示的操作中，可以选择一个晶体管TR9_1作为晶体管TR9，并且可以选择一个晶体管TR10_1作为晶体管TR10。

例如，电流源CS4的开关单元SW可以从逻辑电路接收具有“100000”的代码TC(即仅代码值TC<5>是“1”，其余值是“0”)。当开关SW1响应于逻辑值“1”而接通时，(Iref2)/2”的电流可以流过晶体管TR11_1。

当“I41+I42”的电流流过晶体管TR11_1时，电流I41可以流过晶体管TR9_1，以及电流I42可以流过与晶体管TR11_1电连接的晶体管TR10_1。当电流I41和电流I42分别流过晶体管TR9_1和TR10_1时，电流I41和电流I42可以分别输入到晶体管TR9和晶体管TR10。在参考电流生成电路2120的晶体管TR7和晶体管TR8彼此对称的实施例中，电流I32的幅度可以是“I41+I42”。

因此，基于“100000”的代码TC，电流I41和电流I42的幅度可以被选择作为特定值，晶体管TR9_1可以被选择作为晶体管TR9，并且晶体管TR10_1可以被选择作为晶体管TR10。

图10是用于描述根据本发明构思的一些实施例的图8的补偿电流生成电路的示例操作的电路图。在图10所示的操作中，可以选择两个或更多个晶体管TR9_5和TR9_6作为晶体管TR9，并且可以选择两个或更多个晶体管TR10_5和TR10_6作为晶体管TR10。

例如，电流源CS4的开关单元SW可以从逻辑电路接收具有“000010”的代码TC(即仅代码值TC<1>是“1”，并且其余值是“0”)。当开关SW_5响应于逻辑值“1”而接通时，“I41+I42”的电流可以流过组G5的晶体管TR11_5和TR11_6。

当“I41+I42”的电流流过晶体管TR11_5和TR11_6时，电流I41可以流过电连接到晶体管TR11_5的G1组的晶体管TR9_5和TR9_6，并且电流I42可以流过电连接到晶体管TR11_5的组G3的晶体管TR10_5和TR10_6。当电流I41流过晶体管TR9_5和TR9_6并且流过晶体管TR10_5和TR10_6时，电流I41和电流I42可以分别输入到晶体管TR9和晶体管TR10。在参考电流生成电路2120的晶体管TR7和晶体管TR8彼此对称的实施例中，电流I32的幅度可以是“I41+I42”。

因此，基于“000010”的代码TC，电流I41和电流I42的幅度可以被选择作为特定值，组G1的晶体管TR9_5和TR9_6可以被选择作为晶体管TR9，组G3的晶体管TR10_5和TR10_6可以被选择作为晶体管TR10。

图11是用于描述根据本发明构思的一些实施例的图8的补偿电流生成电路的示例操作的电路图。在图11所示的操作中，晶体管TR9_1和组G1的晶体管TR9_5和TR9_6可以一起被选择作为晶体管TR9。晶体管TR10_1和组G3的晶体管TR10_5和TR10_6可以一起被选择作为晶体管TR10。

在晶体管并联连接的实施例中，电流可以流过更宽宽度的沟道。因此，并联连接的晶体管的操作可以类似于其宽度对应于晶体管宽度之和的一个晶体管的操作。在并联连接的晶体管被选择作为晶体管TR9的操作中，等式4的“W_9”可以对应于所选择的晶体管的宽度之和。例如，在晶体管TR9_1以及晶体管TR9_5和TR9_6一起作为晶体管TR9进行操作的操作中，“W_9”可以是“(8+1/2)*W”，其对应于“8W”和“(1/2)*W”之和。

在图11所示的操作中，电流源CS4的开关单元SW可以从逻辑电路接收由“100010”表示的代码TC(即代码值TC<1>和TC<5>是“1”，并且剩余值是“0”)。当开关SW_5响应于逻辑值“1”而接通时，“I41_2+I42_2”的电流可以流过组G5的晶体管TR11_5和TR11_6。当开关SW_1响应于逻辑值“1”而接通时，“I41_1+I42_1”的电流可以流过晶体管TR11_1。

例如，当“I41_2+I42_2”的电流流过晶体管TR11_5和TR11_6时，电流I41_2可以流过电连接到晶体管TR11_5的G1组的晶体管TR9_5和TR9_6，并且电流I42_2可以流过电连接到晶体管TR11_5的G3组的晶体管TR10_5和TR10_6。当“I41_1+I42_1”的电流流过晶体管TR11_1时，电流I41_1可以流过晶体管TR9_1，并且电流I42_1可以流过晶体管TR10_1。

当电流流过晶体管TR9_5和TR9_6、晶体管TR10_5和TR10_6、晶体管TR9_1、以及晶体管TR10_1时，电流I41和电流I42可以分别输入到晶体管TR9和晶体管TR10。并且，在参考电流生成电路2120的晶体管TR7和晶体管TR8彼此对称的实施例中，电流I32的幅度可以是“I41+I42”。

也就是说，基于“100010”的代码TC，电流I41和电流I42的幅度可以被选择作为特定值，组G1的晶体管TR9_5和TR9_6以及晶体管TR9_1可以被选择作为晶体管TR9，组G3的晶体管TR10_5和TR10_6以及晶体管TR10_1可以被选择作为晶体管TR10。

如参照图9至图11所述，在图8的实施例中，取决于代码TC的值，等式4的“W_9”可以选择性地具有“(1/4)*W”、“(1/2)*W”、“W”、“2W”、“4W”和“8W”中的一个，或者“(1/4)*W”、“(1/2)*W”、“W”、“2W”、“4W”和“8W”中的两个或更多个之和。也就是说，等式4中晶体管TR9的宽度“W_9”可以被不同地选择为具有与晶体管TR8的宽度“W”成比例的值。

并且，如参照图8所述，取决于代码TC的值，补偿电流ITC2的幅度可以选择性地具有“(Iref2)/2”、“(Iref2)/4”、“(Iref2)/8”、“(Iref2)/16”、“(Iref2)/32”和“(Iref2)/64”中的一个，或者“(Iref2)/2”、“(Iref2)/4”、“(Iref2)/8”、“(Iref2)/16”、“(Iref2)/32”和“(Iref2)/64”中的两个或更多个的总和。

由于电流I41的幅度可以与补偿电流ITC2的幅度成比例(例如，电流I41的幅度可以是补偿电流ITC2的幅度的1/2倍)，所以“I41”可以被不同地选择为具有与参考电流Iref2的幅度成比例的值。由于电流I32的幅度可以与参考电流Iref2的幅度成比例(例如，电流I32的幅度可以是参考电流Iref2的幅度的1/2倍)，所以“I32”可以被不同地选择为具有与参考电流Iref2的幅度成比例的值。因此，等式4中的“I41”可以被不同地选择为具有与“I32”成比例的值。

图12是示出根据本发明构思的一些实施例的由图4的补偿电路接收的电压的曲线图。在图12的曲线图的示例中，x轴可以表示以单位℃表示的温度，以及y轴可以表示以单位V表示的电压的幅度。图12的曲线图表示电压Vztc和Vntc的幅度随代码TC的特定值处的温度而变化。

参照图12，电压Vntc的幅度可以与温度成负比例。电压Vztc的幅度可以不管温度变化如何都是均匀的。如参照图1所述，电压Vztc和电压Vntc可以从包括在存储器系统中的电压生成器接收。例如，电压生成器可以检测存储器系统的温度变化。电压生成器可以输出与检测到的温度相对应的幅度的电压Vztc和Vntc。例如，在温度为“T1”的操作中，电压生成器可以输出“V1”的电压Vztc和“V2”的电压Vntc。例如，在温度为“T2”的操作中，电压生成器可以输出“V1”的电压Vztc和与电压Vztc的幅度相等的“V1”的电压Vntc。

图13是示出根据本发明构思的一些实施例的根据选择信号的图4的读取电压的曲线图。在图13的曲线图中，x轴可以表示代码TC的值，以及y轴可以表示读取电压Vread2的幅度。

关于代码TC的连续值示出了图13的曲线图，但是在一些实施例中，代码TC的实际值可能是不连续的。然而，为了容易地描述读取电压Vread2的幅度如何随代码TC的值而变化，曲线图可以被示出为关于代码TC的值是连续的。

如参照图7所述，在一些实施例中，当选择信号SEL具有逻辑值“1”时，电压Vztc可以被选择为电压Va，并且电压Vntc可以被选择为电压Vb。并且，当选择信号SEL具有逻辑值“0”时，电压Vntc可以被选择为电压Va，并且电压Vztc可以被选择为电压Vb。

参照等式3，图7中的电压Vout2的幅度可以由等式5表示。

[等式5]

Vfb＝Vref+α*(Va-Vb)

“Vntc”的值可能与温度成负比例。并且，“Vztc”可以具有不管温度如何都是均匀的值。在等式5中，在“Va”是“Vntc”并且“Vb”是“Vztc”(例如，选择信号SEL的逻辑值是“0”)的操作中，“Vfb”可以被计算为与温度成负比例的值。在等式5中，在“Va”是“Vztc”并且“Vb”是“Vntc”(例如，选择信号SEL的逻辑值是“1”)的操作中，“Vfb”可以被计算为与温度成正比例的值。

如参照图4所述，读取电压Vread2的幅度可以对应于反馈电压Vfb的幅度，并且反馈电压Vfb的幅度可以对应于电压Vout2的幅度。

由于存储器单元的阈值电压随各种条件而变化，所以可以提供具有随存储器单元的阈值电压而变化的幅度的读取电压Vread2，以准确地读取存储在存储器单元中的数据。在期望读取电压Vread2具有根据代码TC的值的增加而增加的幅度的实施例中，逻辑电路可以输出具有逻辑值“1”的选择信号SEL。在期望读取电压Vread2具有根据代码TC的值的增加而降低的幅度的实施例中，逻辑电路可以输出具有逻辑值为“0”的选择信号SEL。

图14是示出根据本发明构思的一些实施例的从图1和/或图4的读取电压生成电路输出的电压的曲线图。在图14的曲线图的示例中，x轴可以表示以单位℃表示的温度，以及y轴可以表示以单位V表示的电压幅度。

参照图14，读取电压Vread1的幅度和读取电压Vread2的幅度可以随温度升高而降低。在图14的温度域上，电压Vout1的微分非线性(differential non-linearity，DNL)值的变化可以大于读取电压Vread2的DNL值的变化。

DNL值可以与特定域上理想线性电压的幅度和实际电压的幅度之间的差相关联。也就是说，DNL值可以与特定域上的电压幅度的线性度相关联。在说明书中，电压的线性度高可以指特定域上的电压幅度的DNL值的变化很小。

如参照图4至图11所述，由于电压生成电路2000被配置为输出其幅度与温度成比例的读取电压Vread2，所以从电压生成电路2000输出的读取电压Vread2的幅度可以在温度域上具有高线性度。参照图1和图4，在温度域上，从电压生成电路2000输出的读取电压Vread2的线性度可以高于从电压生成电路1000输出的读取电压Vread1的线性度。

如参照图8所述，等式4的“W_9”和“I41”可以被选择为具有与“W_8”和“I32”成比例的值。因此，等式4的“α”可以计算为与温度无关的常数。然而，等式2的“α”可以包括平方根项(与温度成非线性的项)。因此，在温度域上，读取电压Vread2的线性度可以高于读取电压Vread1的线性度。

图15是示出根据本发明构思的一些实施例的从图1和/或图4的读取电压生成电路输出的电压的曲线图。在图15的曲线图的示例中，x轴可以表示代码TC、TC1或TC2的值，以及y轴可以表示以单位V表示的电压的幅度。

参照图15，读取电压Vread1的幅度和读取电压Vread2的幅度可以随代码TC的值增加而增加。在代码域上，读取电压Vread1的DNL值的变化可以大于读取电压Vread2的DNL值的变化。

如参照图4至图11所述，由于读取电压生成电路2000被配置为输出其幅度与代码TC的值成比例的读取电压Vread2，所以从补偿电路2100输出的读取电压Vread2的幅度可以在代码域上具有高线性度。参照图1和图4，在代码域上，从电压生成电路2000输出的读取电压Vread2的线性度可以高于从读取电压生成电路1000输出的读取电压Vread1的线性度。

如参照图8所述，等式4的“W_9”和“I41”可以被选择为具有与“W_8”和“I32”成比例的值。因此，等式4的“α”可以被计算为与代码TC的值无关的常数。然而，等式2的“α”可以包括平方根项(与代码TC1和TC2成非线性的项)。因此，在代码域上，读取电压Vread2的线性度可以高于读取电压Vread1的线性度。

图16是示出根据本发明构思的一些实施例的包括图1和/或图4的读取电压生成电路的示例存储器系统的框图。

存储器系统3000可以包括主机3100、存储器控制器3200和存储器设备3300。存储器设备3300可以包括存储器设备3300_1至3300_n。存储器设备3300_1至3300_n中的每一个可以包括逻辑电路和电压生成器。例如，存储器设备3300_1可以包括逻辑电路3210_1和电压生成器3220_1。

存储器控制器3200可以与主机3100交换命令信号CMD、数据信号DAT和地址信号ADDR。命令信号CMD可以与存储器设备3300的操作相关联。数据信号DAT可以指示存储在或将存储在存储器设备3300中的数据。地址信号ADDR可以指示与存储或将存储数据的位置相对应的、在存储器设备3300中的特定存储器单元的地址。

电压生成器3220_1可以生成图1和4的电压Vztc和Vntc以及参考电压Vref。例如，电压生成器3220_1可以基于存储器系统3000的温度生成电压Vztc和Vntc。逻辑电路3210_1可以生成图1的代码TC1和TC2以及图4的代码TC。

存储器设备3300_1至3300_n中的每一个可以包括图1和图4的读取电压生成电路1000和2000中的至少一个。存储器设备3300_1至3300_n中的每一个可以基于电压Vztc和Vntc、参考电压Vref、代码TC1和TC2以及代码TC来生成读取电压Vread1或Vread2。例如，逻辑电路3220可以跟踪存储器设备3300中存储器单元的阈值电压的变化，以确定代码TC1和TC2的值以及代码TC的值。逻辑电路3220可以将所确定的值的代码TC1、TC2和TC输出到存储器设备3300。

存储器设备3300的存储器设备3300_1至3300_n可以在存储器控制器3200的控制下存储或输出数据。存储器设备3300_1至3300_n可以通过使用读取电压Vread 1或Vread2来读取数据。存储器设备3300_1至3300_n可以具有相同的配置或者可以具有类似的配置。可替换地，存储器设备3300_1至3300_n可以具有不同的配置。

例如，存储器设备3300_1至3300_n中的每一个可以包括易失性存储器，(诸如SRAM、DRAM、SDRAM等)、或非易失性存储器(诸如闪速存储器、PRAM、MRAM、ReRAM、FRAM等)。可替换地，存储器设备3300_1至3300_n可以包括异构存储器。

根据本发明构思的一些实施例，可以提供生成其幅度随温度和代码值的变化而变化的读取电压的电子电路。

虽然已经参考本发明构思的示例性实施例描述了本发明构思，但是对于本领域的普通技术人员来说显而易见的是，在不脱离如所附权利要求中阐述的本发明构思的精神和范围的情况下，可以对其进行各种改变和修改。