一种基于uvm的gpio模块验证的方法、装置、设备及可读介质
阅读说明：本技术 一种基于uvm的gpio模块验证的方法、装置、设备及可读介质 (GPIO module verification method, device and equipment based on UVM and readable medium ) 是由 王骞 于锦辉 于 2021-06-30 设计创作，主要内容包括：本发明提供了一种基于UVM的GPIO模块验证的方法、装置、设备及可读介质,该方法包括：基于信号类别将GPIO模块的信号划分为五组；响应于接收到GPIO模块验证的指令,检测阶段验证指示标志；基于检测到的阶段验证指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证；响应于当前阶段验证通过,更新阶段验证指示标志。通过使用本发明的方案,能够提高验证效率,能够减少激励的数量和相关性,并减少了scoreboard类中的判断逻辑,能够加速验证收敛速度。(The invention provides a method, a device, equipment and a readable medium for verifying a GPIO module based on UVM, wherein the method comprises the following steps: dividing the signals of the GPIO module into five groups based on the signal category; responding to a received instruction verified by the GPIO module, and detecting a stage verification indication mark; selecting one or more of the five groups of signals based on the detected stage verification indication mark and verifying the current stage of the GPIO module based on the UVM architecture; in response to the current phase verification passing, the phase verification indication flag is updated. By using the scheme of the invention, the verification efficiency can be improved, the number and the correlation of the excitation can be reduced, the judgment logic in scoreboard classes is reduced, and the verification convergence speed can be accelerated.)
技术领域
本领域涉及计算机领域，并且更具体地涉及一种基于UVM的GPIO模块验证的方法、装置、设备及可读介质。
背景技术
在服务器中，BMC(基板管理控制器)芯片需要接收来自于CPU的工作状态信息，并对主板上的各种设备，如串口、USB口、风扇等进行控制，因此BMC芯片会产生很多对外的接口管脚，而为了减少接口数量，往往需要GPIO(通用型之输入输出)模块来进行接口的复用。例如，在BMC中，实现了244个GPIO引脚，总共可以支持732个接口的复用，极大减少管脚数量。
对于一个通用功能的基本的GPIO模块，主要包含GPIO基本输入输出功能，此功能需要配置相应的寄存器，如数据寄存器、方向寄存器来使得系统可以通过GPIO与外界进行通信，此时通常是系统中的CPU来控制及通信。中断功能，当使用GPIO本身输入功能时，可以选择产生相应的中断，如高电平、上升沿等形式的中断，即当外界输入1时，若此时选择高电平中断，则GPIO会产生一个中断信号，来触发CPU进行相应的中断操作。复用功能，通过配置GPIO内部接口，可以实现系统中其他模块的接口复用，例如I2C、lpc等模块的接口可以通过GPIO接口与外界进行数据交互。
随着工艺水平的不断提高，设计的复杂度也日益变大，传统的基于Verilog的验证方法已经不能满足当今设计的需要。
发明内容
有鉴于此，本发明实施例的目的在于提出一种基于UVM(通用验证方法学)的GPIO模块验证的方法、装置、设备及可读介质，通过使用本发明的技术方案，能够提高验证效率，能够减少激励的数量和相关性，并减少了scoreboard类中的判断逻辑，能够加速验证收敛速度。
基于上述目的，本发明的实施例的一个方面提供了一种基于UVM的GPIO模块验证的方法，包括以下步骤：
基于信号类别将GPIO模块的信号划分为五组；
响应于接收到GPIO模块验证的指令，检测阶段验证指示标志；
基于检测到的阶段验证指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证；
响应于当前阶段验证通过，更新阶段验证指示标志。
根据本发明的一个实施例，五组信号分别为：
第一组信号为总线协议相关信号；
第二组信号为内部输入/输出信号、方向控制信号、复用优先级信号；
第三组信号为外部输入信号；
第四组信号为外部输出信号；
第五组信号为部分读写寄存器及DUT中内部寄存器信号。
根据本发明的一个实施例，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为寄存器读写验证，选择第一组信号；
UVM架构中的sequence类随机化寄存器地址及数据，driver类接收随机的寄存器信息，并根据总线协议发出总线写操作，写操作将地址对应的数据经过DUT中的寄存器功能进行相应操作后存入；
随机化等待时间后对地址进行总线读操作，monitor类检测总线信号，并在总线协议有效时刻对地址、数据进行采样，scoreboard类维护一个关联数组，并使用地址作为数组的索引，读操作将数组中地址对应的数据与monitor类采样读出数据进行比较以判断此次读写正确性；
响应于读写正确且地址被覆盖到期望次数，寄存器读写验证通过。
根据本发明的一个实施例，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为基本输入输出验证，选择第三组、第四组和第五组信号；
UVM架构中的sequence类按照顺序随机化第三组和第五组中的方向和数据发送寄存器，driver类驱动DUT的第三组信号端口，并通过后门访问的方法修改DUT中的寄存器值，并将transaction数据包发送到scoreboard类，omonitor类后门访问数据接收寄存器，并检测DUT中第四组信号，并将信息发送至scoreboard类，scoreboard类基于方向寄存器的值比较第三组信号与第五组信号中接收寄存器、第四组信号与第五组信号中发送寄存器的值，以此进行基本输入输出功能的判断；
响应于输入激励满足覆盖率要求，基本输入输出验证通过。
根据本发明的一个实施例，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为中断验证，选择第一组、第三组、第五组信号；
UVM架构中的sequence类按照顺序随机化第三组和第五组信号中的方向和中断使能寄存器，driver类驱动DUT的第三组信号端口，并通过后门访问的方法修改DUT中的寄存器值，并将transaction数据包发送到scoreboard类，omonitor类后门访问中断状态寄存器，并将信息发送至scoreboard类，scoreboard类基于方向寄存器的值比较第三组信号与第五组信号中接收寄存器的值，以此进行中断产生功能的判断；
sequence类随机化第一组信号，driver类通过产生总线协议驱动DUT，并将transaction数据包发送到scoreboard类，omonitor类通过后门访问中断状态寄存器，将信息发送至scoreboard类，scoreboard类比较中断寄存器值以及总线写入值，以此进行中断清除功能的判断；
响应于输入激励满足覆盖率要求，中断验证通过。
根据本发明的一个实施例，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为复用功能验证，选择第二组、第三组和第四组信号；
UVM架构中的sequence类随机化第二组输入信号和第三组信号，driver类驱动DUT的第二组和第三组信号输入端口，并将transaction数据包发送到scoreboard类，omonitor类检测第二组和第四组输出信号，将信息发送至scoreboard类，scoreboard类通过判断方向控制信号、复用优先级信号，比较第二组中内部输入与第四组中外部输出、第二组中内部输出与第三组中外部输入信号，以此进行复用功能的判断；
响应于输入激励满足覆盖率要求，复用功能验证通过。
根据本发明的一个实施例，还包括：
响应于当前阶段验证不通过，停止验证并发出警告。
本发明的实施例的另一个方面，还提供了一种基于UVM的GPIO模块验证的装置，装置包括：
划分模块，划分模块配置为基于信号类别将GPIO模块的信号划分为五组；
检测模块，检测模块配置为响应于接收到GPIO模块验证的指令，检测阶段验证指示标志；
验证模块，验证模块配置为基于检测到的阶段验证指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证；
更新模块，更新模块配置为响应于当前阶段验证通过，更新阶段验证指示标志。
本发明的实施例的另一个方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现上述任意一项方法的步骤。
本发明的实施例的另一个方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述任意一项方法的步骤。
本发明具有以下有益技术效果：本发明实施例提供的基于UVM的GPIO模块验证的方法，通过基于信号类别将GPIO模块的信号划分为五组；响应于接收到GPIO模块验证的指令，检测阶段验证指示标志；基于检测到的阶段验证指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证；响应于当前阶段验证通过，更新阶段验证指示标志的技术方案，能够提高验证效率，能够减少激励的数量和相关性，并减少了scoreboard类中的判断逻辑，能够加速验证收敛速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的基于UVM的GPIO模块验证的方法的示意性流程图；
图2为根据本发明一个实施例的UVM架构的示意图；
图3为根据本发明一个实施例的基于UVM的GPIO模块验证的装置的示意图；
图4为根据本发明一个实施例的计算机设备的示意图；
图5为根据本发明一个实施例的计算机可读存储介质的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
基于上述目的，本发明的实施例的第一个方面，提出了一种基于UVM的GPIO模块验证的方法的一个实施例。图1示出的是该方法的示意性流程图。
如图1中所示，该方法可以包括以下步骤：
S1基于信号类别将GPIO模块的信号划分为五组。
五组信号分别是第一组信号为总线协议相关信号；第二组信号为内部输入/输出信号、方向控制信号、复用优先级信号；第三组信号为外部输入信号；第四组信号为外部输出信号；第五组信号为部分读写寄存器及DUT中内部寄存器信号。
S2响应于接收到GPIO模块验证的指令，检测阶段验证指示标志。
阶段验证指示标志包括寄存器读写验证标志、基本输入输出验证标志、中断验证标志和复用验证标志。
S3基于检测到的阶段验证指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证。
S4响应于当前阶段验证通过，更新阶段验证指示标志。
当前阶段验证通过则更新阶段验证指示标志并进行下一阶段的验证，如果当前阶段验证失败则停止验证并报警。
如图2所示，本发明技术方案的UVM架构包括：
sequence类用于产生受约束的随机激励；
sequencer类用于接收sequence中产生的transaction类(数据包)，并发送至driver；
driver类解析接收到的transaction，并将信号按照DUT(待测设计)时序按照在周期发送到待测设计；
imonitor类检测待测设计输入端口的值，并将信号打包发送到scoreboard类；
omonitor类检测待测设计输出端口的值，并将信号打包发送到scoreboard类；
scoreboard类比较产生的激励是否产生了预想的正确的输出；
env类用于将上述组件进行互连。
对于验证的不同阶段，通过在env类中使用一个基于覆盖率驱动的全局标志信号，用于指示验证阶段，覆盖率值通过在driver类中使用回调函数，在每一次产生激励后进行更新。并且，在不同的验证阶段，各个组件的行为也不同，例如，sequence类会使用不同的信号组进行随机激励产生，以此可以减少验证过程中需要驱动的信号，减少信号间时序关系，简化设计难度；monitor类也会在不同的阶段采样不同的信号。通过分阶段的方法，可以在各自阶段将信号的产生、接收与比较聚焦到部分，从而减少各个组件的实现复杂度。
在每个验证阶段，driver类每发送一次激励，就通过调用回调函数收集此阶段所需的覆盖率信息，并在scoreboard类比较通过之后，若覆盖率达到期望值，则更新阶段指示标志，使得各个组件释放此阶段申请的内存空间，并启动下一阶段测试。
通过本发明的技术方案，能够提高验证效率，能够减少激励的数量和相关性，并减少了scoreboard类中的判断逻辑，能够加速验证收敛速度。
在本发明的一个优选实施例中，五组信号分别为：
第一组信号为总线协议相关信号；
第二组信号为内部输入/输出信号、方向控制信号、复用优先级信号；
第三组信号为外部输入信号；
第四组信号为外部输出信号；
第五组信号为部分读写寄存器及DUT中内部寄存器信号。
在本发明的一个优选实施例中，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为寄存器读写验证，选择第一组信号；
UVM架构中的sequence类随机化寄存器地址及数据，driver类接收随机的寄存器信息，并根据总线协议发出总线写操作，写操作将地址对应的数据经过DUT中的寄存器功能进行相应操作后存入；
随机化等待时间后对地址进行总线读操作，monitor类检测总线信号，并在总线协议有效时刻对地址、数据进行采样，scoreboard类维护一个关联数组，并使用地址作为数组的索引，读操作将数组中地址对应的数据与monitor类采样读出数据进行比较以判断此次读写正确性；
响应于读写正确且地址被覆盖到期望次数，寄存器读写验证通过。
在本发明的一个优选实施例中，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为基本输入输出验证，选择第三组、第四组和第五组(方向寄存器、数据发送寄存器、数据接收寄存器(只读))信号；
UVM架构中的sequence类按照顺序随机化第三组和第五组中的方向和数据发送寄存器，driver类驱动DUT的第三组信号端口，并通过后门访问的方法修改DUT中的寄存器值，并将transaction数据包发送到scoreboard类，omonitor类后门访问数据接收寄存器，并检测DUT中第四组信号，并将信息发送至scoreboard类，scoreboard类基于方向寄存器的值比较第三组信号与第五组信号中接收寄存器、第四组信号与第五组信号中发送寄存器的值，以此进行基本输入输出功能的判断；
响应于输入激励满足覆盖率要求，基本输入输出验证通过。
在本发明的一个优选实施例中，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为中断验证，选择第一组、第三组、第五组(方向寄存器、中断使能寄存器、中断状态寄存器)信号；
UVM架构中的sequence类按照顺序随机化第三组和第五组信号中的方向和中断使能寄存器，driver类驱动DUT的第三组信号端口，并通过后门访问的方法修改DUT中的寄存器值，并将transaction数据包发送到scoreboard类，omonitor类后门访问中断状态寄存器，并将信息发送至scoreboard类，scoreboard类基于方向寄存器的值比较第三组信号与第五组信号中接收寄存器的值，以此进行中断产生功能的判断；
sequence类随机化第一组信号，driver类通过产生总线协议驱动DUT，并将transaction数据包发送到scoreboard类，omonitor类通过后门访问中断状态寄存器，将信息发送至scoreboard类，scoreboard类比较中断寄存器值以及总线写入值，以此进行中断清除功能的判断；
响应于输入激励满足覆盖率要求，中断验证通过。
在本发明的一个优选实施例中，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为复用功能验证，选择第二组、第三组和第四组信号；
UVM架构中的sequence类随机化第二组输入信号和第三组信号，driver类驱动DUT的第二组和第三组信号输入端口，并将transaction数据包发送到scoreboard类，omonitor类检测第二组和第四组输出信号，将信息发送至scoreboard类，scoreboard类通过判断方向控制信号、复用优先级信号，比较第二组中内部输入与第四组中外部输出、第二组中内部输出与第三组中外部输入信号，以此进行复用功能的判断；
响应于输入激励满足覆盖率要求，复用功能验证通过。
在本发明的一个优选实施例中，还包括：
响应于当前阶段验证不通过，停止验证并发出警告。
本发明基于UVM验证平台，具有很强的通用性，验证效率高，功能覆盖全。同时，针对待测设计，采用分段验证的思想，使用阶段指示标志，并将信号进行分组，使得在每个设计阶段，使平台设计变得简单，例如减少了激励的数量和相关性，并减少了scoreboard中的判断逻辑，以此也加速了验证收敛速度。
需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，上述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中存储介质可为磁碟、光盘、只读存储器(Read-Only Memory，ROM)或随机存取存储器(Random AccessMemory，RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。
基于上述目的，本发明的实施例的第二个方面，提出了一种基于UVM的GPIO模块验证的装置，如图3所示，装置200包括：
划分模块，划分模块配置为基于信号类别将GPIO模块的信号划分为五组；
检测模块，检测模块配置为响应于接收到GPIO模块验证的指令，检测阶段验证指示标志；
验证模块，验证模块配置为基于检测到的阶段验证指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证；
更新模块，更新模块配置为响应于当前阶段验证通过，更新阶段验证指示标志。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备。图4示出的是本发明提供的计算机设备的实施例的示意图。如图4所示，本发明实施例包括如下装置：至少一个处理器S21；以及存储器S22，存储器S22存储有可在处理器上运行的计算机指令S23，指令由处理器执行时实现以下方法：
基于信号类别将GPIO模块的信号划分为五组；
响应于接收到GPIO模块验证的指令，检测阶段验证指示标志；
基于检测到的阶段验证指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证；
响应于当前阶段验证通过，更新阶段验证指示标志。
在本发明的一个优选实施例中，五组信号分别为：
第一组信号为总线协议相关信号；
第二组信号为内部输入/输出信号、方向控制信号、复用优先级信号；
第三组信号为外部输入信号；
第四组信号为外部输出信号；
第五组信号为部分读写寄存器及DUT中内部寄存器信号。
在本发明的一个优选实施例中，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为寄存器读写验证，选择第一组信号；
UVM架构中的sequence类随机化寄存器地址及数据，driver类接收随机的寄存器信息，并根据总线协议发出总线写操作，写操作将地址对应的数据经过DUT中的寄存器功能进行相应操作后存入；
随机化等待时间后对地址进行总线读操作，monitor类检测总线信号，并在总线协议有效时刻对地址、数据进行采样，scoreboard类维护一个关联数组，并使用地址作为数组的索引，读操作将数组中地址对应的数据与monitor类采样读出数据进行比较以判断此次读写正确性；
响应于读写正确且地址被覆盖到期望次数，寄存器读写验证通过。
在本发明的一个优选实施例中，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为基本输入输出验证，选择第三组、第四组和第五组信号；
UVM架构中的sequence类按照顺序随机化第三组和第五组中的方向和数据发送寄存器，driver类驱动DUT的第三组信号端口，并通过后门访问的方法修改DUT中的寄存器值，并将transaction数据包发送到scoreboard类，omonitor类后门访问数据接收寄存器，并检测DUT中第四组信号，并将信息发送至scoreboard类，scoreboard类基于方向寄存器的值比较第三组信号与第五组信号中接收寄存器、第四组信号与第五组信号中发送寄存器的值，以此进行基本输入输出功能的判断；
响应于输入激励满足覆盖率要求，基本输入输出验证通过。
在本发明的一个优选实施例中，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为中断验证，选择第一组、第三组、第五组信号；
UVM架构中的sequence类按照顺序随机化第三组和第五组信号中的方向和中断使能寄存器，driver类驱动DUT的第三组信号端口，并通过后门访问的方法修改DUT中的寄存器值，并将transaction数据包发送到scoreboard类，omonitor类后门访问中断状态寄存器，并将信息发送至scoreboard类，scoreboard类基于方向寄存器的值比较第三组信号与第五组信号中接收寄存器的值，以此进行中断产生功能的判断；
sequence类随机化第一组信号，driver类通过产生总线协议驱动DUT，并将transaction数据包发送到scoreboard类，omonitor类通过后门访问中断状态寄存器，将信息发送至scoreboard类，scoreboard类比较中断寄存器值以及总线写入值，以此进行中断清除功能的判断；
响应于输入激励满足覆盖率要求，中断验证通过。
在本发明的一个优选实施例中，基于检测到的指示标志选择五组信号中的一种或多种并基于UVM架构对GPIO模块的进行当前阶段的验证包括：
响应于检测到阶段验证指示标志为复用功能验证，选择第二组、第三组和第四组信号；
UVM架构中的sequence类随机化第二组输入信号和第三组信号，driver类驱动DUT的第二组和第三组信号输入端口，并将transaction数据包发送到scoreboard类，omonitor类检测第二组和第四组输出信号，将信息发送至scoreboard类，scoreboard类通过判断方向控制信号、复用优先级信号，比较第二组中内部输入与第四组中外部输出、第二组中内部输出与第三组中外部输入信号，以此进行复用功能的判断；
响应于输入激励满足覆盖率要求，复用功能验证通过。
在本发明的一个优选实施例中，还包括：
响应于当前阶段验证不通过，停止验证并发出警告。
基于上述目的，本发明实施例的第四个方面，提出了一种计算机可读存储介质。图5示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图5所示，计算机可读存储介质存储S31有被处理器执行时执行如上方法的计算机程序S32。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：中断处理方法、装置和电子设备