具体实施方式

本发明可以施加各种变换，并可以具有各种实施例，将特定实施例例示于附图并在详细的说明中进行详细说明。若参照与附图一起详细后述的实施例，则本发明的效果及特征以及实现它们的方法将变得明确。但是，本发明不限于以下公开的实施例，可以以各种形式实现。

以下，将参照所附的附图详细地说明本发明的实施例，当参照附图进行说明时，相同或对应的构成要件将赋予相同的附图标记，并省略对它们的重复说明。

在以下的实施例中，第一、第二等的用语不是限制性的含义，而是以将一个构成要件与其他构成要件区分开的目的使用。

在以下的实施例中，除非在文脉上明确地进行不同地表示，否则单数表达包括复数表达。

在以下的实施例中，包括或具有等的用语意指存在说明书中记载的特征或构成要件，并不预先排除附加一个以上的其他特征或构成要件的可能性。

在以下的实施例中，当说到膜、区域、构成要件等部分在其他部分之上或上时，不仅包括直接在其他部分之上的情况，还包括在其中间介有其他膜、区域、构成要件等的情况。

在附图中，为了便于说明，可能放大或缩小构成要件的其尺寸。例如，附图中示出的各构件的尺寸以及厚度为了便于说明而任意示出，因此本发明并不是必须限于图示。

在某实施例可以不同地实现的情况下，特定的工艺顺序也可以与说明的顺序不同地执行。例如，连续说明的两工艺也可以实质上同时执行，可以以与说明的顺序相反的顺序进行。

在本说明书中，“A及/或B”表示A、或B、或A和B的情况。另外，“A以及B中的至少一个”表示A、或B、或A和B的情况。

在以下的实施例中，当说到膜、区域、构成要件等连接时，包括膜、区域、构成要件直接连接的情况，或/及还包括在膜、区域、构成要件的中间介有其他膜、区域、构成要件而间接连接的情况。例如，在本说明书中，当说到膜、区域、构成要件等电连接时，表示膜、区域、构成要件等直接电连接的情况，或/及在其中间介有其他膜、区域、构成要件等而间接电连接的情况。

x轴、y轴以及z轴不限于直角坐标系上的三轴，可以解释为包括此的广含义。例如，x轴、y轴以及z轴也可以彼此正交，但是也可以指称彼此不正交的彼此不同的方向。

图1是简要示出根据本发明的一实施例的显示装置的平面图。

参照图1，显示装置1包括显示图像的显示区域DA和配置于显示区域DA周边的周边区域PA。显示装置1可以利用从显示区域DA发出的光而向外部提供图像。当然，由于显示装置1包括基板100，也可以说基板100具有这样的显示区域DA以及周边区域PA。

基板100可以由玻璃、金属或塑料等各种材料构成。根据一实施例，基板100可以包括柔性材料。在此，柔性材料指称能够容易地弯曲、弯折并折叠或卷曲的基板。这样的柔性材料的基板100可以由超薄型玻璃、金属或塑料构成。

在基板100的显示区域DA可以配置具备有机发光二极管(organic light-emitting diode，OLED)之类各种显示元件(display element)的像素PX。可以是，像素PX构成为多个，多个像素PX以条纹排列、五格排列、马赛克排列等各种形式配置而实现图像。

当以平面形状观察显示区域DA时，所述显示区域DA可以如图1那样具备矩形形状。作为又另一实施例，显示区域DA可以具备三角形、五边形、六边形等的多边形形状，或者圆形形状、椭圆形形状、不规则形状等。

基板100的周边区域PA作为配置于显示区域DA周边的区域，可以是不显示图像的区域。周边区域PA可以将显示区域DA全部或局部围绕。在周边区域PA中可以设置有传输要施加于显示区域DA的电信号的各种布线、附着有印刷电路基板或驱动器IC芯片的焊盘部PAD。

图2是简要示出根据本发明的一实施例的显示面板的平面图。

参照图2，显示面板10包括显示区域DA以及周边区域PA，并包括配置于显示区域DA的多个像素PX。多个像素PX可以各自包括有机发光二极管OLED之类显示元件。各像素PX可以通过有机发光二极管OLED发出例如红色、绿色、蓝色或白色的光。以下，在本说明书中，可以是，各像素PX意指各自发出彼此不同颜色的光的子像素(Sub-Pixel)，各像素PX是例如红色(R)子像素、绿色(G)子像素以及蓝色(B)子像素中的一个。显示区域DA可以用封装部件覆盖而保护其免受外部气体或水分等的影响。

各像素PX可以与配置于周边区域PA的外围电路电连接。在周边区域PA可以配置有第一栅极驱动电路130、第二栅极驱动电路140、焊盘部PAD、数据驱动电路150、第一电源供应布线160以及第二电源供应布线170。

第一栅极驱动电路130以及第二栅极驱动电路140可以各自包括扫描驱动电路以及发光控制驱动电路。包括在第一栅极驱动电路130以及第二栅极驱动电路140中的扫描驱动电路可以通过扫描线SL将扫描信号提供于各像素PX。另外，包括在第一栅极驱动电路130以及第二栅极驱动电路140中的发光控制驱动电路可以通过发光控制线EL将发光控制信号提供于各像素PX。

第二栅极驱动电路140可以将显示区域DA置于之间而与第一栅极驱动电路130并排配置。配置于显示区域DA中的像素PX中的一部分可以与第一栅极驱动电路130电连接，其余的可以连接于第二栅极驱动电路140。作为另一实施例，可以省略第二栅极驱动电路140。

焊盘部PAD可以配置于基板100的一侧。焊盘部PAD可以不被绝缘层覆盖而暴露，从而与印刷电路基板PCB电连接。印刷电路基板PCB的端子部PCB-P可以与显示面板10的焊盘部PAD电连接。印刷电路基板PCB将控制部(未图示)的信号或电源向显示面板10传输。

在控制部生成的控制信号可以分别通过印刷电路基板PCB而传输于第一及第二栅极驱动电路130、140。控制部可以分别通过第一及第二连接布线161、171将第一及第二电源电压提供于第一及第二电源供应布线160、170。可以是，第一电源电压通过与第一电源供应布线160连接的驱动电压线PL提供于各像素PX，第二电源电压提供于与第二电源供应布线170连接的各像素PX的对电极330(参照后述的图5)。

数据驱动电路150电连接于数据线DL。数据驱动电路150的数据信号可以通过连接于焊盘部PAD的连接布线151以及与连接布线151连接的数据线DL提供于各像素PX。图2示出数据驱动电路150配置于印刷电路基板PCB，但是作为另一实施例，数据驱动电路150可以配置于基板100上。例如，数据驱动电路150可以配置于焊盘部PAD和第一电源供应布线160之间。

第一电源供应布线160可以包括将显示区域DA置于之间而沿着x方向并排延伸的第一子布线162以及第二子布线163。第二电源供应布线170可以以一侧开放的环状局部地围绕显示区域DA。

图3是简要示出根据本发明的一实施例的显示面板的任一像素的等效电路图。

参照图3，各像素PX包括：像素电路PC，连接于扫描线SL以及数据线DL；以及有机发光二极管OLED，连接于像素电路PC。

像素电路PC包括驱动薄膜晶体管(driving TFT)T1、开关薄膜晶体管(switchingTFT)T2以及存储电容器Cst。开关薄膜晶体管T2连接于扫描线SL以及数据线DL，并根据通过扫描线SL输入的扫描信号Sn，将通过数据线DL输入的数据信号Dm向驱动薄膜晶体管T1传输。

存储电容器Cst连接于开关薄膜晶体管T2以及驱动电压线PL，并存储相当于从开关薄膜晶体管T2接收的电压与供应于驱动电压线PL的驱动电压ELVDD之差的电压。

驱动薄膜晶体管T1可以连接于驱动电压线PL和存储电容器Cst，并对应于存储在存储电容器Cst的电压值，控制从驱动电压线PL向有机发光二极管OLED流动的驱动电流。有机发光二极管OLED可以通过驱动电流而发出具有预定的亮度的光。

在图3中说明了像素电路PC包括两个薄膜晶体管以及一个存储电容器的情况，但是本发明不限于此。例如，像素电路PC可以包括三个以上的薄膜晶体管及/或两个以上的存储电容器。作为一实施例，像素电路PC也可以包括七个薄膜晶体管以及一个存储电容器。

图4是简要示出根据本发明的一实施例的显示装置的截面图。

参照图4，显示装置1(参照图1)包括显示单元DU和与显示单元DU相对配置的滤色器单元CU。显示单元DU可以包括配置于基板100(以下指称为下基板)上的第一像素PX1、第二像素PX2以及第三像素PX3。第一像素PX1、第二像素PX2以及第三像素PX3可以是分别在下基板100上发出彼此不同颜色的光的像素。例如，第一像素PX1可以发出红色光Lr，第二像素PX2可以发出绿色光Lg，第三像素PX3可以发出蓝色光Lb。

第一像素PX1、第二像素PX2以及第三像素PX3可以分别具备包括有机发光二极管OLED的第一发光元件300a、第二发光元件300b以及第三发光元件300c。作为一实施例，第一发光元件300a、第二发光元件300b以及第三发光元件300c可以发出蓝色光。作为另一实施例，第一发光元件300a、第二发光元件300b以及第三发光元件300c也可以分别发出红色光Lr、绿色光Lg以及蓝色光Lb。

滤色器单元CU可以包括滤光器部500a、500b、500c。从第一发光元件300a、第二发光元件300b以及第三发光元件300c发出的光可以穿过滤光器部500a、500b、500c而分别以红色光Lr、绿色光Lg、蓝色光Lb发出。

滤光器部500a、500b、500c可以直接位于上基板200。滤光器部500a、500b、500c可以分别包括后述的图18的第一量子点层220a以及第一滤光器层210a、第二量子点层220b以及第二滤光器层210b、透射层220c以及第三滤光器层210c。

此时，“直接位于上基板200”可以意指在上基板200上直接形成第一滤光器层210a、第二滤光器层210b以及第三滤光器层210c而制作滤色器单元CU。之后，可以使第一滤光器层210a、第二滤光器层210b以及第三滤光器层210c分别与第一像素PX1、第二像素PX2以及第三像素PX3面对而使显示单元DU和滤色器单元CU接合。

在图4中示出通过粘合层ADH而使显示单元DU和滤色器单元CU接合。粘合层ADH可以是例如光学透明粘合剂(OCA，Optical Clear Adhesive)，但并不是必须限于此。作为另一实施例，可以省略粘合层ADH。

在图4中示出滤光器部500a、500b、500c配置于上基板200上，但是滤光器部500a、500b、500c可以配置于显示单元DU上。

作为一例，滤光器部500a、500b、500c可以配置于后述的图18所示的薄膜封装层400上。在薄膜封装层400上可以配置有第一量子点层220a、第二量子点层220b、透射层220c、第一滤光器层210a、第二滤光器层210b以及第三滤光器层210c。可以是，首先，在薄膜封装层400上分别配置第一量子点层220a、第二量子点层220b以及透射层220c，之后，在第一量子点层220a、第二量子点层220b以及透射层220c上分别配置第一滤光器层210a、第二滤光器层210b以及第三滤光器层210c。

如图4所示，显示装置1可以包括下基板100以及上基板200。包括在显示装置1中的基板的数量可以是两个。作为另一例，显示装置1也可以不包括上基板200，仅包括下基板100。此时，在下基板100上可以配置滤光器部500a、500b、500c。包括在显示装置1中的基板的数量可以是一个。

图5是简要示出根据本发明的一实施例的显示装置的截面图。

参照图5，显示装置1(参照图1)包括：薄膜晶体管TFT，配置于与显示区域DA对应的基板100上；以及焊盘部PAD，配置于与周边区域PA对应的基板100上。作为配置于薄膜晶体管TFT上并使焊盘部PAD暴露的绝缘层，包括平坦化层117，平坦化层117包括第一部分117a以及从第一部分117a向一侧延伸的第二部分117b。此时，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶(step)ST。

以下，参照图5，根据叠层结构，更具体地说明包括在显示装置1中的结构。

基板100可以包含玻璃材料、陶瓷材料、金属材料或具有柔性或可弯曲特性的物质。在基板100具有柔性或可弯曲的特性的情况下，基板100可以包含聚醚砜(polyethersulphone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyetherimide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(polyethyleneterephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)或乙酸丙酸纤维素(cellulose acetatepropionate)之类聚合物树脂。

基板100可以具有所述物质的单层或多层结构，在多层结构的情况下可以还包括无机层。在一部分实施例中，基板100可以具有有机物/无机物/有机物的结构。

缓冲层111可以减少或阻止异物、湿气或外部气体从基板100的下方渗透，并可以在基板100上提供平坦面。缓冲层111可以包含氧化物或氮化物之类无机物、或有机物、或有机无机复合物，并可以以无机物和有机物的单层或多层结构构成。

在基板100和缓冲层111之间可以还包括阻挡层(未图示)。阻挡层可以起到防止或最小化来自基板100等的杂质渗透到半导体层A的作用。阻挡层可以包含氧化物或氮化物之类无机物、或有机物、或有机无机复合物，并可以以无机物和有机物的单层或多层结构构成。

在缓冲层111上可以配置有半导体层A。半导体层A可以包含氧化物半导体物质。半导体层A可以例如包含从包含铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)以及锌(Zn)的组选择的一个以上物质的氧化物。

作为一例，半导体层A可以是ITZO(InSnZnO；铟锡锌氧化物)半导体层、IGZO(InGaZnO；铟镓锌氧化物)半导体层等。氧化物半导体具有宽带隙(band gap)(约3.1eV)、高载流子迁移率(high carrier mobility)以及低泄漏电流，因此即使驱动时间长，电压下降也不大，具有即使在低频驱动时也电压下降带来的亮度变化不大的优点。

半导体层A可以包括沟道区域C以及分别配置于沟道区域C的一侧及另一侧的源极区域S和漏极区域D。半导体层A可以以单层或多层构成。

在基板100和缓冲层111之间可以配置有导电层BML。导电层BML可以配置成与半导体层A的沟道区域C重叠。导电层BML可以包含含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以形成为包含所述材料的多层或单层。作为一例，导电层BML可以以Ti/Al/Ti的多层结构形成。

导电层BML可以配置成与包含氧化物半导体物质的半导体层A重叠。包含氧化物半导体物质的半导体层A具有不易受光的特性，因此导电层BML可以防止由于从基板100侧入射的外部光在半导体层A诱发光电流而包含氧化物半导体物质的薄膜晶体管TFT的元件特性变化。另外，导电层BML可以连接于漏极区域D。尽管在图5中示出导电层BML连接于漏极区域D，但是导电层BML也可以连接于源极区域S。

在半导体层A上可以配置有栅极绝缘层113。栅极绝缘层113可以包含氧化硅(SiO₂)、氮化硅(SiN_X)、氮氧化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO₂)等。

如图5所示，栅极绝缘层113可以图案化成与半导体层A的一部分重叠。即，栅极绝缘层113可以图案化成使源极区域S和漏极区域D暴露。

栅极绝缘层113和半导体层A重叠的区域可以理解为沟道区域C。源极区域S和漏极区域D经过利用等离子体处理等的导体化过程，此时，在半导体层A中与栅极绝缘层113重叠的部分(即，沟道区域C)没有暴露于等离子体处理而具有与源极区域S和漏极区域D不同的性质。即，可以是，通过将对半导体层A进行等离子体处理时位于栅极绝缘层113上方的栅极电极G用作自对准(self align)掩模，在与栅极绝缘层113重叠的位置形成没有进行等离子体处理的沟道区域C，在沟道区域C的两侧分别形成进行了等离子体处理的源极区域S和漏极区域D。

作为另一实施例，也可以是，栅极绝缘层113不图案化成与半导体层A的一部分重叠，并配置于基板100整面以覆盖半导体层A。

在栅极绝缘层113上可以配置有栅极电极G以与半导体层A至少一部分重叠。另外，在栅极绝缘层113上可以配置有存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE可以用从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)、铜(Cu)中选择的一种以上的金属以单层或多层形成。

在一实施例中，存储电容器Cst可以以第一电极CE1以及第二电极CE2设置，并如图5所示那样不与薄膜晶体管TFT重叠而单独存在。与此不同，存储电容器Cst可以与薄膜晶体管TFT重叠。例如，薄膜晶体管TFT的栅极电极G可以执行作为存储电容器Cst的第一电极CE1的功能。

可以具备层间绝缘层115以覆盖半导体层A、栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。层间绝缘层115可以包含氧化硅(SiO₂)、氮化硅(SiN_X)、氮氧化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO₂)等。

在层间绝缘层115上方可以配置有源极电极、漏极电极、数据线(未图示)、存储电容器Cst的第二电极CE2以及焊盘电极PE等。

源极电极、漏极电极、数据线、存储电容器Cst的第二电极CE2以及焊盘电极PE可以包含含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以形成为包含所述材料的多层或单层。作为一例，源极电极、漏极电极、数据线、存储电容器Cst的第二电极CE2以及焊盘电极PE可以以Ti/Al/Ti的多层结构形成。作为另一例，源极电极、漏极电极、数据线、存储电容器Cst的第二电极CE2以及焊盘电极PE可以以Ti/Cu的多层结构形成。

源极电极以及漏极电极可以通过接触孔接通于半导体层A的源极区域S或漏极区域D。另外，通过形成于缓冲层111以及层间绝缘层115的接触孔，导电层BML和半导体层A的源极区域S或漏极区域D可以连接。

存储电容器Cst的第二电极CE2将层间绝缘层115置于之间而与第一电极CE1重叠，并形成电容。在此情况下，层间绝缘层115可以起到存储电容器Cst的介电层的功能。

焊盘电极PE可以通过形成于层间绝缘层115的接触孔，接通于辅助焊盘电极SPE。在图5中将连接焊盘电极PE和辅助焊盘电极SPE的接触孔示出为三个，但是也可以是其以上或其以下。另外，在图5中示出辅助焊盘电极SPE，但是可以省略辅助焊盘电极SPE。

可以是，在源极电极、漏极电极以及存储电容器Cst的第二电极CE2上配置有电极保护层EPL，在焊盘电极PE上配置有焊盘保护层PPL。

电极保护层EPL以及焊盘保护层PPL可以具备从包括铟锡氧化物(ITO；Indium TinOxide)、铟锌氧化物(IZO；Indium Zinc Oxide)、氧化锌(ZnO；zinc oxide)、氧化铟(In₂O₃；indium oxide)、氧化铟镓(IGO；indium gallium oxide)以及氧化铝锌(AZO；aluminumzinc oxide)的组选择的一种以上。

源极电极、漏极电极、存储电容器Cst的第二电极CE2以及焊盘电极PE可以与电极保护层EPL以及焊盘保护层PPL一起图案化。由此，不需要用于图案化电极保护层EPL以及焊盘保护层PPL的单独的掩模，因此能够减少掩模数。

源极电极、漏极电极、数据线、存储电容器Cst的第二电极CE2以及焊盘电极PE可以被无机保护层PVX覆盖。无机保护层PVX可以是用无机材料形成的无机绝缘膜。作为无机材料，可以利用聚硅氧烷、氮化硅、氧化硅、氮氧化硅等。另外，无机保护层PVX可以是氮化硅(SiN_X)和氧化硅(SiO_X)的单层膜或多层膜。无机保护层PVX可以为了覆盖并保护配置于层间绝缘层115上的一部分布线而引入。

平坦化层117配置成覆盖源极电极、漏极电极、数据线以及存储电容器Cst的第二电极CE2，平坦化层117包括用于连接薄膜晶体管TFT和像素电极310的接触孔。

平坦化层117可以由用有机物质形成的膜以单层或多层形成，并提供平坦的上面。这样的平坦化层117可以包括苯并环丁烯(BCB；Benzocyclobutene)、聚酰亚胺(polyimide)、六甲基二硅氧烷(HMDSO；Hexamethyldisiloxane)、聚甲基丙烯酸甲酯(PMMA；Polymethylmethacrylate)或聚苯乙烯(PS；Polystyrene)之类一般通用聚合物、具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺聚合物、芳基醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物或它们的混合物等。

平坦化层117可以包括配置于薄膜晶体管TFT上的第一部分117a和从第一部分117a向一侧延伸的第二部分117b。此时，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。即，从基板100到第一部分117a的上面的垂直距离d1和从基板100到第二部分117b的上面的垂直距离d2可以不同。作为一例，如图5所示，从基板100到第一部分117a的上面的垂直距离d1可以比从基板100到第二部分117b的上面的垂直距离d2远。

平坦化层117可以配置成暴露焊盘部PAD。即，平坦化层117可以不配置于周边区域PA，并不与焊盘部PAD重叠。

作为比较例，平坦化层可以残存而配置于显示面板外围区域。在这种情况下，显示面板外围区域的残留的平坦化层可能作用为来自外部的透湿路径，存在引发发光元件劣化等可靠性问题的风险。

在平坦化层117上配置有发光元件300。发光元件300包括像素电极310、包括有机发光层的中间层320以及对电极330。

像素电极310可以是(半)透光性电极或反射电极。在一部分实施例中，像素电极310可以具备用Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的化合物等形成的反射层和形成在反射层上的透明或半透明电极层。透明或半透明电极层可以具备从包括铟锡氧化物(ITO；Indium Tin Oxide)、铟锌氧化物(IZO；Indium Zinc Oxide)、氧化锌(ZnO；zincoxide)、氧化铟(In₂O₃；indium oxide)、氧化铟镓(IGO；indium gallium oxide)以及氧化铝锌(AZO；aluminum zinc oxide)的组选择的一种以上。在一部分实施例中，如图5所示，像素电极310可以具有三层膜。作为一例，像素电极310的三层膜可以具备为ITO/Ag/ITO。

在一实施例中，像素电极310可以配置成仅与平坦化层117的第一部分117a重叠。前述了平坦化层117的上面可以具有第一部分117a和从第一部分117a延伸的第二部分117b之间的台阶ST。如图5所示，不仅是向周边区域PA侧延伸的第二部分117b，在向显示区域DA侧延伸的平坦化层117的第二部分117b和第一部分117a之间也可以形成有台阶ST。即，可以是，第一部分117a相当于平坦化层117中的从基板100到平坦化层117的上面的垂直距离相对远的部分，在这样的第一部分117a的上方配置有像素电极310。

在平坦化层117上可以配置有像素界定膜119。另外，像素界定膜119可以通过增加像素电极310的边缘与像素电极310上方的对电极330之间的距离，起到防止在像素电极310的边缘处产生电弧等的作用。

像素界定膜119可以用从由聚酰亚胺、聚酰胺(Polyamide)、丙烯酸树脂、苯并环丁烯以及酚醛树脂形成的组选择的一种以上的有机绝缘物质以旋涂等方法形成。

中间层320可以配置于通过像素界定膜119形成的开口内，并包括有机发光层。有机发光层可以包含含有发出红色、绿色、蓝色或白色的光的荧光或磷光物质的有机物。有机发光层可以是低分子有机物或高分子有机物，在有机发光层之下以及之上可以选择性地还配置有空穴传输层(HTL；hole transport layer)、空穴注入层(HIL；hole injectionlayer)、电子传输层(ETL；electron transport layer)或电子注入层(EIL；electroninjection layer)等之类功能层。

对电极330可以是透光性电极或反射电极。在一部分实施例中，对电极330可以是透明或半透明电极，并可以用包含Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或它们的化合物的功函数小的金属薄膜形成。另外，可以在金属薄膜之上还配置有ITO、IZO、ZnO或In₂O₃等的透明导电氧化物(TCO；transparent conductive oxide)膜。对电极330可以跨显示区域DA而配置，并配置于中间层320和像素界定膜119的上方。对电极330可以在多个发光元件300中一体地形成而对应于多个像素电极310。

这样的有机发光元件可能容易被来自外部的水分或氧气等损坏，因此封装层(未图示)可以覆盖这样的有机发光元件而保护它们。这样的封装层可以包括第一无机封装层、有机封装层以及第二无机封装层。

图6a以及图6b是简要示出根据本发明的一实施例的显示装置的截面图。在图6a以及图6b中，与图5相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图6a，显示装置1包括：薄膜晶体管TFT以及存储电容器Cst，配置于与显示区域DA对应的基板100上；以及焊盘部PAD，配置于与周边区域PA对应的基板100上。

与图5不同，如图6a所示，在焊盘电极PE上可以配置有焊盘连接电极PCE。焊盘连接电极PCE可以具备从包括铟锡氧化物(ITO；Indium Tin Oxide)、铟锌氧化物(IZO；IndiumZinc Oxide)、氧化锌(ZnO；zinc oxide)、氧化铟(In₂O₃；indium oxide)、氧化铟镓(IGO；indium gallium oxide)以及氧化铝锌(AZO；aluminum zinc oxide)的组选择的一种以上。焊盘连接电极PCE可以包含与像素电极310的至少一部分相同的物质。在一实施例中，可以是，像素电极310具有三层膜，焊盘连接电极PCE具有单层膜。作为一例，像素电极310的三层膜可以具备为ITO/Ag/ITO，焊盘连接电极PCE的单层膜可以具备为ITO。

焊盘连接电极PCE可以与焊盘电极PE至少一部分接触。可以是，在无机保护层PVX形成有暴露焊盘电极PE的至少一部分的接触孔CNT，焊盘连接电极PCE的一部分在所述接触孔CNT内与焊盘电极PE接触。在一实施例中，如图6a所示，沿着一方向的焊盘连接电极PCE的宽度W2可以宽于通过接触孔CNT暴露的焊盘电极PE的宽度W1。

如在图2中所叙述那样，焊盘部PAD和印刷电路基板PCB的端子部PCB-P可以电连接。在这种情况下，焊盘部PAD和端子部PCB-P的接触宽度从通过接触孔CNT暴露的焊盘电极PE的宽度W1增加到焊盘连接电极PCE的宽度W2。即，焊盘部PAD和端子部PCB-P能够接触的面积增加。因此，能够减少焊盘部PAD与端子部PCB-P的接触不良，并能够减小显示装置1驱动时发生不良的风险。

可以还包括配置于与周边区域PA对应的无机保护层PVX上并包含与平坦化层117相同物质的绝缘层118。

绝缘层118可以配置于焊盘电极PE和焊盘连接电极PCE之间，并可以与焊盘连接电极PCE至少一部分重叠。与焊盘连接电极PCE重叠的绝缘层118的表面可以具有倾斜。与基板100平行的无机保护层PVX的表面和绝缘层118的表面可以具有一定的角度。另外，与绝缘层118重叠的焊盘连接电极PCE的表面可以也沿着绝缘层118具有倾斜。

尽管在图6a中省略了电极保护层EPL以及焊盘保护层PPL，但是如在图5中所叙述那样，参照图6b，焊盘部PAD可以还包括配置于焊盘电极PE和焊盘连接电极PCE之间的焊盘保护层PPL。另外，在源极电极、漏极电极以及存储电容器Cst的第二电极CE2上可以配置有电极保护层EPL。

到此为止，仅针对显示装置进行了主要说明，但是本发明不限于此。例如，用于制造这种显示装置的显示装置制造方法也属于本发明的范围。

图7a至图7g是依次示出根据本发明的一实施例的显示装置的制造方法的截面图。具体地，是基于图5依次示出根据本发明的一实施例的显示装置的制造方法的截面图。在图7a至图7g中，与图5相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图7a，首先，在基板100上依次形成导电层BML、缓冲层111、半导体层A、栅极绝缘层113、栅极电极G、存储电容器Cst的第一电极CE1以及第二电极CE2、辅助焊盘电极SPE、层间绝缘层115、电极层E、焊盘电极PE、电极保护层EPL、焊盘保护层PPL以及无机保护层PVX。

导电层BML可以图案化预备-导电层(未图示)而形成。预备-导电层可以包含含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以形成为包含所述材料的多层或单层。

缓冲层111可以用氧化硅(SiO₂)或氮化硅(SiN_X)设置，并可以通过化学气相蒸镀法(Chemical Vapor Deposition，CVD)、溅射(sputtering)等蒸镀方法形成。

在缓冲层111上可以配置有半导体层A。半导体层A可以图案化预备-半导体层(未图示)而形成。预备-半导体层可以用氧化物半导体形成，并且可以通过化学气相蒸镀法蒸镀。

可以是，在半导体层A上配置栅极绝缘层113以及栅极电极G，在缓冲层111上配置栅极绝缘层113、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。

栅极绝缘层113、栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE可以图案化预备-栅极绝缘层(未图示)以及预备-金属层(未图示)而形成。

预备-栅极绝缘层可以用氧化硅(SiO₂)、氮化硅(SiN_X)、氮氧化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO₂)等设置，并可以通过化学气相蒸镀法(Chemical Vapor Deposition，CVD)、溅射(sputtering)等蒸镀方法形成，且不限于此。

预备-金属层可以用从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)、铜(Cu)中选择的一种以上的金属以单层或多层设置，并可以通过化学气相蒸镀法、等离子体增强CVD(plasmaenhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physicalvapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layer deposition，ALD)等蒸镀方法形成，且不限于此。

在对预备-栅极绝缘层进行图案化时，进行等离子体处理，不与栅极电极G重叠并暴露的半导体层A的一部分经过利用等离子体处理的导体化过程。其结果，等离子体处理时暴露的源极区域S和漏极区域D导体化，与栅极电极G重叠的沟道区域C具有与源极区域S以及漏极区域D不同的性质。

在栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE上形成层间绝缘层115。在形成层间绝缘层115之后，形成贯通层间绝缘层115并分别暴露导电层BML、半导体层A以及辅助焊盘电极SPE的一部分的接触孔。

在层间绝缘层115上形成电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE。另外，在电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE上形成电极保护层EPL以及焊盘保护层PPL。电极层E、存储电容器Cst的第二电极CE2、焊盘电极PE、电极保护层EPL以及焊盘保护层PPL可以在层间绝缘层115上面整体依次蒸镀预备-电极层(未图示)以及预备-保护层(未图示)，并通过掩模工艺、蚀刻工艺而形成。即，电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE可以与电极保护层EPL以及焊盘保护层PPL一起进行图案化。由此，不需要用于对电极保护层EPL以及焊盘保护层PPL进行图案化的单独的掩模，因此能够减少掩模数。

在电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE上形成无机保护层PVX。无机保护层PVX可以是用无机材料形成的无机绝缘膜，并可以通过化学气相蒸镀法、等离子体增强CVD(plasma enhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physical vapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layer deposition，ALD)等蒸镀方法形成，且不限于此。

参照图7b，可以在无机保护层PVX上配置平坦化物质层117'。平坦化物质层117'可以由用有机物质或无机物质形成的膜以单层或多层形成。在形成平坦化物质层117'后，为了提供平坦的上面，可以执行化学机械研磨。

平坦化物质层117'可以包含正(positive)性光刻胶，平坦化物质层117'可以通过将正性光刻胶液(未图示)以旋涂(Spin-coating)、喷涂或浸渍等各种方法涂敷在无机保护层PVX上形成。在将平坦化物质层117'涂敷在无机保护层PVX的上面之前，可以附加地执行对要涂敷平坦化物质层117'的无机保护层PVX的上面进行研磨(polishing)的工艺。

可以在平坦化物质层117'上配置第一掩模M1。第一掩模M1可以按照每个区域调节施加于平坦化物质层117'的曝光量。例如，与第一掩模M1的第二区域AR2以及第五区域AR5相比，第一掩模M1的第四区域AR4可以将施加于平坦化物质层117'的曝光(lightexposure)量调节得小。另外，与第一掩模M1的第二区域AR2以及第五区域AR5相比，第一掩模M1的第六区域AR6可以将施加于平坦化物质层117'的曝光量调节得小。作为一例，第一掩模M1可以是半色调掩模(half-tone mask)或狭缝掩模(slit mask)。在一部分实施例中，第一掩模M1的第一区域AR1以及第三区域AR3可以遮蔽以不曝光平坦化物质层117'。

可以通过第一掩模M1以按照每个区域不同的曝光量曝光平坦化物质层117'，并可以通过显影工艺(developing)去除平坦化物质层117'的一部分。被去除的平坦化物质层117'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同的厚度的平坦化层117。即，如图7c所示，对应于显示区域DA的平坦化层117的厚度可以比对应于周边区域PA的平坦化层117的厚度厚。之后，可以通过平坦化层117的硬化干燥工艺，增加与无机保护层PVX的粘合度。此时，硬化干燥工艺可以包括热处理工艺。

在图7b中将平坦化物质层117'包含正性光刻胶作为例子举出，但是平坦化物质层117'也可以包含负(negative)性光刻胶。在这种情况下，与当平坦化物质层117'包含正性光刻胶时相反，施加于平坦化物质层117'的曝光量越多，在显影工艺后残存的平坦化层117的厚度越厚。

参照图7c以及图7d，利用图案化的平坦化层117，在无机保护层PVX形成局部暴露电极层E的第一接触孔CNT1以及局部暴露焊盘电极PE的第二接触孔CNT2。第一接触孔CNT1以及第二接触孔CNT2通过局部蚀刻无机保护层PVX的蚀刻工艺形成。作为一例，局部蚀刻无机保护层PVX的蚀刻工艺可以是干法蚀刻(dry etch)。尽管在图7d中未示出，但是也可以还一起去除平坦化层117的一部分而整体上减小平坦化层117的厚度。

参照图7e，在平坦化层117上方形成像素电极310。像素电极310可以对预备-像素电极层310'(参照图8b)进行图案化而形成。可以是，在平坦化层117上面整体蒸镀预备-像素电极层310'，在预备-像素电极层310'上形成光刻胶图案PR后，利用光刻胶图案PR蚀刻预备-像素电极层310'。即，像素电极310可以蒸镀预备-像素电极层310'，并通过掩模工艺、蚀刻工艺而形成。作为一例，蚀刻工艺可以是湿法蚀刻(wet etch)。

在平坦化层117形成局部暴露电极层E的第三接触孔CNT3，像素电极310可以通过第一接触孔CNT1以及第三接触孔CNT3与薄膜晶体管TFT连接。

在形成像素电极310后，可以不去除光刻胶图案PR，利用光刻胶图案PR进行用于去除周边区域PA的平坦化层117的蚀刻工艺。作为一例，蚀刻工艺可以是干法蚀刻(dryetch)。

参照图7f，可以知道，平坦化层117的第一部分117a相当于蚀刻工艺时被光刻胶图案PR保护的部分，平坦化层117的第二部分117b相当于蚀刻工艺时没有被光刻胶图案PR保护的部分。通过光刻胶图案PR，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。即，从基板100到第一部分117a的上面的垂直距离d1可以比从基板100到第二部分117b的上面的垂直距离d2远。另外，通过蚀刻工艺，光刻胶图案PR的一部分可以被蚀刻而光刻胶图案PR的厚度t也变薄。

另一方面，如图7e所示那样像素电极310利用光刻胶图案PR作为蚀刻掩模来形成，如图7f所示那样平坦化层117的第一部分117a也利用光刻胶图案PR作为蚀刻掩模来形成，因此像素电极310的平面形状和第一部分117a的平面形状全部与光刻胶图案PR的平面形状实质上对应。另外，如图7f所示，像素电极310的边缘和第一部分117a的侧壁也彼此对应。

作为比较例，可以在形成像素电极前，进行用于去除周边区域的平坦化层的蚀刻工艺。在杂质存在于平坦化层的表面的情况下，可能在蚀刻工艺时在存在杂质的部分与不存在杂质的部分之间形成台阶。若在形成有台阶的平坦化层的表面配置发光元件，则可能诱发像素电极和对电极间的短路(short)而在显示面板产生暗点(dark spot)。另外，在蚀刻工艺时不保护平坦化层的表面，因此平坦化层的表面粗糙度可能增加。若在粗糙度增加的平坦化层的表面配置像素电极，则可能发生外部光引起的反射度下降，发光效率可能降低。

但是，如本发明的一实施例那样，在形成像素电极310后，可以不去除光刻胶图案PR，进行用于去除周边区域PA的平坦化层117的蚀刻工艺。在这种情况下，可以通过光刻胶图案PR保护配置有像素电极310的平坦化层117的表面。因此，不形成平坦化层117的表面杂质引起的台阶，平坦化层117的表面粗糙度也不增加。即，在显示面板不产生暗点，不发生外部光引起的反射度下降，从而发光效率不降低。另外，通过蚀刻工艺没有在周边区域PA残存的平坦化层117，因此阻断来自外部的透湿路径而减小引发发光元件劣化等可靠性问题的风险。

参照图7g，在去除光刻胶图案PR后，在平坦化层117上面整体形成覆盖像素电极310的边缘并具备暴露中央部的开口的像素界定膜119。像素界定膜119可以用从由聚酰亚胺、聚酰胺(Polyamide)、丙烯酸树脂、苯并环丁烯以及酚醛树脂形成的组选择的一种以上的有机绝缘物质以旋涂等方法形成。

在像素电极310上，即在像素界定膜119的开口内部形成中间层320。中间层320可以包含低分子或聚合物物质。中间层320可以以真空蒸镀的方法、丝网印刷或喷墨印刷方法、激光热转印方法(LITI；Laser induced thermal imaging)等形成。

发光元件300的中间层320可以包括有机发光层。有机发光层可以包含含有发出红色、绿色、蓝色或白色的光的荧光或磷光物质的有机物。有机发光层可以是低分子有机物或高分子有机物，在有机发光层之下以及之上可以选择性地还配置有空穴传输层(HTL；holetransport layer)、空穴注入层(HIL；hole injection layer)、电子传输层(ETL；electrontransport layer)或电子注入层(EIL；electron injection layer)等之类功能层。中间层320可以对应于多个像素电极310的每个来配置。但是，不限于此。中间层320可以包括跨多个像素电极310而一体的层等，可以进行各种变形。

之后，形成对电极330以对应于多个发光元件300。对电极330可以通过开口掩膜形成为覆盖基板100的显示区域DA。对电极330可以通过化学气相蒸镀法、等离子体增强CVD(plasma enhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physical vapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layerdeposition，ALD)等蒸镀方法形成。

图8a至图8g是依次示出根据本发明的一实施例的显示装置的制造方法的截面图。具体地，是基于图5依次示出根据本发明的一实施例的显示装置的制造方法的截面图。在图8a至图8g中，与图7a至图7g相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图8a，如在图7b中所叙述那样，可以通过第一掩模M1以按照每个区域不同的曝光量曝光平坦化物质层117'，并可以通过显影工艺去除平坦化物质层117'的一部分。被去除的平坦化物质层117'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同的厚度的平坦化层117。即，可以对平坦化层117进行图案化。可以利用图案化的平坦化层117，在无机保护层PVX形成局部暴露电极层E的第一接触孔CNT1以及局部暴露焊盘电极PE的第二接触孔CNT2。

参照图8b，在平坦化层117上依次形成预备-像素电极层310'以及光刻胶层PR'。

光刻胶层PR'可以包含正(positive)性光刻胶，光刻胶层PR'可以通过将正性光刻胶液(未图示)以旋涂(Spin-coating)、喷涂或浸渍等各种方法涂敷在预备-像素电极层310'上形成。

可以在光刻胶层PR'上配置第二掩模M2。第二掩模M2可以按照每个区域调节施加于光刻胶层PR'的曝光量。例如，与第二掩模M2的第一区域AR1、第三区域AR3以及第五区域AR5相比，第二掩模M2的第四区域AR4可以将施加于光刻胶层PR'的曝光量调节得小。作为一例，第二掩模M2可以是半色调掩模(half-tone mask)或狭缝掩模(slit mask)。在一部分实施例中，第二掩模M2的第二区域AR2可以遮蔽以不曝光光刻胶层PR'。

可以通过第二掩模M2以按照每个区域不同的曝光量曝光光刻胶层PR'，并可以通过显影工艺去除光刻胶层PR'的一部分。被去除的光刻胶层PR'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同厚度的第一光刻胶图案PR1以及第二光刻胶图案PR2。即，如图8c所示，对应于显示区域DA的第一光刻胶图案PR1的厚度t1可以比对应于周边区域PA的第二光刻胶图案PR2的厚度t2厚。

在图8b中将光刻胶层PR'包含正性光刻胶作为例子举出，但是光刻胶层PR'也可以包含负性光刻胶。在这种情况下，与当光刻胶层PR'包含正性光刻胶时相反，施加于光刻胶层PR'的曝光量越多，在显影工艺后残存的光刻胶层PR'的厚度越厚。

参照图8c以及图8d，在平坦化层117上方形成像素电极310以及焊盘连接电极PCE。像素电极310以及焊盘连接电极PCE可以通过对预备-像素电极层310'进行图案化而形成。在平坦化层117上面整体蒸镀预备-像素电极层310'，在预备-像素电极层310'上形成第一光刻胶图案PR1以及第二光刻胶图案PR2。此时，第一光刻胶图案PR1配置于显示区域DA，第二光刻胶图案PR2配置于周边区域PA。

之后，利用第一光刻胶图案PR1以及第二光刻胶图案PR2，分别蚀刻预备-像素电极层310'而形成像素电极310以及焊盘连接电极PCE。即，像素电极310以及焊盘连接电极PCE可以蒸镀预备-像素电极层310'，并通过掩模工艺、蚀刻工艺而形成。作为一例，蚀刻工艺可以是湿法蚀刻(wet etch)。

在形成像素电极310以及焊盘连接电极PCE后，不去除第一光刻胶图案PR1以及第二光刻胶图案PR2，利用第一光刻胶图案PR1以及第二光刻胶图案PR2而进行用于去除周边区域PA的平坦化层117的蚀刻工艺。作为一例，蚀刻工艺可以是干法蚀刻(dry etch)。

参照图8e，可以知道，平坦化层117的第一部分117a相当于蚀刻工艺时被第一光刻胶图案PR1保护的部分，平坦化层117的第二部分117b相当于蚀刻工艺时没有被第一光刻胶图案PR1或者第二光刻胶图案PR2保护的部分。通过第一光刻胶图案PR1，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。即，从基板100到第一部分117a的上面的垂直距离d1可以比从基板100到第二部分117b的上面的垂直距离d2远。另外，通过蚀刻工艺，第一光刻胶图案PR1的一部分被蚀刻，第一光刻胶图案PR1的厚度t1也可以变薄。

对应于周边区域PA的平坦化层117的第三部分117c中的没有被第二光刻胶图案PR2保护的部分被去除。与此不同，对应于周边区域PA的平坦化层117的第三部分117c中的被第二光刻胶图案PR2保护的部分残存。另外，如图8e所示，在蚀刻工艺时第二光刻胶图案PR2也可以被全部蚀刻而去除。即，局部蚀刻平坦化层117的第三部分117c的步骤和去除第二光刻胶图案PR2的步骤可以同时实现。

作为比较例，可以在形成像素电极前，进行用于去除周边区域的平坦化层的蚀刻工艺。在杂质存在于平坦化层的表面的情况下，可以在蚀刻工艺时在存在杂质的部分与不存在杂质的部分之间形成台阶。若在形成有台阶的平坦化层的表面配置发光元件，则可能诱发像素电极和对电极间的短路(short)而在显示面板产生暗点(dark spot)。另外，在蚀刻工艺时不保护平坦化层的表面，因此平坦化层的表面粗糙度可能增加。若在粗糙度增加的平坦化层的表面配置像素电极，则可能发生外部光引起的反射度下降，发光效率可能降低。

但是，如本发明的一实施例那样，在形成像素电极310后，可以不去除第一光刻胶图案PR1以及第二光刻胶图案PR2，进行用于去除周边区域PA的平坦化层117的蚀刻工艺。在这种情况下，可以通过第一光刻胶图案PR1保护配置有像素电极310的平坦化层117的表面。因此，不形成平坦化层117的表面杂质引起的台阶，平坦化层117的表面粗糙度也不增加。即，在显示面板不产生暗点，不发生外部光引起的反射度下降，从而发光效率不降低。另外，通过蚀刻工艺没有在周边区域PA残存的平坦化层117，因此阻断来自外部的透湿路径而减小引发发光元件劣化等可靠性问题的风险。

之后，可以在不去除第一光刻胶图案PR1的状态下进行蚀刻工艺。作为一例，蚀刻工艺可以是湿法蚀刻(wet etch)。

参照图8f，可以通过蚀刻工艺去除形成为三层膜的焊盘连接电极PCE的除了与焊盘电极PE相邻的膜之外其余两个膜。焊盘连接电极PCE可以是单层膜。

作为比较例，可以将焊盘连接电极保持为三层膜。在焊盘连接电极是三层膜的情况下，可以以ITO/Ag/ITO形成。焊盘连接电极可以不被绝缘层覆盖而暴露。在这种情况下，反应速度高的银(Ag)被暴露而存在与相邻电极短路的风险。

但是，在如本发明的一实施例那样去除焊盘连接电极PCE的三层膜中的两个膜的情况下，在暴露的焊盘连接电极PCE仅存在ITO，与相邻电极短路的风险消失。

在一实施例中，如图8f所示，沿着一方向的焊盘连接电极PCE的宽度W2可以比通过第二接触孔CNT2暴露的焊盘电极PE的宽度W1宽。在这样的情况下，如在图6a中所叙述那样，增加焊盘部PAD和端子部PCB-P能够接触的面积。因此，能够减少焊盘部PAD与端子部PCB-P的接触不良，能够减小显示装置1驱动时发生不良的风险。

参照图8g，在去除第一光刻胶图案PR1后，在平坦化层117上面整体形成覆盖像素电极310的边缘并具备暴露中央部的开口的像素界定膜119。像素界定膜119可以用从由聚酰亚胺、聚酰胺(Polyamide)、丙烯酸树脂、苯并环丁烯以及酚醛树脂形成的组选择的一种以上的有机绝缘物质以旋涂等方法形成。

在像素电极310上，即在像素界定膜119的开口内部形成中间层320。中间层320可以包含低分子或聚合物物质。中间层320可以以真空蒸镀的方法、丝网印刷或喷墨印刷方法、激光热转印方法(LITI；Laser induced thermal imaging)等形成。

发光元件300的中间层320可以包括有机发光层。有机发光层可以包含含有发出红色、绿色、蓝色或白色的光的荧光或磷光物质的有机物。有机发光层可以是低分子有机物或高分子有机物，在有机发光层之下以及之上可以选择性地还配置有空穴传输层(HTL；holetransport layer)、空穴注入层(HIL；hole injection layer)、电子传输层(ETL；electrontransport layer)或电子注入层(EIL；electron injection layer)等之类功能层。中间层320可以对应于多个像素电极310的每个来配置。但是，不限于此。中间层320可以包括跨多个像素电极310而一体的层等，可以进行各种变形。

之后，形成对电极330以对应于多个发光元件300。对电极330可以通过开口掩膜形成为覆盖基板100的显示区域DA。对电极330可以通过化学气相蒸镀法、等离子体增强CVD(plasma enhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physical vapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layerdeposition，ALD)等蒸镀方法形成。

图9是简要示出根据本发明的一实施例的显示装置的截面图。

参照图9，显示装置1(参照图1)包括：薄膜晶体管TFT，配置于与显示区域DA对应的基板100上；以及焊盘部PAD，配置于与周边区域PA对应的基板100上。作为配置于薄膜晶体管TFT上并使焊盘部PAD暴露的绝缘层，包括平坦化层117，平坦化层117包括第一部分117a以及从第一部分117a向一侧延伸的第二部分117b。此时，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶(step)ST。

在平坦化层117上可以配置有像素界定膜119。此时，平坦化层117的侧面和像素界定膜119的侧面可以是相同面的蚀刻面。平坦化层117的第一部分117a的侧面和像素界定膜119的侧面可以是相同面的蚀刻面。

以下，参照图9，根据叠层结构，更具体地说明包括在显示装置1中的结构。

基板100可以包含玻璃材料、陶瓷材料、金属材料或具有柔性或可弯曲特性的物质。基板100可以具有单层或多层结构，在多层结构的情况下可以还包括无机层。在一部分实施例中，基板100可以具有有机物/无机物/有机物的结构。

缓冲层111可以减少或阻止异物、湿气或外部气体从基板100的下方渗透，并可以在基板100上提供平坦面。

在基板100和缓冲层111之间可以还包括阻挡层(未图示)。阻挡层可以起到防止或最小化来自基板100等的杂质渗透到半导体层A的作用。

在缓冲层111上可以配置有半导体层A。半导体层A可以包含氧化物半导体物质。半导体层A可以例如包含从包含铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)以及锌(Zn)的组选择的一个以上物质的氧化物。

作为一例，半导体层A可以是ITZO(InSnZnO)半导体层、IGZO(InGaZnO)半导体层等。氧化物半导体具有宽带隙(band gap)(约3.1eV)、高载流子迁移率(high carriermobility)以及低泄漏电流，因此即使驱动时间长，电压下降也不大，具有即使在低频驱动时也电压下降带来的亮度变化不大的优点。

半导体层A可以包括沟道区域C以及分别配置于沟道区域C的一侧及另一侧的源极区域S和漏极区域D。半导体层A可以以单层或多层构成。

在基板100和缓冲层111之间可以配置有导电层BML。导电层BML可以配置成与半导体层A的沟道区域C重叠。

导电层BML可以配置成与包含氧化物半导体物质的半导体层A重叠。包含氧化物半导体物质的半导体层A具有不易受光的特性，因此导电层BML可以防止由于从基板100侧入射的外部光在半导体层A诱发光电流而包含氧化物半导体物质的薄膜晶体管TFT的元件特性变化。另外，导电层BML可以连接于漏极区域D。尽管在图9中示出导电层BML连接于漏极区域D，但是导电层BML也可以连接于源极区域S。

在半导体层A上可以配置有栅极绝缘层113。栅极绝缘层113可以包含氧化硅(SiO₂)、氮化硅(SiN_X)、氮氧化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO₂)等。

如图9所示，栅极绝缘层113可以图案化成与半导体层A的一部分重叠。即，栅极绝缘层113可以图案化成使源极区域S和漏极区域D暴露。

栅极绝缘层113和半导体层A重叠的区域可以理解为沟道区域C。源极区域S和漏极区域D经过利用等离子体处理等的导体化过程，此时，在半导体层A中与栅极绝缘层113重叠的部分(即，沟道区域C)没有暴露于等离子体处理而具有与源极区域S和漏极区域D不同的性质。即，可以是，通过将对半导体层A进行等离子体处理时位于栅极绝缘层113上方的栅极电极G用作自对准(self align)掩模，在与栅极绝缘层113重叠的位置形成没有进行等离子体处理的沟道区域C，在沟道区域C的两侧分别形成进行了等离子体处理的源极区域S和漏极区域D。

作为另一实施例，也可以是，栅极绝缘层113不图案化成与半导体层A的一部分重叠，并配置于基板100整面以覆盖半导体层A。

在栅极绝缘层113上可以配置栅极电极G以与半导体层A至少一部分重叠。另外，在栅极绝缘层113上可以配置有存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。

在一实施例中，存储电容器Cst可以以第一电极CE1以及第二电极CE2设置，并如图9所示那样不与薄膜晶体管TFT重叠而单独存在。与此不同，存储电容器Cst可以与薄膜晶体管TFT重叠。例如，薄膜晶体管TFT的栅极电极G可以执行作为存储电容器Cst的第一电极CE1的功能。

可以具备层间绝缘层115以覆盖半导体层A、栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。

在层间绝缘层115上方可以配置有源极电极、漏极电极、数据线(未图示)、存储电容器Cst的第二电极CE2以及焊盘电极PE等。

源极电极以及漏极电极可以通过接触孔接通于半导体层A的源极区域S或漏极区域D。另外，通过形成于缓冲层111以及层间绝缘层115的接触孔，导电层BML和半导体层A的源极区域S或漏极区域D可以连接。

存储电容器Cst的第二电极CE2将层间绝缘层115置于之间而与第一电极CE1重叠，并形成电容。在此情况下，层间绝缘层115可以起到存储电容器Cst的介电层的功能。

焊盘电极PE可以通过形成于层间绝缘层115的接触孔，接通于辅助焊盘电极SPE。在图9中将连接焊盘电极PE和辅助焊盘电极SPE的接触孔示出为三个，但是也可以是其以上或其以下。另外，在图9中示出辅助焊盘电极SPE，但是可以省略辅助焊盘电极SPE。

可以是，在源极电极、漏极电极以及存储电容器Cst的第二电极CE2上配置有电极保护层EPL，在焊盘电极PE上配置有焊盘保护层PPL。

源极电极、漏极电极、存储电容器Cst的第二电极CE2以及焊盘电极PE可以与电极保护层EPL以及焊盘保护层PPL一起图案化。由此，不需要用于图案化电极保护层EPL以及焊盘保护层PPL的单独的掩模，因此能够减少掩模数。

源极电极、漏极电极、数据线、存储电容器Cst的第二电极CE2以及焊盘电极PE可以被无机保护层PVX覆盖。

平坦化层117配置成覆盖源极电极、漏极电极、数据线以及存储电容器Cst的第二电极CE2，平坦化层117包括用于连接薄膜晶体管TFT和像素电极310的接触孔。

平坦化层117可以由用有机物质形成的膜以单层或多层形成，并提供平坦的上面。

平坦化层117可以包括配置于薄膜晶体管TFT上的第一部分117a和从第一部分117a向一侧延伸的第二部分117b。此时，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。即，从基板100的上面到第一部分117a的上面的垂直距离d1和从基板100的上面到第二部分117b的上面的垂直距离d2可以不同。作为一例，如图9所示，从基板100的上面到第一部分117a的上面的垂直距离d1可以比从基板100的上面到第二部分117b的上面的垂直距离d2远。

平坦化层117可以配置成暴露焊盘部PAD。即，平坦化层117可以不配置于周边区域PA，并不与焊盘部PAD重叠。

作为比较例，平坦化层可以残存而配置于显示面板外围区域。在这种情况下，显示面板外围区域的残留的平坦化层可能作用为来自外部的透湿路径，存在引发发光元件劣化等可靠性问题的风险。

在平坦化层117上配置有发光元件300。发光元件300包括像素电极310、包括有机发光层的中间层320以及对电极330。

在一实施例中，像素电极310可以配置成仅与平坦化层117的第一部分117a重叠。前述了平坦化层117的上面可以具有第一部分117a和从第一部分117a延伸的第二部分117b之间的台阶ST。如图9所示，不仅是向周边区域PA侧延伸的第二部分117b，在向显示区域DA侧延伸的平坦化层117的第二部分117b和第一部分117a之间也可以形成有台阶ST。即，可以是，第一部分117a相当于平坦化层117中的从基板100到平坦化层117的上面的垂直距离相对远的部分，在这样的第一部分117a的上方配置有像素电极310。

在平坦化层117上可以配置有像素界定膜119。像素界定膜119可以覆盖像素电极310的边缘并具有暴露像素电极310的一部分的开口。像素界定膜119可以通过增加像素电极310的边缘与像素电极310上方的对电极330之间的距离，起到防止在像素电极310的边缘处产生电弧等的作用。

在一实施例中，如图9所示，平坦化层117和像素界定膜119可以具有相同蚀刻面s、s'。如在图12g中后述那样，平坦化层117和像素界定膜119可以通过相同的蚀刻工艺同时形成，并可以包括相同蚀刻面s、s'。可以利用像素界定膜119作为掩模而蚀刻平坦化层117的一部分，像素界定膜119的外侧面和平坦化层117的侧面可以位于相同蚀刻面s、s'上。像素界定膜119的外侧面和平坦化层117的第一部分117a的侧面可以位于相同蚀刻面s、s'上。

像素界定膜119的外侧面和平坦化层117的侧面可以位于相同面上。像素界定膜119的外侧面和平坦化层117的第一部分117a的侧面可以位于相同面上。像素界定膜119的外侧面和平坦化层117的侧面可以没有台阶地形成。像素界定膜119的外侧面和平坦化层117的侧面可以没有边界地形成。

像素界定膜119可以与平坦化层117的第一部分117a重叠配置。在平面上，像素界定膜119的边界可以与平坦化层117的第一部分117a的边界对应。

在像素界定膜119与平坦化层117的第一部分117a具有相同蚀刻面s、s'的情况下，像素界定膜119可以与第一部分117a对应配置。像素界定膜119可以与第一部分117a对应配置，并不配置于第二部分117b。像素界定膜119可以从与第二部分117b对应的部分去除。由有机物形成的绝缘层可以被去除将像素界定膜119的厚度t与平坦化层117的台阶ST相加的值(t+(d1-d2))。在这种情况下，与发光元件300相邻的像素界定膜119以及平坦化层117被去除一部分，因此减小显示装置1内的有机物的体积(volume)，能够最小化有机物的放气。因此，即使显示装置1长时间暴露于太阳光，也能够防止或最小化太阳光引起的有机物的分解，因此能够防止放气引起的像素收缩等之类缺陷。能够提高显示装置1的可靠性。

中间层320可以配置于通过像素界定膜119形成的开口内，并包括有机发光层。有机发光层可以包含含有发出红色、绿色、蓝色或白色的光的荧光或磷光物质的有机物。有机发光层可以是低分子有机物或高分子有机物，在有机发光层之下以及之上可以选择性地还配置有空穴传输层(HTL；hole transport layer)、空穴注入层(HIL；hole injectionlayer)、电子传输层(ETL；electron transport layer)或电子注入层(EIL；electroninjection layer)等之类功能层。

对电极330可以是透光性电极或反射电极。在一部分实施例中，对电极330可以是透明或半透明电极，并可以用包含Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或它们的化合物的功函数小的金属薄膜形成。另外，可以在金属薄膜之上还配置有ITO、IZO、ZnO或In₂O₃等的透明导电氧化物(TCO；transparent conductive oxide)膜。对电极330可以跨显示区域DA而配置，并配置于中间层320和像素界定膜119的上方。对电极330可以在多个发光元件300中一体地形成而对应于多个像素电极310。

这样的有机发光元件容易被来自外部的水分或氧气等损坏，因此如在图18中所后述那样，可以使薄膜封装层400覆盖有机发光元件而保护它们。薄膜封装层400可以包括第一无机封装层410、有机封装层420以及第二无机封装层430。如上所述，可以从与平坦化层117的第二部分117b对应的部分去除用有机物形成的绝缘层。有机封装层420可以进一步配置绝缘层被去除的量。有机封装层420的厚度可以增厚绝缘层被去除的量，因此从外部流入的异物等难以到达对电极330。若从外部流入的异物等到达对电极330，则可能发生发光元件300的劣化，通过增厚的有机封装层420，能够防止发生发光元件300的劣化。即，能够防止薄膜封装层400被从外部流入的异物等损坏，并由于薄膜封装层400的损坏而发生发光元件300的劣化。

图10以及图11是简要示出根据本发明的一实施例的显示装置的截面图。在图10以及图11中，与图9相同的附图标记称为相同的部件，并省略对它们的重复说明。

参照图10，显示装置1包括：薄膜晶体管TFT以及存储电容器Cst，配置于与显示区域DA对应的基板100上；以及焊盘部PAD，配置于与周边区域PA对应的基板100上。

与图9不同，如图10所示，在焊盘电极PE上可以配置有焊盘连接电极PCE。焊盘连接电极PCE可以具备从包括铟锡氧化物(ITO；Indium Tin Oxide)、铟锌氧化物(IZO；IndiumZinc Oxide)、氧化锌(ZnO；zinc oxide)、氧化铟(In₂O₃；indium oxide)、氧化铟镓(IGO；indium gallium oxide)以及氧化铝锌(AZO；aluminum zinc oxide)的组选择的一种以上。

焊盘连接电极PCE可以包含与像素电极310的至少一部分相同的物质。在一实施例中，可以是，像素电极310具有三层膜，焊盘连接电极PCE具有单层膜。作为一例，像素电极310的三层膜可以具备为ITO/Ag/ITO，焊盘连接电极PCE的单层膜可以具备为ITO。

焊盘连接电极PCE可以与焊盘电极PE至少一部分接触。在图10中示出焊盘连接电极PCE和焊盘电极PE通过焊盘保护层PPL电连接，但是可以省略焊盘保护层PPL，焊盘连接电极PCE和焊盘电极PE可以直接接触。可以是，在无机保护层PVX形成有暴露焊盘电极PE的至少一部分的接触孔CNT，焊盘连接电极PCE的一部分在所述接触孔CNT内与焊盘电极PE接触。在一实施例中，如图10所示，沿着一方向的焊盘连接电极PCE的宽度W2可以比通过接触孔CNT暴露的焊盘电极PE的宽度W1宽。

如在图1中所叙述那样，焊盘部PAD可以附着有印刷电路基板或驱动器IC芯片。在这种情况下，焊盘部PAD与印刷电路基板或驱动器IC芯片的接触宽度从通过接触孔CNT暴露的焊盘电极PE的宽度W1增加到焊盘连接电极PCE的宽度W2。即，增加焊盘部PAD与印刷电路基板或驱动器IC芯片能够接触的面积。因此，能够减少焊盘部PAD与印刷电路基板或驱动器IC芯片的接触不良，能够减小显示装置1驱动时发生不良的风险。

在一实施例中，如图10所示，焊盘连接电极PCE的一部分可以与无机保护层PVX的上面接触。焊盘连接电极PCE的一部分可以与无机保护层PVX的上面接触而按照无机保护层PVX的上面的形状形成。

在另一实施例中，如图11所示，显示装置1可以还包括配置于与周边区域PA对应的无机保护层PVX上并包含与平坦化层117相同物质的绝缘层118。

绝缘层118可以配置于焊盘电极PE和焊盘连接电极PCE之间，并可以与焊盘连接电极PCE至少一部分重叠。与焊盘连接电极PCE重叠的绝缘层118的表面可以具有倾斜。与基板100平行的无机保护层PVX的表面和绝缘层118的表面可以具有一定的角度。另外，与绝缘层118重叠的焊盘连接电极PCE的表面也可以沿着绝缘层118具有倾斜。

在图10以及图11中示出电极保护层EPL以及焊盘保护层PPL，但是也可以省略电极保护层EPL以及焊盘保护层PPL。

到此为止，仅针对显示装置进行了主要说明，但是本发明不限于此。例如，用于制造这种显示装置的显示装置制造方法也属于本发明的范围。

图12a至图12h是依次示出根据本发明的一实施例的显示装置的制造方法的截面图。具体地，是基于图9依次示出根据本发明的一实施例的显示装置的制造方法的截面图。在图12a至图12h中，与图9相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图12a，首先，在基板100上依次形成导电层BML、缓冲层111、半导体层A、栅极绝缘层113、栅极电极G、存储电容器Cst的第一电极CE1以及第二电极CE2、辅助焊盘电极SPE、层间绝缘层115、电极层E、焊盘电极PE、电极保护层EPL、焊盘保护层PPL以及无机保护层PVX。

导电层BML可以图案化预备-导电层(未图示)而形成。预备-导电层可以包含含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以形成为包含所述材料的多层或单层。

缓冲层111可以用氧化硅(SiO₂)或氮化硅(SiN_X)设置，并可以通过化学气相蒸镀法(Chemical Vapor Deposition，CVD)、溅射(sputtering)等蒸镀方法形成。

在缓冲层111上可以配置有半导体层A。半导体层A可以图案化预备-半导体层(未图示)而形成。预备-半导体层可以用氧化物半导体形成，并且可以通过化学气相蒸镀法蒸镀。

可以是，在半导体层A上配置栅极绝缘层113以及栅极电极G，在缓冲层111上配置栅极绝缘层113、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。

栅极绝缘层113、栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE可以图案化预备-栅极绝缘层(未图示)以及预备-金属层(未图示)而形成。

预备-栅极绝缘层可以用氧化硅(SiO₂)、氮化硅(SiN_X)、氮氧化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO₂)等设置，并可以通过化学气相蒸镀法(Chemical Vapor Deposition，CVD)、溅射(sputtering)等蒸镀方法形成，且不限于此。

预备-金属层可以用从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)、铜(Cu)中选择的一种以上的金属以单层或多层设置，并可以通过化学气相蒸镀法、等离子体增强CVD(plasmaenhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physicalvapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layer deposition，ALD)等蒸镀方法形成，且不限于此。

在对预备-栅极绝缘层进行图案化时，进行等离子体处理，不与栅极电极G重叠并暴露的半导体层A的一部分经过利用等离子体处理的导体化过程。其结果，等离子体处理时暴露的源极区域S和漏极区域D导体化，与栅极电极G重叠的沟道区域C具有与源极区域S以及漏极区域D不同的性质。

在栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE上形成层间绝缘层115。在形成层间绝缘层115之后，形成贯通层间绝缘层115并分别暴露导电层BML、半导体层A以及辅助焊盘电极SPE的一部分的接触孔。

在层间绝缘层115上形成电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE。另外，在电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE上形成电极保护层EPL以及焊盘保护层PPL。电极层E、存储电容器Cst的第二电极CE2、焊盘电极PE、电极保护层EPL以及焊盘保护层PPL可以在层间绝缘层115上面整体依次蒸镀预备-电极层(未图示)以及预备-保护层(未图示)，并通过掩模工艺、蚀刻工艺而形成。即，电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE可以与电极保护层EPL以及焊盘保护层PPL一起进行图案化。由此，不需要用于对电极保护层EPL以及焊盘保护层PPL进行图案化的单独的掩模，因此能够减少掩模数。

在电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE上形成无机保护层PVX。无机保护层PVX可以是用无机材料形成的无机绝缘膜，并可以通过化学气相蒸镀法、等离子体增强CVD(plasma enhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physical vapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layer deposition，ALD)等蒸镀方法形成，且不限于此。

在形成无机保护层PVX后，可以通过单独的掩模，形成分别局部暴露电极保护层EPL以及焊盘保护层PPL的第一接触孔CNT1以及第二接触孔CNT2。

参照图12b，可以在无机保护层PVX上配置平坦化物质层117'。平坦化物质层117'可以包含正(positive)性光刻胶，平坦化物质层117'可以通过将正性光刻胶液(未图示)以旋涂(Spin-coating)、喷涂或浸渍等各种方法涂敷在无机保护层PVX上形成。在将平坦化物质层117'涂敷在无机保护层PVX的上面之前，可以附加地执行对要涂敷平坦化物质层117'的无机保护层PVX的上面进行研磨(polishing)的工艺。

可以在平坦化物质层117'上配置第一掩模M1。第一掩模M1的第一区域AR1以及第三区域AR3可以遮蔽以不曝光平坦化物质层117'，第一掩模M1的第二区域AR2以及第四区域AR4可以不遮蔽以曝光平坦化物质层117'。

可以通过第一掩模M1按照每个区域曝光平坦化物质层117'，并可以通过显影工艺(developing)去除平坦化物质层117'的一部分而形成平坦化层117。平坦化层117可以由用有机物质或无机物质构成的膜以单层或多层形成。可以通过平坦化层117的硬化干燥工艺，增加与无机保护层PVX的粘合度。此时，硬化干燥工艺可以包括热处理工艺。在形成平坦化层117后，为了提供平坦的上面，可以执行化学机械研磨。

在图12b中将平坦化物质层117'包含正性光刻胶作为例子举出，但是平坦化物质层117'也可以包含负(negative)性光刻胶。在这种情况下，与当平坦化物质层117'包含正性光刻胶时相反，平坦化物质层117'中的曝光的区域在显影工艺后残存。

参照图12c，平坦化层117可以具有对应于通过第一掩模M1的第二区域AR2曝光的部分而局部暴露电极保护层EPL的第三接触孔CNT3。平坦化层117可以形成为对应于通过第一掩模M1的第四区域AR4曝光的部分而暴露焊盘部PAD。在形成平坦化层117后，在平坦化层117上方形成像素电极物质层310'。

参照图12d，在像素电极物质层310'上方形成像素界定膜物质层119'。像素界定膜物质层119'可以包含正(positive)性光刻胶，像素界定膜物质层119'可以通过将正性光刻胶液以旋涂(Spin-coating)、喷涂或浸渍等各种方法涂敷在像素电极物质层310'上形成。

可以在像素界定膜物质层119'上配置第二掩模M2。第二掩模M2可以按照每个区域调节施加于像素界定膜物质层119'的曝光量。例如，与第二掩模M2的第一区域AR1以及第五区域AR5相比，第二掩模M2的第三区域AR3可以将施加于像素界定膜物质层119'的曝光(light exposure)量调节得小。作为一例，第二掩模M2可以是半色调掩模(half-tonemask)或狭缝掩模(slit mask)。在一部分实施例中，第二掩模M2的第二区域AR2以及第四区域AR4可以遮蔽以不曝光像素界定膜物质层119'。

可以通过第二掩模M2以按照每个区域不同的曝光量曝光像素界定膜物质层119'，并可以通过显影工艺去除像素界定膜物质层119'的一部分。被去除的像素界定膜物质层119'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同厚度的预备像素界定膜119p。

例如，如图12e所示，预备像素界定膜119p可以包括第一预备像素界定膜119pa以及被第一预备像素界定膜119pa围绕的第二预备像素界定膜119pb。第一预备像素界定膜119pa相当于通过第二掩模M2的第二区域AR2以及第四区域AR4在像素界定膜物质层119'没有曝光而像素界定膜物质层119'没有被去除的部分。第二预备像素界定膜119pb相当于通过第二掩模M2的第三区域AR3在像素界定膜物质层119'施加调节后的曝光量而像素界定膜物质层119'被去除一部分的部分。第一预备像素界定膜119pa的厚度t1可以比第二预备像素界定膜119pb的厚度t2厚。

在图12d中将像素界定膜物质层119'包含正性光刻胶作为例子举出，但是像素界定膜物质层119'也可以包含负性光刻胶。在这种情况下，与当像素界定膜物质层119'包含正性光刻胶时相反，施加于像素界定膜物质层119'的曝光量越多，在显影工艺后残存的像素界定膜物质层119'的厚度越厚。

参照图12e以及图12f，利用形成在像素电极物质层310'上的预备像素界定膜119p蚀刻像素电极物质层310'，形成像素电极310。即，像素电极310可以蒸镀像素电极物质层310'，通过掩模工艺、蚀刻工艺形成。作为一例，蚀刻工艺可以是湿法蚀刻(wet etch)。

根据蚀刻工艺的条件，可以改变蚀刻工艺的进行次数。例如，蚀刻工艺可以包括一次蚀刻工艺以及二次蚀刻工艺。蚀刻工艺可以总共进行两次。在一次蚀刻工艺后，没有被预备像素界定膜119p保护的像素电极物质层310'可以以单层膜或双层膜残存。在二次蚀刻工艺后，可以去除没有被预备像素界定膜119p保护的像素电极物质层310'。作为另一例，蚀刻工艺也可以仅进行一次蚀刻工艺而去除像素电极物质层310'。

在平坦化层117形成局部暴露电极层E的第三接触孔CNT3，像素电极310可以通过第一接触孔CNT1以及第三接触孔CNT3与薄膜晶体管TFT电连接。

参照图12f，可以进行预备像素界定膜119p的固化(curing)工艺。在图12d中，在形成预备像素界定膜119p后，可以进行一次固化工艺，在形成像素电极310后，可以再进行二次固化工艺。此时，一次固化工艺条件和二次固化工艺条件可以不同。

当在一次固化工艺条件下进行预备像素界定膜119p的固化工艺时，预备像素界定膜119p在预备像素界定膜119p的固化工艺后也可以具有流动性。因此，在对像素电极310进行图案化后，若改变固化工艺条件而对预备像素界定膜119p进行二次固化工艺，则如图12g所示，预备像素界定膜119p围绕像素电极310的侧面。通过固化工艺，预备像素界定膜119p回流(reflow)一部分而围绕像素电极310的侧面。像素电极310的侧面通过预备像素界定膜119p不暴露于外部，因此能够防止包含在像素电极310中的还原性强的银(Ag)与外部颗粒反应。

参照图12g以及图12h，为了暴露像素电极310的一部分，进行去除第二预备像素界定膜119pb的蚀刻工艺。可以从预备像素界定膜119p去除第二预备像素界定膜119pb而形成像素界定膜119。作为一例，蚀刻工艺可以是干法蚀刻(dry etch)。

可以知道，平坦化层117的第一部分117a相当于蚀刻工艺时被预备像素界定膜119p保护的部分，平坦化层117的第二部分117b相当于蚀刻工艺时没有被预备像素界定膜119p保护的部分。通过预备像素界定膜119p，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。

当蚀刻第二预备像素界定膜119pb时，第一预备像素界定膜119pa和平坦化层117的第一部分117a可以一起被局部蚀刻。其结果，平坦化层117和像素界定膜119可以具有相同蚀刻面s、s'。像素界定膜119的外侧面和平坦化层117的侧面可以位于相同蚀刻面s、s'上。

另一方面，如图12f所示那样像素电极310利用预备像素界定膜119p作为蚀刻掩模来形成，如图12g以及图12h所示那样平坦化层117的第一部分117a也利用预备像素界定膜119p作为蚀刻掩模来形成，因此像素电极310的平面形状和第一部分117a的平面形状全部与像素界定膜119的平面形状实质上对应。另外，如图12h所示，像素电极310的边缘和第一部分117a的侧壁也彼此对应。像素电极310的边缘和像素界定膜119的侧壁也彼此对应。

参照图12h，在像素电极310上，即在像素界定膜119的开口内部形成中间层320。中间层320可以包含低分子或聚合物物质。中间层320可以以真空蒸镀的方法、丝网印刷或喷墨印刷方法、激光热转印方法(LITI；Laser induced thermal imaging)等形成。

发光元件300的中间层320可以包括有机发光层。有机发光层可以包含含有发出红色、绿色、蓝色或白色的光的荧光或磷光物质的有机物。有机发光层可以是低分子有机物或高分子有机物，在有机发光层之下以及之上可以选择性地还配置有空穴传输层(HTL；holetransport layer)、空穴注入层(HIL；hole injection layer)、电子传输层(ETL；electrontransport layer)或电子注入层(EIL；electron injection layer)等之类功能层。中间层320可以对应于多个像素电极310的每个来配置。但是，不限于此。中间层320可以包括跨多个像素电极310而一体的层等，可以进行各种变形。

之后，形成对电极330以对应于多个发光元件300。对电极330可以通过开口掩膜形成为覆盖基板100的显示区域DA。对电极330可以通过化学气相蒸镀法、等离子体增强CVD(plasma enhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physical vapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layerdeposition，ALD)等蒸镀方法形成。

图13a至图13g是依次示出根据本发明的一实施例的显示装置的制造方法的截面图。具体地，是基于图10依次示出根据本发明的一实施例的显示装置的制造方法的截面图。在图13a至图13g中，与图10相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图13a，在平坦化层117上方依次形成像素电极物质层310'以及像素界定膜物质层119'。在依次形成像素电极物质层310'以及像素界定膜物质层119'之前，薄膜晶体管TFT、焊盘电极PE、平坦化层117等的形成过程可以与图12a以及图12b相同。

可以在像素界定膜物质层119'上配置第三掩模M3。第三掩模M3可以按照每个区域调节施加于像素界定膜物质层119'的曝光量。例如，与第三掩模M3的第一区域AR1、第五区域AR5以及第七区域AR7相比，第三掩模M3的第三区域AR3以及第六区域AR6可以将施加于像素界定膜物质层119'的曝光量调节得小。与第三掩模M3的第六区域AR6相比，第三掩模M3的第三区域AR3可以将施加于像素界定膜物质层119'的曝光量调节得小。施加于与第三掩模M3的第三区域AR3对应的像素界定膜物质层119'的曝光量可以最少。作为一例，第三掩模M3可以是半色调掩模(half-tone mask)或狭缝掩模(slit mask)。在一部分实施例中，第三掩模M3的第二区域AR2以及第四区域AR4可以遮蔽以不曝光像素界定膜物质层119'。

可以通过第三掩模M3以按照每个区域不同的曝光量曝光像素界定膜物质层119'，并可以通过显影工艺去除像素界定膜物质层119'的一部分。被去除的像素界定膜物质层119'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同厚度的预备像素界定膜119p以及光刻胶图案PR。

例如，如图13b所示，可以是，在显示区域DA形成预备像素界定膜119p，在周边区域PA形成光刻胶图案PR。预备像素界定膜119p可以包括第一预备像素界定膜119pa以及被第一预备像素界定膜119pa围绕的第二预备像素界定膜119pb。光刻胶图案PR可以用像素界定膜物质层119'与预备像素界定膜119p同时形成，因此可以包含与预备像素界定膜119p相同的物质。

第一预备像素界定膜119pa相当于通过第三掩模M3的第二区域AR2以及第四区域AR4在像素界定膜物质层119'没有曝光而像素界定膜物质层119'没有被去除的部分。第二预备像素界定膜119pb相当于通过第三掩模M3的第三区域AR3在像素界定膜物质层119'施加最少的曝光量而像素界定膜物质层119'被去除最少的部分。光刻胶图案PR相当于通过第三掩模M3的第六区域AR6在像素界定膜物质层119'施加比第三掩模M3的第三区域AR3多的曝光量的部分，并相当于与第二预备像素界定膜119pb相比像素界定膜物质层119'更被去除的部分。

第一预备像素界定膜119pa的厚度t1可以比第二预备像素界定膜119pb的厚度t2厚。第二预备像素界定膜119pb的厚度t2可以比光刻胶图案PR的厚度t3厚。即，预备像素界定膜119p的厚度t1、t2可以比光刻胶图案PR的厚度t3厚。

在图13a中将像素界定膜物质层119'包含正性光刻胶作为例子举出，但是像素界定膜物质层119'也可以包含负性光刻胶。在这种情况下，与当像素界定膜物质层119'包含正性光刻胶时相反，施加于像素界定膜物质层119'的曝光量越多，在显影工艺后残存的像素界定膜物质层119'的厚度越厚。

参照图13b以及图13c，利用形成在像素电极物质层310'上的预备像素界定膜119p以及光刻胶图案PR，分别蚀刻像素电极物质层310'，形成像素电极310以及焊盘连接电极PCE。即，像素电极310以及焊盘连接电极PCE可以蒸镀像素电极物质层310'，通过掩模工艺、蚀刻工艺而形成。作为一例，蚀刻工艺可以是湿法蚀刻(wet etch)。

参照图13c以及图13d，可以进行预备像素界定膜119p的固化(curing)工艺。在对像素电极310进行图案化后，若进行预备像素界定膜119p的固化工艺，则如图13d所示，预备像素界定膜119p围绕像素电极310的侧面。通过固化工艺，预备像素界定膜119p回流一部分而围绕像素电极310的侧面。像素电极310的侧面通过预备像素界定膜119p不暴露于外部，因此能够防止包含在像素电极310中的还原性强的银(Ag)与外部颗粒反应。

尽管将预备像素界定膜119p作为例子进行了说明，但是光刻胶图案PR也可以一起进行固化工艺。光刻胶图案PR的一部分回流而围绕焊盘连接电极PCE的侧面。

参照图13d以及图13e，进行用于去除光刻胶图案PR的蚀刻工艺。作为一例，蚀刻工艺可以是干法蚀刻(dry etch)。

可以知道，平坦化层117的第一部分117a相当于蚀刻工艺时被预备像素界定膜119p保护的部分，平坦化层117的第二部分117b相当于蚀刻工艺时没有被预备像素界定膜119p保护的部分。通过预备像素界定膜119p，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。另外，通过蚀刻工艺，预备像素界定膜119p的一部分可以被蚀刻而预备像素界定膜119p的厚度也整体变薄。

之后，可以在没有去除预备像素界定膜119p的状态下进行蚀刻工艺。作为一例，蚀刻工艺可以是湿法蚀刻(wet etch)。

参照图13f，可以通过蚀刻工艺，去除曾形成为三层膜的焊盘连接电极PCE的除与焊盘电极PE相邻的膜之外其余两个膜。焊盘连接电极PCE可以成为单层膜。

作为比较例，可以将焊盘连接电极保持为三层膜。在焊盘连接电极是三层膜的情况下，可以以ITO/Ag/ITO形成。焊盘连接电极可以不被绝缘层覆盖而暴露。在这种情况下，反应速度高的银(Ag)被暴露而存在与相邻电极短路的风险。

但是，在如本发明的一实施例那样去除焊盘连接电极PCE的三层膜中的两个膜的情况下，在暴露的焊盘连接电极PCE仅存在ITO，与相邻电极短路的风险消失。

之后，进行用于去除第二预备像素界定膜119pb以暴露像素电极310的一部分的蚀刻工艺。可以从预备像素界定膜119p去除第二预备像素界定膜119pb而形成像素界定膜119。作为一例，蚀刻工艺可以是干法蚀刻(dry etch)。

当蚀刻第二预备像素界定膜119pb时，第一预备像素界定膜119pa和平坦化层117的第一部分117a可以一起被局部蚀刻。其结果，平坦化层117和像素界定膜119可以具有相同蚀刻面s、s'。像素界定膜119的外侧面和平坦化层117的侧面可以位于相同蚀刻面s、s'上。

另一方面，如图13c所示那样像素电极310利用预备像素界定膜119p作为蚀刻掩模来形成，如图13f以及图13g所示那样平坦化层117的第一部分117a也利用预备像素界定膜119p作为蚀刻掩模来形成，因此像素电极310的平面形状和第一部分117a的平面形状全部与像素界定膜119的平面形状实质上对应。另外，如图13g所示，像素电极310的边缘和第一部分117a的侧壁也彼此对应。像素电极310的边缘和像素界定膜119的侧壁也彼此对应。

之后，在像素界定膜119的开口内部形成中间层320，在中间层320上形成对电极330。

图14a至图14i是依次示出根据本发明的一实施例的显示装置的制造方法的截面图。具体地，是基于图9依次示出根据本发明的一实施例的显示装置的制造方法的截面图。在图14a至图14i中，与图9以及图12a至图12h相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图14a，首先，在基板100上依次形成导电层BML、缓冲层111、半导体层A、栅极绝缘层113、栅极电极G、存储电容器Cst的第一电极CE1以及第二电极CE2、辅助焊盘电极SPE、层间绝缘层115、电极层E、焊盘电极PE、电极保护层EPL、焊盘保护层PPL以及无机保护层PVX。从导电层BML形成无机保护层PVX的过程与在图12a中所叙述的相同。但是，可以是，形成无机保护层PVX后，不通过单独的掩模形成分别局部暴露电极保护层EPL以及焊盘保护层PPL的接触孔，如图14b以及图14c所示，利用平坦化层117形成接触孔。其结果，形成于无机保护层PVX的接触孔可以无需单独的掩模就形成。

参照图14b，可以在无机保护层PVX上配置平坦化物质层117'。可以在平坦化物质层117'上配置第四掩模M4。第四掩模M4可以按照每个区域调节施加于平坦化物质层117'的曝光量。例如，与第四掩模M4的第二区域AR2以及第五区域AR5相比，第四掩模M4的第四区域AR4可以将施加于平坦化物质层117'的曝光量调节得小。另外，与第四掩模M4的第二区域AR2以及第五区域AR5相比，第四掩模M4的第六区域AR6可以将施加于平坦化物质层117'的曝光量调节得小。作为一例，第四掩模M4可以是半色调掩模(half-tone mask)或狭缝掩模(slit mask)。在一部分实施例中，第四掩模M4的第一区域AR1以及第三区域AR3可以遮蔽以不曝光平坦化物质层117'。

可以通过第四掩模M4以按照每个区域不同的曝光量曝光平坦化物质层117'，并可以通过显影工艺(developing)去除平坦化物质层117'的一部分。被去除的平坦化物质层117'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同的厚度的平坦化层117。即，如图14c所示，对应于显示区域DA的平坦化层117的厚度可以比对应于周边区域PA的平坦化层117的厚度厚。之后，可以通过平坦化层117的硬化干燥工艺，增加与无机保护层PVX的粘合度。此时，硬化干燥工艺可以包括热处理工艺。

在图14b中将平坦化物质层117'包含正性光刻胶作为例子举出，但是平坦化物质层117'也可以包含负(negative)性光刻胶。在这种情况下，与当平坦化物质层117'包含正性光刻胶时相反，施加于平坦化物质层117'的曝光量越多，在显影工艺后残存的平坦化层117的厚度越厚。

参照图14c以及图14d，利用图案化的平坦化层117，在无机保护层PVX形成局部暴露电极层E的第一接触孔CNT1以及局部暴露焊盘电极PE的第二接触孔CNT2。第一接触孔CNT1以及第二接触孔CNT2通过局部蚀刻无机保护层PVX的蚀刻工艺形成。作为一例，局部蚀刻无机保护层PVX的蚀刻工艺可以是干法蚀刻(dry etch)。尽管在图14d中未示出，但是也可以还一起去除平坦化层117的一部分而整体减小平坦化层117的厚度。

参照图14e至图14i，在平坦化层117上依次形成像素电极物质层310'以及像素界定膜物质层119'(图14e)。可以通过配置于像素界定膜物质层119'上的第五掩模M5，一次性形成按照每个区域具有不同厚度的预备像素界定膜119p(图14f)。之后，利用形成在像素电极物质层310'上的预备像素界定膜119p，蚀刻像素电极物质层310'，形成像素电极310(图14f以及图14g)。可以进行预备像素界定膜119p的固化工艺而将预备像素界定膜119p配置成围绕像素电极310的侧面(图14g以及图14h)。进行去除用于暴露像素电极310的一部分的第二预备像素界定膜119pb的蚀刻工艺(图14h)。可以蚀刻第二预备像素界定膜119pb而形成像素界定膜119。详细的内容已经在图12d至图12h进行了叙述，因此在图14e至图14i中省略重复说明。

可以知道，平坦化层117的第一部分117a相当于第二预备像素界定膜119pb的蚀刻工艺时被预备像素界定膜119p保护的部分，平坦化层117的第二部分117b相当于第二预备像素界定膜119pb的蚀刻工艺时没有被预备像素界定膜119p保护的部分。通过预备像素界定膜119p，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。另外，平坦化层117和像素界定膜119可以具有相同蚀刻面。对应于周边区域PA的平坦化层117在蚀刻工艺时不能被预备像素界定膜119p保护，因此可以被去除。

图15a至图15g是依次示出根据本发明的一实施例的显示装置的制造方法的截面图。具体地，是基于图11依次示出根据本发明的一实施例的显示装置的制造方法的截面图。在图15a至图15g中，与图11以及图13a至图13g相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图15a，在平坦化层117上方依次形成像素电极物质层310'以及像素界定膜物质层119'。在依次形成像素电极物质层310'以及像素界定膜物质层119'之前，薄膜晶体管TFT、焊盘电极PE、平坦化层117等的形成过程可以与图14a至图14d相同。

参照图15a至15g，可以通过配置于像素界定膜物质层119'上的第六掩模M6，一次性形成按照每个区域具有不同厚度的预备像素界定膜119p以及光刻胶图案PR(图15b)。之后，利用形成在像素电极物质层310'上的预备像素界定膜119p以及光刻胶图案PR分别蚀刻像素电极物质层310'，形成像素电极310以及焊盘连接电极PCE(图15b以及图15c)。可以进行预备像素界定膜119p的固化工艺而将预备像素界定膜119p配置成围绕像素电极310的侧面(图15c以及图15d)。进行用于去除光刻胶图案PR的蚀刻工艺(图15e)。

在蚀刻工艺时，平坦化层117可以具有台阶ST。另外，对应于周边区域PA的平坦化层117的第三部分117c中的没能被光刻胶图案PR保护的部分被去除。与此不同，对应于周边区域PA的平坦化层117的第三部分117c中的被光刻胶图案PR保护的部分残存。另外，如图15e所示，在蚀刻工艺时，光刻胶图案PR也可以被全部蚀刻而去除。即，局部蚀刻平坦化层117的第三部分117c的步骤和去除光刻胶图案PR的步骤可以同时实现。

之后，在预备像素界定膜119p没有被去除的状态下，进行蚀刻工艺以使焊盘连接电极PCE成为单层膜(图15e以及图15f)。进行用于去除第二预备像素界定膜119pb以暴露像素电极310的一部分的蚀刻工艺(图15f以及图15g)。可以去除第二预备像素界定膜119pb而形成像素界定膜119。在图13a至13g中进行了叙述，因此省略关于图15a至图15g的详细内容。

图16以及图17是简要示出根据本发明的一实施例的显示装置的截面图。图16以及图17相当于图9以及图11的一部分变形实施例。在图16以及图17中，与图9以及图11相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图16，显示装置1(参照图1)包括：薄膜晶体管TFT，配置于与显示区域DA对应的基板100上；以及焊盘部PAD，配置于与周边区域PA对应的基板100上。作为配置于薄膜晶体管TFT上并使焊盘部PAD暴露的绝缘层，包括平坦化层117，平坦化层117包括第一部分117a以及从第一部分117a向一侧延伸的第二部分117b。此时，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。

在平坦化层117上可以配置有像素界定膜119。此时，平坦化层117的侧面和像素界定膜119的侧面可以是相同面的蚀刻面。平坦化层117的第一部分117a的侧面和像素界定膜119的侧面可以是相同面的蚀刻面。

以下，参照图16，根据叠层结构，更具体地说明包括在显示装置1中的结构。

可以在基板100上配置有缓冲层111。在基板100和缓冲层111之间可以还包括阻挡层。在基板100和缓冲层111之间可以配置有导电层BML、电极层E、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。与图9以及图11所示的不同，电极层E等不与导电层BML配置于彼此不同的层。导电层BML、电极层E、第一电极CE1以及辅助焊盘电极SPE配置于相同层，因此导电层BML、电极层E、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE可以对一个金属层进行图案化而同时形成。因此，能够减少用于制造显示装置1的掩模的数量。

在缓冲层111上可以配置有半导体层A。在半导体层A上可以配置有栅极绝缘层113。如图16所示，栅极绝缘层113可以图案化成与半导体层A的一部分重叠。

在栅极绝缘层113上可以配置有栅极电极G以与半导体层A至少一部分重叠。另外，在栅极绝缘层113上可以配置有第一桥接(bridge)电极BE1、第二桥接电极BE2、存储电容器Cst的第二电极CE2以及焊盘电极PE。

第一桥接电极BE1可以通过分别形成于栅极绝缘层113以及缓冲层111的接触孔，分别连接于导电层BML以及半导体层A。导电层BML和半导体层A可以通过第一桥接电极BE1电连接。

第二桥接电极BE2可以通过分别形成于栅极绝缘层113以及缓冲层111的接触孔，分别连接于电极层E以及半导体层A。电极层E和半导体层A可以通过第二桥接电极BE2电连接。

存储电容器Cst的第一电极CE1和第二电极CE2可以将栅极绝缘层113以及缓冲层111置于之间而彼此重叠。栅极绝缘层113以及缓冲层111可以起到存储电容器Cst的介电层的功能。在图16中示出为存储电容器Cst的第二电极CE2与栅极电极G包含相同物质，但是存储电容器Cst的第二电极CE2也可以与半导体层A包含相同物质。存储电容器Cst的第二电极CE2也可以与半导体层A配置于相同层。

可以是，在栅极电极G、第一桥接电极BE1、第二桥接电极BE2以及存储电容器Cst的第二电极CE2上配置有电极保护层EPL，在焊盘电极PE上配置有焊盘保护层PPL。

栅极电极G、第一桥接电极BE1、第二桥接电极BE2、存储电容器Cst的第二电极CE2以及焊盘电极PE可以被无机保护层PVX覆盖。

在无机保护层PVX上配置有平坦化层117，平坦化层117包括用于连接薄膜晶体管TFT和像素电极310的接触孔。平坦化层117可以配置成暴露焊盘部PAD。即，平坦化层117可以不配置于周边区域PA，并不与焊盘部PAD重叠。

在平坦化层117上配置有发光元件300。发光元件300包括像素电极310、包括有机发光层的中间层320以及对电极330。

在平坦化层117上可以配置有像素界定膜119。像素界定膜119可以覆盖像素电极310的边缘并具有暴露像素电极310的一部分的开口。平坦化层117和像素界定膜119可以具有相同蚀刻面s、s'。

在一实施例中，如图17所示，在焊盘电极PE上可以配置有焊盘连接电极PCE。显示装置1可以还包括配置于与周边区域PA对应的无机保护层PVX上并包含与平坦化层117相同物质的绝缘层118。绝缘层118可以配置于焊盘电极PE和焊盘连接电极PCE之间，并与焊盘连接电极PCE至少一部分重叠。与焊盘连接电极PCE重叠的绝缘层118的表面可以具有倾斜。

当制造根据图16以及图17所示的一实施例的显示装置1时，可以相同地应用在图14b至图14i、图15a至图15g中叙述的显示装置的制造方法。

图18是简要示出根据本发明的一实施例的显示装置的截面图。在图18中，与图9相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图18，在根据本发明的一实施例的显示装置1(参照图1)的显示区域DA上可以配置有至少一个薄膜晶体管TFT以及与薄膜晶体管TFT连接的显示元件。

根据本实施例的显示装置1的显示区域DA具备第一至第三像素PX1、PX2、PX3。当然，这是示例性的，显示装置1可以具备更多的像素。并且，在图18中示出为第一至第三像素PX1、PX2、PX3彼此相邻，但是本发明不限于此。即，在第一至第三像素PX1、PX2、PX3之间也可以介有其他布线等构成要件。由此，例如，第一像素PX1和第二像素PX2可以不是彼此相邻配置的像素。另外，在图18中第一至第三像素PX1、PX2、PX3的截面可以不是在相同方向上的截面。

第一至第三像素PX1、PX2、PX3各自包括发光区域EA。发光区域EA可以是生成光并向外部射出的区域。可以是，在发光区域EA之间配置有非发光区域NEA，通过所述非发光区域NEA划分发光区域EA。

第一至第三像素PX1、PX2、PX3可以实现彼此不同的光。例如，可以是，第一像素PX1实现红色光，第二像素PX2实现绿色光，第三像素PX3实现蓝色光。当在平面上观察时，发光区域EA可以呈各种多边形或圆形的形状，当然可以进行条纹排列、五格排列等各种排列。

另一方面，根据本实施例的显示装置1可以分别对应于发光区域EA而具备第一量子点层220a、第二量子点层220b以及透射层220c。第一量子点层220a、第二量子点层220b以及透射层220c可以包括量子点(Quantum Dot)和金属纳米颗粒。

例如，可以是，第一像素PX1包括第一量子点层220a，第二像素PX2包括第二量子点层220b，第三像素PX3包括透射层220c。

在本实施例中，包括在第一量子点层220a以及第二量子点层220b中的量子点的平均尺寸可以彼此不同。

以下，将针对根据本发明的一实施例的显示装置1，根据图18所示的叠层顺序，进行具体说明。

基板100(以下，指称为下基板)可以包含玻璃材料、陶瓷材料、金属材料或具有柔性或可弯曲特性的物质。在下基板100和缓冲层111之间可以还包括阻挡层(未图示)。

可以是，在下基板100上配置有导电层BML，在缓冲层111上配置有半导体层A。在半导体层A上可以将栅极电极G配置成将栅极绝缘层113置于之间而与所述半导体层A至少一部分重叠。

可以设置层间绝缘层115以覆盖栅极电极G。在层间绝缘层115上方可以配置有源极电极以及漏极电极等。

可以是，在源极电极以及漏极电极上配置有平坦化层117，在平坦化层117上配置有第一至第三发光元件300a、300b、300c。第一至第三发光元件300a、300b、300c各自共同地包括像素电极310、包括有机发光层的中间层320以及对电极330。

在平坦化层117上可以配置有像素界定膜119。在一实施例中，如图18所示，平坦化层117和像素界定膜119可以具有相同蚀刻面s、s'。平坦化层117和像素界定膜119可以通过相同的蚀刻工艺同时形成，并可以包括相同蚀刻面s、s'。可以利用像素界定膜119作为掩模而蚀刻平坦化层117的一部分，像素界定膜119的外侧面和平坦化层117的侧面可以位于相同蚀刻面s、s'上。像素界定膜119的外侧面和平坦化层117的第一部分117a的侧面可以位于相同蚀刻面s、s'上。

在像素界定膜119与平坦化层117的第一部分117a具有相同蚀刻面s、s'的情况下，像素界定膜119可以与第一部分117a对应配置。像素界定膜119可以与第一部分117a对应配置，并不配置于第二部分117b。像素界定膜119可以从与第二部分117b对应的部分去除。用有机物形成的绝缘层可以被去除将像素界定膜119的厚度t与平坦化层117的台阶ST相加的值。在这种情况下，与发光元件300相邻的像素界定膜119以及平坦化层117被去除一部分，因此减小显示装置1内的有机物的体积(volume)，能够最小化有机物的放气。因此，即使显示装置1长时间暴露于太阳光，也能够防止或最小化太阳光引起的有机物的分解，因此能够防止放气引起的像素收缩等之类缺陷。能够提高显示装置1的可靠性。

第一至第三发光元件300a、300b、300c可能容易被来自外部的水分或氧气等损坏，因此可以用薄膜封装层400覆盖而被保护。薄膜封装层400可以覆盖显示区域DA并延伸至显示区域DA外侧。薄膜封装层400包括至少一个有机封装层和至少一个无机封装层。例如，薄膜封装层400可以包括第一无机封装层410、有机封装层420以及第二无机封装层430。

第一无机封装层410可以覆盖对电极330，并包含氧化硅、氮化硅及/或三氮氧化硅等。尽管未图示，但是根据需要，在第一无机封装层410和对电极330之间也可以介有覆盖层等其他层。第一无机封装层410沿着其下方的结构物形成，因此上面不平坦。有机封装层420可以覆盖这样的第一无机封装层410，并与第一无机封装层410不同地使得其上面大致平坦。

即使在薄膜封装层400内产生裂纹，薄膜封装层400也可以通过前述的多层结构使得那样的裂纹在第一无机封装层410与有机封装层420之间或者有机封装层420与第二无机封装层430之间不连接。由此，能够防止或最小化形成使得来自外部的水分或氧气等渗透到显示区域DA的路径。

如上所述，可以从与平坦化层117的第二部分117b对应的部分去除用有机物形成的绝缘层。有机封装层420可以进一步配置绝缘层被去除的量。有机封装层420的厚度t4可以增厚绝缘层被去除的量，因此从外部流入的异物等难以到达对电极330，从而能够防止发生发光元件300的劣化。能够防止薄膜封装层400被从外部流入的异物等损坏，并由于薄膜封装层400的损坏而发生发光元件300的劣化。

上基板200位于下基板100上方，并使对电极330介于上基板200和下基板100之间。上基板200可以包含玻璃、金属或聚合物树脂。如果上基板200具有柔性或可弯曲的特性，则上基板200可以例如包含聚醚砜(polyethersulphone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyetherimide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)或乙酸丙酸纤维素(cellulose acetate propionate)之类聚合物树脂。当然，上基板200也可以具有包括各自包含这样的聚合物树脂的两个层和介于这些层之间的包含(氧化硅、氮化硅、氮氧化硅等)无机物的阻挡层的多层结构等，可以进行各种变形。

在上基板200的下基板100方向的下面上配置有遮光层230。遮光层230分别对应于第一至第三发光元件300a、300b、300c而包括开口，第一至第三滤光器层210a、210b、210c分别位于所述开口内。遮光层230作为黑色矩阵，可以是用于提升色鲜明度以及对比度的层。遮光层230可以包含黑色颜料、黑色染料或黑色颗粒中的至少一种。在一部分实施例中，遮光层230可以包含Cr或CrO_X、Cr/CrO_X、Cr/CrO_X/CrN_Y、树脂(碳颜料、RGB混合颜料)、石墨(Graphite)、非Cr基等材料。

可以是，第一滤光器层210a仅使属于630nm至780nm的波长的光通过，第二滤光器层210b仅使属于495nm至570nm的波长的光通过，第三滤光器层210c仅使属于450nm至495nm的波长的光通过。第一至第三滤光器层210a、210b、210c可以在显示装置1中起到减少外光反射的作用。

在遮光层230上配置有第一上绝缘层240。第一上绝缘层240包括与第一发光元件300a对应的第1-1开口241a、与第二发光元件300b对应的第1-2开口241b以及与第三发光元件300c对应的第1-3开口241c。第一量子点层220a位于第1-1开口241a内，第二量子点层220b位于第1-2开口241b内，透射层220c位于第1-3开口241c内。第一量子点层220a以及第二量子点层220b可以以喷墨印刷方式形成。

第一上绝缘层240可以例如包含有机物质。根据情况，第一上绝缘层240可以包含遮光物质以起到遮光层的功能。遮光物质可以例如包含黑色颜料、黑色染料、黑色颗粒或金属颗粒中的至少一种。在一实施例中，第一上绝缘层240可以是蓝色。

第一量子点层220a可以使得从像素电极310上的中间层320生成的第一波段的光变换为第二波段的光。例如，若从像素电极310上的中间层320生成属于450nm至495nm的波长的光，则第一量子点层220a可以使该光变换为属于630nm至780nm的波长的光。由此，在第一像素PX1中，属于630nm至780nm的波长的光通过上基板200向外部发出。

第二量子点层220b可以使得从像素电极310上的中间层320生成的第一波段的光变换为第三波段的光。例如，若从像素电极310上的中间层320生成属于450nm至495nm的波长的光，则第二量子点层220b可以使该光变换成属于495nm至570nm的波长的光。由此，在第二像素PX2中，属于495nm至570nm的波长的光通过上基板200向外部发出。

第一量子点层220a和第二量子点层220b各自可以具有量子点分散在树脂内的形式。量子点包括硫化镉(CdS)、碲化镉(CdTe)、硫化锌(ZnS)或磷化铟(InP)等的半导体物质。量子点的其尺寸可以为几纳米，根据量子点的尺寸，变换后的光的波长不同。第一量子点层220a和第二量子点层220b所包含的树脂只要是透光性物质，任何物质都可以使用。例如，可以利用丙烯酸、苯并环丁烯(BCB；Benzocyclobutene)或六甲基二硅氧烷(HMDSO；Hexamethyldisiloxane)之类聚合物树脂作为第一量子点层220a和第二量子点层220b形成用物质。

在第三像素PX3中，可以将从中间层320生成的第一波长的光无波长变换地向外部发出。因此，第三像素PX3可以不具有量子点层。如此，在第1-3开口241c内可以不需要量子点层，因此可以配置用透光性树脂形成的透射层220c。透射层220c可以包含丙烯酸、苯并环丁烯(BCB；Benzocyclobutene)或六甲基二硅氧烷(HMDSO；Hexamethyldisiloxane)。当然，根据情况，也可以与图18中示出的不同，在第1-3开口241c内不存在透射层220c。

在这样的根据本实施例的显示装置中，在第一像素PX1中向外部发出第二波段的光，在第二像素PX2中向外部发出第三波段的光，在第三像素PX3中向外部发出第一波段的光。因此，根据本实施例的显示装置1可以显示全彩色图像。

在第一上绝缘层240上配置有第二上绝缘层250。第二上绝缘层250包括与第1-1开口241a对应的第2-1开口251a、与第1-2开口241b对应的第2-2开口251b以及与第1-3开口241c对应的第2-3开口251c。

分别位于第1-1开口241a以及第1-2开口241b内的第一量子点层220a以及第二量子点层220b可以以喷墨印刷方式形成，第2-1开口251a以及第2-2开口251b可以是在喷墨印刷时通过喷嘴喷射的墨落下而移动的通道。通过包括第2-1开口251a以及第2-2开口251b的第二上绝缘层250而移动的墨水可以分别到达第1-1开口241a以及第1-2开口241b内，并形成第一量子点层220a以及第二量子点层220b。

第二上绝缘层250可以包含遮光物质。例如，遮光物质可以包含黑色颜料、黑色染料、黑色颗粒或金属颗粒中的至少一种。另外，在一实施例中，第二上绝缘层250可以是蓝色。如上所述，第一上绝缘层240也可以包含遮光物质，但是为了通过喷墨印刷方式形成第一量子点层220a以及第二量子点层220b，构成第一上绝缘层240和第二上绝缘层250的物质可以不同。

作为一例，在喷墨印刷时通过喷嘴喷射的墨移动的通道即第二上绝缘层250可以包含与墨没有亲和性的物质。另外，积累墨而形成第一量子点层220a以及第二量子点层220b的第一上绝缘层240可以包含与墨有亲和性的物质。

在图18中将第一上绝缘层240以及第二上绝缘层250全部示出，但是可以省略第二上绝缘层250，也可以在上基板200上仅配置有第一上绝缘层240。

在下基板100和上基板200之间可以还配置有填充剂600。填充剂600可以针对外部压力等起到缓冲作用。填充剂600可以用甲基硅酮(methyl silicone)、苯基硅酮(phenylsilicone)、聚酰亚胺等有机物质形成。但是，不限于此，填充剂600也可以用作为有机密封剂的聚氨酯树脂、环氧树脂、丙烯酸树脂或作为无机密封剂的硅等形成。

图19是简要示出根据本发明的一实施例的显示装置的截面图。具体地，图19是将图1的显示装置沿着I-I'以及II-II'截取的示例性截面图。在图19中，与图9相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图19，显示装置1具备显示区域DA和周边区域PA。基板100可以具备与显示区域DA以及周边区域PA对应的区域。

参照图19的显示区域DA，可以在基板100上配置有导电层BML、薄膜晶体管TFT以及发光元件300。对此的详细内容已在图9中叙述。

在发光元件300上可以配置有薄膜封装层400。薄膜封装层400可以配置成覆盖显示区域DA整体，并向周边区域PA侧延伸而覆盖周边区域PA的一部分。薄膜封装层400可以延伸至公共电压供应线CVL的外侧。

薄膜封装层400可以包括第一无机封装层410、第二无机封装层430以及介于它们之间的有机封装层420。

对电极330的一部分330a可以向周边区域PA侧延伸而与公共电压供应线CVL重叠。在对电极330的一部分330a与公共电压供应线CVL之间可以配置有连接布线CL。连接布线CL可以将公共电压供应线CVL和对电极330电连接而使公共电压可以传输于对电极330。

尽管在图19中未示出，但是在周边区域PA上配置有驱动电路区域。例如，在驱动电路区域可以配置有栅极驱动电路部。栅极驱动电路部可以包括薄膜晶体管，并包括与薄膜晶体管连接的布线。

缓冲层111、层间绝缘层115、无机保护层PVX可以向周边区域PA延伸。

在与周边区域PA对应的无机保护层PVX上可以配置有第一坝部DAM1、第二坝部DAM2以及掩模支架MS。第一坝部DAM1、第二坝部DAM2以及掩模支架MS可以配置成在平面上围绕显示区域DA的外围。即，可以是，第一坝部DAM1配置成围绕显示区域DA的外围，第二坝部DAM2配置成围绕第一坝部DAM1的外围，掩模支架MS配置成围绕第二坝部DAM2的外围。

第一坝部DAM1以及第二坝部DAM2可以起到防止薄膜封装层400的有机封装层420溢出到基板100外侧的作用。掩模支架MS可以起到支承在形成对电极330等时使用的开口掩膜的作用。

薄膜封装层400中的第一无机封装层410以及第二无机封装层430可以与第一坝部DAM1以及第二坝部DAM2局部重叠。与此不同，如图19所示，第一无机封装层410以及第二无机封装层430可以不与掩模支架MS重叠。

第一坝部DAM1、第二坝部DAM2以及掩模支架MS可以以双层结构设置。第一坝部DAM1、第二坝部DAM2以及掩模支架MS可以各自包括与平坦化层117以及像素界定膜119包含相同物质的周边绝缘层117s、119s。分别形成第一坝部DAM1、第二坝部DAM2以及掩模支架MS的周边绝缘层117s、119s可以与平坦化层117以及像素界定膜119配置于相同层。

在分别形成第一坝部DAM1、第二坝部DAM2以及掩模支架MS的周边绝缘层117s、119s之间可以介有周边电极层310a、310b、310c。各个周边电极层310a、310b、310c可以与像素电极310包含相同物质。各个周边电极层310a、310b、310c可以与像素电极310配置于相同层。各个周边电极层310a、310b、310c可以被第二周边绝缘层119s围绕。

第一周边绝缘层117s和第二周边绝缘层119s可以具有相同蚀刻面。第一周边绝缘层117s的侧面和第二周边绝缘层119s的侧面可以位于相同蚀刻面上。

掩模支架MS的宽度可以比第一坝部DAM1的宽度宽。掩模支架MS的宽度可以比第二坝部DAM2的宽度宽。作为一例，掩模支架MS的宽度可以是第一坝部DAM1的宽度的约4倍至6倍。

包括在根据本发明的一实施例的显示装置1中的像素界定膜119和平坦化层117可以具有相同蚀刻面。在薄膜封装层400中有机封装层420的厚度t4可以增厚像素界定膜119和平坦化层117被蚀刻而去除的量，因此从外部流入的异物等难以到达对电极330，从而能够防止发生发光元件300的劣化。能够防止薄膜封装层400被从外部流入的异物等损坏，并由于薄膜封装层400损坏而发生发光元件300的劣化。

另外，能够减小显示装置1内的有机物的体积(volume)来最小化有机物的放气。

图20a是简要示出根据本发明的一实施例的显示装置的截面图。

参照图20a，显示装置1(参照图1)包括：薄膜晶体管TFT，配置于与显示区域DA对应的基板100上；以及焊盘部PAD，配置于与周边区域PA对应的基板100上。

显示装置1包括平坦化层117作为配置于薄膜晶体管TFT上并使焊盘部PAD暴露的绝缘层，并包括配置于平坦化层117上的像素界定膜119。此时，与周边区域PA相邻的平坦化层117的侧面和像素界定膜119的侧面可以对齐。这可以意指与周边区域PA相邻的平坦化层117的侧面和像素界定膜119的侧面位于相同面上。与周边区域PA相邻的平坦化层117的侧面和像素界定膜119的侧面可以是通过相同蚀刻工艺形成的相同面的蚀刻面。

以下，参照20a，根据叠层结构，更具体地说明包括在显示装置1中的结构。

基板100可以包含玻璃材料、陶瓷材料、金属材料或具有柔性或可弯曲特性的物质。基板100可以具有所述物质的单层或多层结构，在多层结构的情况下可以还包括无机层。在一部分实施例中，基板100可以具有有机物/无机物/有机物的结构。

缓冲层111可以减少或阻止异物、湿气或外部气体从基板100的下方渗透，并可以在基板100上提供平坦面。

在基板100和缓冲层111之间可以还包括阻挡层(未图示)。阻挡层可以起到防止或最小化来自基板100等的杂质渗透到半导体层A的作用。

在缓冲层111上可以配置有半导体层A。半导体层A可以包含氧化物半导体物质。半导体层A可以例如包含从包含铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)以及锌(Zn)的组选择的一个以上物质的氧化物。

作为一例，半导体层A可以是ITZO(InSnZnO)半导体层、IGZO(InGaZnO)半导体层等。

半导体层A可以包括沟道区域C以及分别配置于沟道区域C的一侧及另一侧的源极区域S和漏极区域D。半导体层A可以以单层或多层构成。

在基板100和缓冲层111之间可以配置有导电层BML。导电层BML可以配置成与半导体层A的沟道区域C重叠。导电层BML可以包含含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以形成为包含所述材料的多层或单层。作为一例，导电层BML可以以Ti/Al/Ti的多层结构形成。

导电层BML可以配置成与包含氧化物半导体物质的半导体层A重叠。包含氧化物半导体物质的半导体层A具有不易受光的特性，因此导电层BML可以防止由于从基板100侧入射的外部光在半导体层A诱发光电流而包含氧化物半导体物质的薄膜晶体管TFT的元件特性变化。另外，导电层BML可以连接于漏极区域D。尽管在图20a中示出导电层BML连接于漏极区域D，但是导电层BML也可以连接于源极区域S。

在半导体层A上可以配置有栅极绝缘层113。栅极绝缘层113可以包含氧化硅(SiO₂)、氮化硅(SiN_X)、氮氧化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO₂)等。

如图20a所示，栅极绝缘层113可以图案化成与半导体层A的一部分重叠。即，栅极绝缘层113可以图案化成使源极区域S和漏极区域D暴露。

栅极绝缘层113和半导体层A重叠的区域可以理解为沟道区域C。源极区域S和漏极区域D经过利用等离子体处理等的导体化过程，此时，在半导体层A中与栅极绝缘层113重叠的部分(即，沟道区域C)没有暴露于等离子体处理而具有与源极区域S和漏极区域D不同的性质。即，可以是，通过将对半导体层A进行等离子体处理时位于栅极绝缘层113上方的栅极电极G用作自对准(self align)掩模，在与栅极绝缘层113重叠的位置形成没有进行等离子体处理的沟道区域C，在沟道区域C的两侧分别形成进行了等离子体处理的源极区域S和漏极区域D。

作为另一实施例，也可以是，栅极绝缘层113不图案化成与半导体层A的一部分重叠，并配置于基板100整面以覆盖半导体层A。

在栅极绝缘层113上可以配置有栅极电极G以与半导体层A至少一部分重叠。另外，在栅极绝缘层113上可以配置有存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。

在一实施例中，存储电容器Cst可以以第一电极CE1以及第二电极CE2设置，并如图20a所示那样不与薄膜晶体管TFT重叠而单独存在。与此不同，存储电容器Cst可以与薄膜晶体管TFT重叠。例如，薄膜晶体管TFT的栅极电极G可以执行作为存储电容器Cst的第一电极CE1的功能。

可以具备层间绝缘层115以覆盖半导体层A、栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。

在层间绝缘层115上方可以配置有电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE等。电极层E可以是源极电极、漏极电极、数据线等。

电极层E可以通过接触孔接通于半导体层A的源极区域S或漏极区域D。另外，通过形成于缓冲层111以及层间绝缘层115的接触孔，导电层BML和半导体层A的源极区域S或漏极区域D可以连接。

存储电容器Cst的第二电极CE2将层间绝缘层115置于之间而与第一电极CE1重叠，并形成电容。在此情况下，层间绝缘层115可以起到存储电容器Cst的介电层的功能。

焊盘电极PE可以通过形成于层间绝缘层115的接触孔，接通于辅助焊盘电极SPE。在图20a中将连接焊盘电极PE和辅助焊盘电极SPE的接触孔示出为三个，但是也可以是其以上或其以下。另外，在图20a中示出辅助焊盘电极SPE，但是可以省略辅助焊盘电极SPE。

可以是，在电极层E以及存储电容器Cst的第二电极CE2上配置有电极保护层EPL，在焊盘电极PE上配置有焊盘保护层PPL。

电极保护层EPL以及焊盘保护层PPL可以具备从包括铟锡氧化物(ITO；Indium TinOxide)、铟锌氧化物(IZO；Indium Zinc Oxide)、氧化锌(ZnO；zinc oxide)、氧化铟(In₂O₃；indium oxide)、氧化铟镓(IGO；indium gallium oxide)以及氧化铝锌(AZO；aluminumzinc oxide)的组选择的一种以上。

电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE可以与电极保护层EPL以及焊盘保护层PPL一起图案化。由此，不需要用于图案化电极保护层EPL以及焊盘保护层PPL的单独的掩模，因此能够减少掩模数。

焊盘电极PE和焊盘保护层PPL可以一起图案化，因此焊盘电极PE的侧面和焊盘保护层PPL的侧面可以对齐。焊盘电极PE和焊盘保护层PPL可以通过相同的蚀刻工艺同时形成，并可以包括相同蚀刻面。焊盘电极PE的侧面和焊盘保护层PPL的侧面可以位于相同蚀刻面上。尽管将焊盘电极PE和焊盘保护层PPL作为例子进行了说明，但是电极层E和电极保护层EPL、存储电容器Cst的第二电极CE2和电极保护层EPL可以也相同地应用。

电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE可以用无机绝缘层(以下，无机保护层)PVX覆盖。无机保护层PVX可以是用无机材料形成的无机绝缘膜。作为无机材料，可以利用聚硅氧烷、氮化硅、氧化硅、氮氧化硅等。另外，无机保护层PVX可以是氮化硅(SiN_X)和氧化硅(SiO_X)的单层膜或多层膜。无机保护层PVX可以为了覆盖并保护配置于层间绝缘层115上的一部分布线而采用。

无机保护层PVX可以包括：第一接触孔CNT1，用于连接薄膜晶体管TFT和像素电极310；以及开口OP，暴露焊盘部PAD。

沿着一方向的焊盘部PAD的上面的宽度W1可以与开口OP的宽度W2相同。具体地，沿着一方向的焊盘保护层PPL的上面的宽度W1可以与开口OP的宽度W2相同。焊盘保护层PPL的上面可以通过形成于无机保护层PVX的开口OP暴露。如图20a所示，焊盘保护层PPL的上面可以通过开口OP全部暴露。

如在图1中所叙述那样，焊盘部PAD可以附着有印刷电路基板或驱动器IC芯片。在这种情况下，焊盘部PAD与印刷电路基板或驱动器IC芯片的接触宽度可以根据形成于无机保护层PVX的开口OP的尺寸改变。如图20a所示，在焊盘保护层PPL的上面通过开口OP全部暴露的情况下，焊盘部PAD与印刷电路基板或驱动器IC芯片能够接触的面积可以最大。因此，能够减少焊盘部PAD与印刷电路基板或驱动器IC芯片的接触不良，能够减小显示装置1驱动时发生不良的风险。

平坦化层117配置成覆盖电极层E以及存储电容器Cst的第二电极CE2，平坦化层117包括用于连接薄膜晶体管TFT和像素电极310的第二接触孔。

平坦化层117可以由用有机物质形成的膜以单层或多层形成，并提供平坦的上面。平坦化层117可以配置成暴露焊盘部PAD。即，平坦化层117可以不配置于周边区域PA，并不与焊盘部PAD重叠。

作为比较例，平坦化层可以残存而配置于显示面板外围区域。在这种情况下，显示面板外围区域的残留的平坦化层可能作用为来自外部的透湿路径，存在引发发光元件劣化等可靠性问题的风险。

在平坦化层117上配置有发光元件300。发光元件300包括像素电极310、包括有机发光层的中间层320以及对电极330。

在平坦化层117上可以配置有像素界定膜119。像素界定膜119可以覆盖像素电极310的边缘并具有暴露像素电极310的一部分的开口。另外，像素界定膜119可以通过增加像素电极310的边缘与像素电极310上方的对电极330之间的距离，起到防止在像素电极310的边缘处产生电弧等的作用。

在一实施例中，如图20a所示，平坦化层117和像素界定膜119可以具有相同蚀刻面s。如在图22i以及图22j中所后述那样，平坦化层117和像素界定膜119可以通过相同的蚀刻工艺同时形成，并可以包括相同蚀刻面s。

与周边区域PA相邻的平坦化层117的侧面和像素界定膜119的外侧面可以位于相同蚀刻面s上。换句话说，与周边区域PA相邻的平坦化层117的侧面和像素界定膜119的外侧面可以位于相同面上。再换句话说，与周边区域PA相邻的平坦化层117的侧面和像素界定膜119的外侧面可以没有台阶地形成，并可以没有边界地形成。与周边区域PA相邻的平坦化层117的侧面和像素界定膜119的外侧面可以对齐。

中间层320可以配置于通过像素界定膜119形成的开口内，并包括有机发光层。

对电极330可以是半透明电极或反射电极。在一部分实施例中，对电极330可以是透明或半透明电极，并可以用包含Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或它们的化合物的功函数小的金属薄膜形成。另外，可以在金属薄膜之上还配置有ITO、IZO、ZnO或In₂O₃等的透明导电氧化物(TCO；transparent conductive oxide)膜。对电极330可以跨显示区域DA而配置，并配置于中间层320和像素界定膜119的上方。对电极330可以在多个发光元件300中一体地形成而对应于多个像素电极310。

这样的有机发光元件容易被来自外部的水分或氧气等损坏，因此如在图24中所后述那样，可以使薄膜封装层400覆盖有机发光元件而保护它们。薄膜封装层400可以包括第一无机封装层410、有机封装层420以及第二无机封装层430。

图20b以及图21是简要示出根据本发明的一实施例的显示装置的截面图。在图20b以及图21中，与图20a相同的附图标记称为相同的部件，省略对它们的重复说明。图20b作为图20a的变形实施例，在平坦化层117的结构上存在区别。另外，图21作为图20a的变形实施例，在无机保护层PVX的结构上存在区别。以下，重复的内容以图20a的说明代替，以区别点为主进行说明。

参照图20b，平坦化层117可以包括配置于薄膜晶体管TFT上的第一部分117a和从第一部分117a向周边区域PA侧延伸的第二部分117b。此时，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。

从基板100的上面到第一部分117a的上面的垂直距离d1和从基板100的上面到第二部分117b的上面的垂直距离d2可以不同。作为一例，如图20b所示，从基板100的上面到第一部分117a的上面的垂直距离d1可以比从基板100的上面到第二部分117b的上面的垂直距离d2远。

平坦化层117的第一部分117a和像素界定膜119可以具有相同蚀刻面。如图23c以及23d中所后述那样，平坦化层117的第一部分117a和像素界定膜119可以通过相同的蚀刻工艺同时形成，并可以包括相同蚀刻面。

与周边区域PA相邻的平坦化层117的第一部分117a的侧面和像素界定膜119的外侧面可以位于相同蚀刻面上。换句话说，与周边区域PA相邻的平坦化层117的第一部分117a的侧面和像素界定膜119的外侧面可以位于相同面上。再换句话说，与周边区域PA相邻的平坦化层117的第一部分117a的侧面和像素界定膜119的外侧面可以没有台阶地形成，并可以没有边界地形成。与周边区域PA相邻的平坦化层117的第一部分117a的侧面和像素界定膜119的外侧面可以对齐。

参照图21，沿着一方向的焊盘部PAD的上面的宽度W1可以小于开口OP的宽度W3。具体地，沿着一方向的焊盘保护层PPL的上面的宽度W1可以小于开口OP的宽度W3。

焊盘保护层PPL的上面以及焊盘保护层PPL的侧面可以通过形成于无机保护层PVX的开口OP暴露。如图21所示，焊盘保护层PPL的上面以及侧面可以通过开口OP全部暴露。另外，焊盘电极PE的侧面可以通过开口OP局部暴露。

如在图1中所叙述那样，焊盘部PAD可以附着有印刷电路基板或驱动器IC芯片。在这种情况下，焊盘部PAD与印刷电路基板或驱动器IC芯片的接触宽度可以根据形成于无机保护层PVX的开口OP的尺寸改变。如图21所示，在焊盘保护层PPL的上面以及侧面通过开口OP全部暴露的情况下，焊盘部PAD与印刷电路基板或驱动器IC芯片能够接触的面积可以最大。因此，能够减少焊盘部PAD与印刷电路基板或驱动器IC芯片的接触不良，能够减小显示装置1驱动时发生不良的风险。

到此为止，仅针对显示装置进行了主要说明，但是本发明不限于此。例如，用于制造这种显示装置的显示装置制造方法也属于本发明的范围。

图22a至图22j是依次示出根据本发明的一实施例的显示装置的制造方法的截面图。在图22a至图22j中，与图20a相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图22a，首先，在基板100上依次形成导电层BML、缓冲层111、半导体层A、栅极绝缘层113、栅极电极G、存储电容器Cst的第一电极CE1以及第二电极CE2、辅助焊盘电极SPE、层间绝缘层115、电极层E、焊盘电极PE、电极保护层EPL、焊盘保护层PPL以及无机保护层PVX。

导电层BML可以图案化预备-导电层(未图示)而形成。预备-导电层可以包含含有钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并可以形成为包含所述材料的多层或单层。

缓冲层111可以用氧化硅(SiO₂)或氮化硅(SiN_X)设置，并可以通过化学气相蒸镀法(Chemical Vapor Deposition，CVD)、溅射(sputtering)等蒸镀方法形成。

在缓冲层111上可以配置有半导体层A。半导体层A可以图案化预备-半导体层(未图示)而形成。预备-半导体层可以用氧化物半导体形成，并且可以通过化学气相蒸镀法蒸镀。

可以是，在半导体层A上配置栅极绝缘层113以及栅极电极G，在缓冲层111上配置栅极绝缘层113、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE。

栅极绝缘层113、栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE可以图案化预备-栅极绝缘层(未图示)以及预备-金属层(未图示)而形成。

预备-栅极绝缘层可以用氧化硅(SiO₂)、氮化硅(SiN_X)、氮氧化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO₂)等设置，并可以通过化学气相蒸镀法(Chemical Vapor Deposition，CVD)、溅射(sputtering)等蒸镀方法形成，且不限于此。

预备-金属层可以用从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)、铜(Cu)中选择的一种以上的金属以单层或多层设置，并可以通过化学气相蒸镀法、等离子体增强CVD(plasmaenhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physicalvapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layer deposition，ALD)等蒸镀方法形成，且不限于此。

在对预备-栅极绝缘层进行图案化时，进行等离子体处理，不与栅极电极G重叠并暴露的半导体层A的一部分经过利用等离子体处理的导体化过程。其结果，等离子体处理时暴露的源极区域S和漏极区域D导体化，与栅极电极G重叠的沟道区域C具有与源极区域S以及漏极区域D不同的性质。

在栅极电极G、存储电容器Cst的第一电极CE1以及辅助焊盘电极SPE上形成层间绝缘层115。在形成层间绝缘层115后，形成贯通层间绝缘层115并分别暴露导电层BML、半导体层A以及辅助焊盘电极SPE的一部分的接触孔。

在层间绝缘层115上形成电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE。另外，在电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE上形成电极保护层EPL以及焊盘保护层PPL。

电极层E、存储电容器Cst的第二电极CE2、焊盘电极PE、电极保护层EPL以及焊盘保护层PPL可以在层间绝缘层115上面整体依次蒸镀预备-电极层(未图示)以及预备-保护层(未图示)，并通过掩模工艺、蚀刻工艺而形成。即，电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE可以与电极保护层EPL以及焊盘保护层PPL一起进行图案化。由此，不需要用于对电极保护层EPL以及焊盘保护层PPL进行图案化的单独的掩模，因此能够减少掩模数。

在电极层E、存储电容器Cst的第二电极CE2以及焊盘电极PE上形成无机保护层PVX。无机保护层PVX可以是用无机材料形成的无机绝缘膜，并可以通过化学气相蒸镀法、等离子体增强CVD(plasma enhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physical vapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layer deposition，ALD)等蒸镀方法形成，且不限于此。

参照图22b，可以在无机保护层PVX上配置平坦化物质层117'。可以在平坦化物质层117'上配置第一掩模M1。第一掩模M1可以按照每个区域调节施加于平坦化物质层117'的曝光(light exposure)量。例如，与第一掩模M1的第二区域AR2相比，第一掩模M1的第四区域AR4可以将施加于平坦化物质层117'的曝光量调节得小。作为一例，第一掩模M1可以是半色调掩模(half-tone mask)或狭缝掩模(slit mask)。在一部分实施例中，第一掩模M1的第一区域AR1以及第三区域AR3可以遮蔽以不曝光平坦化物质层117'。

可以通过第一掩模M1以按照每个区域不同的曝光量曝光平坦化物质层117'，并可以通过显影工艺(developing)去除平坦化物质层117'的一部分。被去除的平坦化物质层117'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同的厚度的预备绝缘层(以下，预备平坦化层)117p。

参照图22c，预备平坦化层117p可以包括与显示区域DA对应的第一预备平坦化层117pa以及与周边区域PA对应的第二预备平坦化层117pb。第一预备平坦化层117pa的厚度可以比第二预备平坦化层117pb的厚度更厚。

去除平坦化物质层117'的一部分而形成预备平坦化层117p之后，可以进行预备平坦化层117p的硬化干燥工艺。可以通过预备平坦化层117p的固化干燥工艺增加与无机保护层PVX的粘合度。此时，硬化干燥工艺可以包括热处理工艺。

在图22b中将平坦化物质层117'包含正性光刻胶作为例子举出，但是平坦化物质层117'也可以包含负(negative)性光刻胶。在这种情况下，与当平坦化物质层117'包含正性光刻胶时相反，施加于平坦化物质层117'的曝光量越多，在显影工艺后残存的预备平坦化层117p的厚度越厚。

参照图22c以及图22d，利用图案化的预备平坦化层117p，在无机保护层PVX形成局部暴露电极层E的接触孔CNT。接触孔CNT通过局部蚀刻无机保护层PVX的蚀刻工艺形成。作为一例，局部蚀刻无机保护层PVX的蚀刻工艺可以是干法蚀刻(dry etch)。尽管在图22d中未示出，但是也可以还一起去除预备平坦化层117p的一部分而整体减小预备平坦化层117p的厚度。

参照图22e，在预备平坦化层117p上依次形成像素电极物质层310'以及光刻胶层PR'。

光刻胶层PR'可以包含正(positive)性光刻胶，光刻胶层PR'可以通过将正性光刻胶液(未图示)以旋涂(Spin-coating)、喷涂或浸渍等各种方法涂敷在像素电极物质层310'上形成。

可以在光刻胶层PR'上配置第二掩模M2。第二掩模M2可以按照每个区域调节施加于光刻胶层PR'的曝光量。例如，第二掩模M2的第二区域AR2可以遮蔽以不曝光光刻胶层PR'。第二掩模M2的第一区域AR1以及第三区域AR3可以不遮蔽以曝光光刻胶层PR'。

可以通过第二掩模M2曝光与第一区域AR1以及第三区域AR3对应的光刻胶层PR'，并通过显影工艺去除光刻胶层PR'的一部分，如图22f所示，可以形成光刻胶图案PR。

在图22e中将光刻胶层PR'包含正性光刻胶作为例子举出，但是光刻胶层PR'也可以包含负性光刻胶。在这种情况下，与当光刻胶层PR'包含正性光刻胶时相反，在光刻胶层PR'没有曝光的部分相当于显影工艺后被去除的部分。

参照图22f以及图22g，利用形成于像素电极物质层310'上的光刻胶图案PR蚀刻像素电极物质层310'，形成像素电极310。即，像素电极310可以蒸镀像素电极物质层310'，并通过掩模工艺、蚀刻工艺而形成。作为一例，蚀刻工艺可以是湿法蚀刻(wet etch)。

在预备平坦化层117p以及无机保护层PVX形成有局部暴露电极层E的接触孔，像素电极310可以通过接触孔与薄膜晶体管TFT电连接。

作为比较例，当形成将像素电极和薄膜晶体管电连接的接触孔时，可以形成局部暴露焊盘部的开口。在形成局部暴露焊盘部的开口之后，可以进行用于形成像素电极的湿法蚀刻。在这种情况下，通过开口暴露的焊盘部受到湿法蚀刻的影响而焊盘部的一部分表面可能破裂(crack)或形成细微边界线(seam)。焊盘部的一部分表面可能损坏。在焊盘部的表面细微地破裂的情况下，构成焊盘部的铜(Cu)等发生侵蚀而可能导致焊盘部的接触不良。

但是，如图22f所示，当进行用于形成像素电极310的蚀刻工艺时，焊盘保护层PPL以及焊盘电极PE被预备平坦化层117p保护，因此能够安全地保护焊盘部PAD的表面。因此，能够改善焊盘部PAD的接触不良。另外，焊盘保护层PPL以及焊盘电极PE被预备平坦化层117p保护，因此能够与将用于形成像素电极310的蚀刻工艺分为一次、二次进行还是仅以一次进行无关地保护焊盘部PAD。

参照图22g，在形成像素电极310之后，在像素电极310以及预备平坦化层117p上方形成像素界定膜物质层119'。像素界定膜物质层119'可以包含正(positive)性光刻胶，像素界定膜物质层119'可以通过将正性光刻胶液以旋涂(Spin-coating)、喷涂或浸渍等各种方法涂敷在像素电极310以及预备平坦化层117p上形成。

可以在像素界定膜物质层119'上配置第三掩模M3。第三掩模M3可以按照每个区域调节施加于像素界定膜物质层119'的曝光量。例如，与第三掩模M3的第五区域AR5相比，第三掩模M3的第二区域AR2、第四区域AR4以及第六区域AR6可以将施加于像素界定膜物质层119'的曝光量调节得小。作为一例，第三掩模M3可以是半色调掩模(half-tone mask)或狭缝掩模(slit mask)。在一部分实施例中，第三掩模M3的第一区域AR1以及第三区域AR3可以遮蔽以不曝光像素界定膜物质层119'。

可以通过第三掩模M3以按照每个区域不同的曝光量曝光像素界定膜物质层119'，并可以通过显影工艺去除像素界定膜物质层119'的一部分。被去除的像素界定膜物质层119'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同厚度的预备像素界定膜119p。

例如，如图22h所示，预备像素界定膜119p可以包括：第一预备像素界定膜119pa；第二预备像素界定膜119pb，被第一预备像素界定膜119pa围绕；以及第三预备像素界定膜119pc，与周边区域PA对应。

此时，第二预备像素界定膜119pb可以起到在后续工艺中保护像素电极310的表面的作用。作为另一例，可以省略第二预备像素界定膜119pb。第三掩模M3的第二区域AR2被开放而最大曝光量施加于像素界定膜物质层119'，从而与第三掩模M3的第二区域AR2对应的像素界定膜物质层119'可以被全部去除。

第一预备像素界定膜119pa相当于通过第三掩模M3的第一区域AR1以及第三区域AR3在像素界定膜物质层119'没有曝光而像素界定膜物质层119'没有被去除的部分。第二预备像素界定膜119pb相当于通过第三掩模M3的第二区域AR2在像素界定膜物质层119'施加调节的曝光量而像素界定膜物质层119'被去除一部分的部分。第三预备像素界定膜119pc相当于通过第三掩模M3的第四区域AR4以及第六区域AR6在像素界定膜物质层119'施加调节的曝光量而像素界定膜物质层119'被去除一部分的部分。

第一预备像素界定膜119pa的厚度可以比第二预备像素界定膜119pb的厚度厚。第一预备像素界定膜119pa的厚度可以比第三预备像素界定膜119pc的厚度厚。第二预备像素界定膜119pb的厚度和第三预备像素界定膜119pc的厚度既可以相同，也可以不同。例如，如图22h所示，第三预备像素界定膜119pc的厚度可以比第二预备像素界定膜119pb的厚度厚。

预备像素界定膜119p可以具有与焊盘部PAD对应的第一开口OP1。第一开口OP1相当于通过第三掩模M3的第五区域AR5在像素界定膜物质层119'施加最大曝光量而像素界定膜物质层119'被去除全部的部分。

在图22g中将像素界定膜物质层119'包含正性光刻胶作为例子举出，但是像素界定膜物质层119'也可以包含负性光刻胶。在这种情况下，与当像素界定膜物质层119'包含正性光刻胶时相反，施加于像素界定膜物质层119'的曝光量越多，在显影工艺后残存的像素界定膜物质层119'的厚度越厚。

参照图22h以及图22i，利用图案化的预备像素界定膜119p，分别在预备平坦化层117p以及无机保护层PVX形成暴露焊盘部PAD的上面的第二开口OP2以及第三开口OP3。第二开口OP2以及第三开口OP3通过局部蚀刻预备平坦化层117p以及无机保护层PVX的蚀刻工艺形成。作为一例，局部蚀刻预备平坦化层117p以及无机保护层PVX的蚀刻工艺可以是干法蚀刻(dry etch)。尽管在图22i中未示出，但是也可以还一起去除预备像素界定膜119p的一部分而整体减小预备像素界定膜119p的厚度。

参照图22i以及图22j，进行去除第二预备像素界定膜119pb、第三预备像素界定膜119pc以及第二预备平坦化层117pb的蚀刻工艺。作为一例，蚀刻工艺可以是干法蚀刻(dryetch)。

可以从预备平坦化层117p去除第二预备平坦化层117pb而形成平坦化层117。

可以从预备像素界定膜119p去除第二预备像素界定膜119pb以及第三预备像素界定膜119pc而形成像素界定膜119。可以通过去除第二预备像素界定膜119pb，暴露像素电极310的一部分。像素界定膜119可以具有暴露像素电极310的一部分的开口。

当进行去除第二预备像素界定膜119pb、第三预备像素界定膜119pc以及第二预备平坦化层117pb的蚀刻工艺时，第一预备像素界定膜119pa的一部分以及第一预备平坦化层117pa的一部分也可以一起被蚀刻。例如，如图22i所示，在虚拟的面s'上位于周边区域PA侧的第一预备像素界定膜119pa的一部分以及第一预备平坦化层117pa的一部分可以一起被蚀刻。

如图22j所示，平坦化层117和像素界定膜119可以具有相同蚀刻面s。与周边区域PA相邻的像素界定膜119的外侧面和平坦化层117的侧面可以位于相同蚀刻面s上。在此，相同蚀刻面s可以对应于在图22i中前述的虚拟的面s'。

另一方面，如图22i所示，平坦化层117利用预备像素界定膜119p作为蚀刻掩模而形成，因此平坦化层117的平面形状与像素界定膜119的平面形状实质上对应。另外，如图22j所示，与周边区域PA相邻的平坦化层117的侧壁和像素界定膜119的侧壁也彼此对应。

参照图22j，在像素电极310上，即在像素界定膜119的开口内部形成中间层320。中间层320可以包含低分子或聚合物物质。中间层320可以以真空蒸镀的方法、丝网印刷或喷墨印刷方法、激光热转印方法(LITI；Laser induced thermal imaging)等形成。

发光元件300的中间层320可以包括有机发光层。有机发光层可以包含含有发出红色、绿色、蓝色或白色的光的荧光或磷光物质的有机物。

之后，形成对电极330以对应于多个发光元件300。对电极330可以通过开口掩膜形成为覆盖基板100的显示区域DA。对电极330可以通过化学气相蒸镀法、等离子体增强CVD(plasma enhanced CVD，PECVD)、低压CVD(low pressure CVD，LPCVD)、物理气相蒸镀法(physical vapor deposition，PVD)、溅射(sputtering)、原子层蒸镀法(atomic layerdeposition，ALD)等蒸镀方法形成。

图23a至图23d是依次示出根据本发明的一实施例的显示装置的制造方法的截面图。图23a至图23d作为图22g至图22j的变形实施例，在平坦化层117的结构上存在区别。以下，重复的内容以图22g至图22j的说明代替，以区别点为主进行说明。

参照图23a，在形成像素电极310之后，在像素电极310以及预备平坦化层117p上方形成像素界定膜物质层119'。像素界定膜物质层119'可以包含正(positive)性光刻胶，像素界定膜物质层119'可以通过将正性光刻胶液以旋涂(Spin-coating)、喷涂或浸渍等各种方法涂敷在像素电极310以及预备平坦化层117p上形成。

可以在像素界定膜物质层119'上配置第四掩模M4。第四掩模M4可以按照每个区域调节施加于像素界定膜物质层119'的曝光量。作为一例，第四掩模M4可以是半色调掩模(half-tone mask)或狭缝掩模(slit mask)。在一部分实施例中，第四掩模M4的第一区域AR1以及第三区域AR3可以遮蔽以不曝光像素界定膜物质层119'。

可以通过第四掩模M4以按照每个区域不同的曝光量曝光像素界定膜物质层119'，并可以通过显影工艺去除像素界定膜物质层119'的一部分。被去除的像素界定膜物质层119'的量根据曝光量不同，因此可以一次性形成按照每个区域具有不同厚度的预备像素界定膜119p。

例如，如图23b所示，预备像素界定膜119p可以包括：第一预备像素界定膜119pa；第二预备像素界定膜119pb，被第一预备像素界定膜119pa围绕；以及第三预备像素界定膜119pc，与周边区域PA对应。

第一预备像素界定膜119pa的厚度可以比第二预备像素界定膜119pb的厚度厚。第一预备像素界定膜119pa的厚度可以比第三预备像素界定膜119pc的厚度厚。第二预备像素界定膜119pb的厚度和第三预备像素界定膜119pc的厚度既可以相同，也可以不同。例如，如图23b所示，第三预备像素界定膜119pc的厚度可以比第二预备像素界定膜119pb的厚度厚。

在第一预备像素界定膜119pa和第三预备像素界定膜119pc的边界处可以形成有台阶ST'。通过预备平坦化层117p，从基板100的上面到第一预备像素界定膜119pa的上面的距离与从基板100的上面到第三预备像素界定膜119pc的上面的距离可以不同，在第一预备像素界定膜119pa和第三预备像素界定膜119pc之间可以形成有台阶ST'。

参照图23b以及图23c，利用图案化的预备像素界定膜119p，分别在预备平坦化层117p以及无机保护层PVX形成暴露焊盘部PAD的上面的第二开口OP2以及第三开口OP3。第二开口OP2以及第三开口OP3通过局部蚀刻预备平坦化层117p以及无机保护层PVX的蚀刻工艺形成。作为一例，局部蚀刻预备平坦化层117p以及无机保护层PVX的蚀刻工艺可以是干法蚀刻(dry etch)。尽管在图23c中未示出，但是也可以还一起去除预备像素界定膜119p的一部分而整体减小预备像素界定膜119p的厚度。

参照图23c以及图23d，进行去除第二预备像素界定膜119pb、第三预备像素界定膜119pc以及第二预备平坦化层117pb的蚀刻工艺。作为一例，蚀刻工艺可以是干法蚀刻(dryetch)。

当进行去除第二预备像素界定膜119pb、第三预备像素界定膜119pc以及第二预备平坦化层117pb的蚀刻工艺时，第一预备像素界定膜119pa的一部分以及第一预备平坦化层117pa的一部分可以也一起被蚀刻。

如图23d所示，平坦化层117包括配置于薄膜晶体管TFT上的第一部分117a和从第一部分117a向周边区域PA侧延伸的第二部分117b。此时，平坦化层117的上面可以具有第一部分117a和第二部分117b之间的台阶ST。

平坦化层117的第一部分117a和像素界定膜119可以具有相同蚀刻面。与周边区域PA相邻的像素界定膜119的外侧面和平坦化层117的第一部分117a的侧面可以对齐。

参照图23d，在像素电极310上，即在像素界定膜119的开口内部形成中间层320。发光元件300的中间层320可以包括有机发光层。之后，形成对电极330以对应于多个发光元件300。对电极330可以通过开口掩膜形成为覆盖基板100的显示区域DA。

图24是简要示出根据本发明的一实施例的显示装置的截面图。在图24中，与图20a相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图24，在根据本发明的一实施例的显示装置1(参照图1)的显示区域DA上可以配置有至少一个薄膜晶体管TFT以及与薄膜晶体管TFT连接的显示元件。

显示装置1的显示区域DA具备第一至第三像素PX1、PX2、PX3。当然，这是示例性的，显示装置1可以具备更多的像素。并且，在图24中示出为第一至第三像素PX1、PX2、PX3彼此相邻，但是本发明不限于此。即，在第一至第三像素PX1、PX2、PX3之间也可以介有其他布线等构成要件。由此，例如，第一像素PX1和第二像素PX2可以不是彼此相邻配置的像素。另外，在图24中第一至第三像素PX1、PX2、PX3的截面可以不是在相同方向上的截面。

第一至第三像素PX1、PX2、PX3各自包括发光区域EA。发光区域EA可以是生成光并向外部射出的区域。可以是，在发光区域EA之间配置有非发光区域NEA，通过所述非发光区域NEA划分发光区域EA。

第一至第三像素PX1、PX2、PX3可以实现彼此不同的光。例如，可以是，第一像素PX1实现红色光，第二像素PX2实现绿色光，第三像素PX3实现蓝色光。当在平面上观察时，发光区域EA可以呈各种多边形或圆形的形状，当然可以进行条纹排列、五格排列等各种排列。

另一方面，显示装置1可以分别对应于发光区域EA而具备第一量子点层220a、第二量子点层220b以及透射层220c。第一量子点层220a、第二量子点层220b以及透射层220c可以包括量子点(Quantum Dot)和金属纳米颗粒。

例如，可以是，第一像素PX1包括第一量子点层220a，第二像素PX2包括第二量子点层220b，第三像素PX3包括透射层220c。

在本实施例中，包括在第一量子点层220a以及第二量子点层220b中的量子点的平均尺寸可以彼此不同。

以下，将针对根据本发明的一实施例的显示装置1，根据图24所示的叠层顺序，进行具体说明。

基板100(以下，指称为下基板)可以包含玻璃材料、陶瓷材料、金属材料或具有柔性或可弯曲特性的物质。在下基板100和缓冲层111之间可以还包括阻挡层(未图示)。

可以是，在下基板100上配置有导电层BML，在缓冲层111上配置有半导体层A。在半导体层A上可以将栅极电极G配置成将栅极绝缘层113置于之间而与所述半导体层A至少一部分重叠。

可以设置层间绝缘层115以覆盖栅极电极G。在层间绝缘层115上方可以配置有源极电极以及漏极电极等。

可以是，在源极电极以及漏极电极上配置有平坦化层117，在平坦化层117上配置有第一至第三发光元件300a、300b、300c。第一至第三发光元件300a、300b、300c各自共同地包括像素电极310、包括有机发光层的中间层320以及对电极330。在平坦化层117上可以配置有像素界定膜119。

第一至第三发光元件300a、300b、300c可能容易被来自外部的水分或氧气等损坏，因此可以用薄膜封装层400覆盖并保护。薄膜封装层400可以覆盖显示区域DA并延伸至显示区域DA外侧。薄膜封装层400包括至少一个有机封装层和至少一个无机封装层。例如，薄膜封装层400可以包括第一无机封装层410、有机封装层420以及第二无机封装层430。

第一无机封装层410可以覆盖对电极330，并包含氧化硅、氮化硅及/或三氮氧化硅等。尽管未图示，但是根据需要，在第一无机封装层410和对电极330之间也可以介有覆盖层等其他层。第一无机封装层410沿着其下方的结构物形成，因此上面不平坦。有机封装层420可以覆盖这样的第一无机封装层410，并与第一无机封装层410不同地使得其上面大致平坦。

即使在薄膜封装层400内产生裂纹，薄膜封装层400也可以通过前述的多层结构使得那样的裂纹在第一无机封装层410与有机封装层420之间或者有机封装层420与第二无机封装层430之间不连接。由此，能够防止或最小化形成使得来自外部的水分或氧气等渗透到显示区域DA的路径。

上基板200位于下基板100上方，并使对电极330介于上基板200和下基板100之间。

在上基板200的下基板100方向的下面上配置有遮光层230。遮光层230分别对应于第一至第三发光元件300a、300b、300c而包括开口，第一至第三滤光器层210a、210b、210c分别位于所述开口内。遮光层230作为黑色矩阵，可以是用于提升色鲜明度以及对比度的层。遮光层230可以包含黑色颜料、黑色染料或黑色颗粒中的至少一种。在一部分实施例中，遮光层230可以包含Cr或CrO_X、Cr/CrO_X、Cr/CrO_X/CrN_Y、树脂(碳颜料、RGB混合颜料)、石墨(Graphite)、非Cr基等材料。

可以是，第一滤光器层210a仅使属于630nm至780nm的波长的光通过，第二滤光器层210b仅使属于495nm至570nm的波长的光通过，第三滤光器层210c仅使属于450nm至495nm的波长的光通过。第一至第三滤光器层210a、210b、210c可以在显示装置1中起到减少外光反射的作用。

在遮光层230上配置有第一上绝缘层240。第一上绝缘层240包括与第一发光元件300a对应的第1-1开口241a、与第二发光元件300b对应的第1-2开口241b以及与第三发光元件300c对应的第1-3开口241c。第一量子点层220a位于第1-1开口241a内，第二量子点层220b位于第1-2开口241b内，透射层220c位于第1-3开口241c内。第一量子点层220a以及第二量子点层220b可以以喷墨印刷方式形成。

第一上绝缘层240可以例如包含有机物质。根据情况，第一上绝缘层240可以包含遮光物质以起到遮光层的功能。遮光物质可以例如包含黑色颜料、黑色染料、黑色颗粒或金属颗粒中的至少一种。在一实施例中，第一上绝缘层240可以是蓝色。

第一量子点层220a可以使得从像素电极310上的中间层320生成的第一波段的光变换为第二波段的光。例如，若从像素电极310上的中间层320生成属于450nm至495nm的波长的光，则第一量子点层220a可以使该光变换为属于630nm至780nm的波长的光。由此，在第一像素PX1中，属于630nm至780nm的波长的光通过上基板200向外部发出。

第二量子点层220b可以使得从像素电极310上的中间层320生成的第一波段的光变换为第三波段的光。例如，若从像素电极310上的中间层320生成属于450nm至495nm的波长的光，则第二量子点层220b可以使该光变换成属于495nm至570nm的波长的光。由此，在第二像素PX2中，属于495nm至570nm的波长的光通过上基板200向外部发出。

第一量子点层220a和第二量子点层220b各自可以具有量子点分散在树脂内的形式。量子点包括硫化镉(CdS)、碲化镉(CdTe)、硫化锌(ZnS)或磷化铟(InP)等的半导体物质。量子点的其尺寸可以为几纳米，根据量子点的尺寸，变换后的光的波长不同。第一量子点层220a和第二量子点层220b所包含的树脂只要是透光性物质，任何物质都可以使用。例如，可以利用丙烯酸、苯并环丁烯(BCB；Benzocyclobutene)或六甲基二硅氧烷(HMDSO；Hexamethyldisiloxane)之类聚合物树脂作为第一量子点层220a和第二量子点层220b形成用物质。

在第三像素PX3中，可以将从中间层320生成的第一波长的光无波长变换地向外部发出。因此，第三像素PX3可以不具有量子点层。如此，在第1-3开口241c内可以不需要量子点层，因此可以配置用透光性树脂形成的透射层220c。透射层220c可以包含丙烯酸、苯并环丁烯(BCB；Benzocyclobutene)或六甲基二硅氧烷(HMDSO；Hexamethyldisiloxane)。当然，根据情况，也可以与图24中示的不同，在第1-3开口241c内不存在透射层220c。

在这样的根据本实施例的显示装置中，在第一像素PX1中向外部发出第二波段的光，在第二像素PX2中向外部发出第三波段的光，在第三像素PX3中向外部发出第一波段的光。因此，根据本实施例的显示装置1可以显示全彩色图像。

在第一上绝缘层240上配置有第二上绝缘层250。第二上绝缘层250包括与第1-1开口241a对应的第2-1开口251a、与第1-2开口241b对应的第2-2开口251b以及与第1-3开口241c对应的第2-3开口251c。

分别位于第1-1开口241a以及第1-2开口241b内的第一量子点层220a以及第二量子点层220b可以以喷墨印刷方式形成，第2-1开口251a以及第2-2开口251b可以是在喷墨印刷时通过喷嘴喷射的墨落下而移动的通道。通过包括第2-1开口251a以及第2-2开口251b的第二上绝缘层250而移动的墨水可以分别到达第1-1开口241a以及第1-2开口241b内，并形成第一量子点层220a以及第二量子点层220b。

第二上绝缘层250可以包含遮光物质。例如，遮光物质可以包含黑色颜料、黑色染料、黑色颗粒或金属颗粒中的至少一种。另外，在一实施例中，第二上绝缘层250可以是蓝色。如上所述，第一上绝缘层240也可以包含遮光物质，但是为了通过喷墨印刷方式形成第一量子点层220a以及第二量子点层220b，构成第一上绝缘层240和第二上绝缘层250的物质可以不同。

作为一例，在喷墨印刷时通过喷嘴喷射的墨移动的通道即第二上绝缘层250可以包含与墨没有亲和性的物质。另外，积累墨而形成第一量子点层220a以及第二量子点层220b的第一上绝缘层240可以包含与墨有亲和性的物质。

在图24中将第一上绝缘层240以及第二上绝缘层250全部示出，但是可以省略第二上绝缘层250，也可以在上基板200上仅配置有第一上绝缘层240。

在下基板100和上基板200之间可以还配置有填充剂600。填充剂600可以针对外部压力等起到缓冲作用。填充剂600可以用甲基硅酮(methyl silicone)、苯基硅酮(phenylsilicone)、聚酰亚胺等有机物质形成。但是，不限于此，填充剂600也可以用作为有机密封剂的聚氨酯树脂、环氧树脂、丙烯酸树脂或作为无机密封剂的硅等形成。

图25是简要示出根据本发明的一实施例的显示装置的截面图。具体地，图25是将图1的显示装置沿着I-I'以及II-II'截取的示例性截面图。在图25中，与图20a相同的附图标记称为相同的部件，省略对它们的重复说明。

参照图25，显示装置1具备显示区域DA和周边区域PA。基板100可以具有与显示区域DA以及周边区域PA对应的区域。

参照图25的显示区域DA，可以在基板100上配置有导电层BML、薄膜晶体管TFT以及发光元件300。对此的详细内容已在图20a中叙述。

在发光元件300上可以配置有薄膜封装层400。薄膜封装层400可以配置成覆盖显示区域DA整体，并向周边区域PA侧延伸而覆盖周边区域PA的一部分。薄膜封装层400可以延伸至公共电压供应线CVL的外侧。

薄膜封装层400可以包括第一无机封装层410、第二无机封装层430以及介于它们之间的有机封装层420。

对电极330的一部分330a可以向周边区域PA侧延伸而与公共电压供应线CVL重叠。在对电极330的一部分330a与公共电压供应线CVL之间可以配置有连接布线CL。连接布线CL可以将公共电压供应线CVL和对电极330电连接而使公共电压可以传输于对电极330。

尽管在图25中未示出，但是在周边区域PA上配置有驱动电路区域。例如，在驱动电路区域可以配置有栅极驱动电路部。栅极驱动电路部可以包括薄膜晶体管，并包括与薄膜晶体管连接的布线。

缓冲层111、层间绝缘层115、无机保护层PVX可以向周边区域PA延伸。

在与周边区域PA对应的无机保护层PVX上可以配置有第一坝部DAM1、第二坝部DAM2以及掩模支架MS。第一坝部DAM1、第二坝部DAM2以及掩模支架MS可以配置成在平面上围绕显示区域DA的外围。即，可以是，第一坝部DAM1配置成围绕显示区域DA的外围，第二坝部DAM2配置成围绕第一坝部DAM1的外围，掩模支架MS配置成围绕第二坝部DAM2的外围。

第一坝部DAM1以及第二坝部DAM2可以起到防止薄膜封装层400的有机封装层420溢出到基板100外侧的作用。掩模支架MS可以起到支承在形成对电极330等时使用的开口掩膜的作用。

薄膜封装层400中的第一无机封装层410以及第二无机封装层430可以与第一坝部DAM1以及第二坝部DAM2局部重叠。与此不同，如图25所示，第一无机封装层410以及第二无机封装层430可以不与掩模支架MS重叠。

第一坝部DAM1、第二坝部DAM2以及掩模支架MS可以以双层结构设置。第一坝部DAM1、第二坝部DAM2以及掩模支架MS可以各自包括与平坦化层117包含相同物质的第一周边绝缘层117s以及与像素界定膜119包含相同物质的第二周边绝缘层119s。分别形成第一坝部DAM1、第二坝部DAM2以及掩模支架MS的第一周边绝缘层117s以及第二周边绝缘层119s可以分别与平坦化层117以及像素界定膜119配置于相同层。

第一周边绝缘层117s和第二周边绝缘层119s可以具有相同蚀刻面。第一周边绝缘层117s的侧面和第二周边绝缘层119s的侧面可以位于相同蚀刻面上。换句话说，第一周边绝缘层117s的侧面和第二周边绝缘层119s的侧面可以对齐。第一周边绝缘层117s的侧面和第二周边绝缘层119s的侧面可以位于相同面上。再换句话说，第一周边绝缘层117s的侧面和第二周边绝缘层119s的侧面可以无台阶地形成，并可以无边界地形成。

掩模支架MS的宽度可以比第一坝部DAM1的宽度宽。掩模支架MS的宽度可以比第二坝部DAM2的宽度宽。作为一例，掩模支架MS的宽度可以是第一坝部DAM1的宽度的约4倍至6倍。

参考附图所示的实施例说明了本发明，但是这仅是示例性的，在本技术领域中具有通常知识的人员可以理解由此的各种变形以及等同的其他实施例是可能的。因此，本发明的真正的技术保护范围应通过随附的权利要求书的技术构思确定。