一种自动修正mos器件漏电通路的方法
阅读说明：本技术 一种自动修正mos器件漏电通路的方法 (Method for automatically correcting leakage path of MOS device ) 是由 王莹雪 方益 于 2021-08-31 设计创作，主要内容包括：本发明提供一种自动修正MOS器件漏电通路的方法包括：读入版图文件,利用预设的漏电通路修正模块自动修正；在所述漏电通路修正模块中定义有存在漏电通路的MOS器件的修正方式：在M0切断层添加M0C,添加缺少的V0通孔。有效解决由于产生漏电通路而影响MOS器件电性测试的问题,利于提高器件电学特性测试的真实性；步骤简洁,不依赖于人工操作与经验,节约人力和工时,降低工艺研发成本,解决了手动实现修正费时且失误风险高的问题,自动修正结果的可靠性更好,利于制造水平和产品整体质量的提高。(The invention provides a method for automatically correcting a leakage path of an MOS device, which comprises the following steps: reading in a layout file, and automatically correcting by using a preset leakage path correction module; the leakage path correction module defines a correction mode of a MOS device with a leakage path: M0C was added at M0 cut layer, and the missing V0 via was added. The problem that the electrical property test of the MOS device is influenced due to the generation of a leakage path is effectively solved, and the authenticity of the electrical property test of the device is favorably improved; the method has the advantages of simple steps, no dependence on manual operation and experience, labor and time saving, process development cost reduction, time-consuming manual correction and high error risk, better reliability of automatic correction results, and contribution to improvement of manufacturing level and overall product quality.)
技术领域
本发明属于半导体设计和制造技术领域，尤其涉及一种自动修正MOS器件漏电通路的方法。
背景技术
半导体行业中，芯片最终能否正常工作是备受关注的，从电路构成来看，芯片是由器件组成的，器件自身的电学特性对于整个芯片也就至关重要了。器件的电学特性可以通过仿真来初步获取，通过仿真得到是仿真(Simulation)数据；芯片生产后对器件测量，得到的是测试(Silicon)数据。将仿真数据与测试数据进行比较(S2S)。通过比较，验证仿真数据的准确性并辅助判断测试数据的正确性。仿真数据如果可以准确反映器件的真实电学特性，那么就可以用于设计新型器件，旧器件改良，取代耗费成本较高的硅片实验，降低成本，缩短开发周期和提高成品率。
对于MOS器件，实际应用中会根据需求选择特定目标器件，将其连接到可测试的电路中，进行测试，对比分析其仿真数据和测试数据。其中常见问题是：一个测试结构中只有特定目标器件的gate(栅极)是有信号接入的，其它的都是floating gate(浮栅)，由于floating gate上的电压是不固定的，存在某种程度开启的可能，便会增加目标器件S/D端(源/漏端)的leakage path(漏电通路)，相应的Ioff(关态电流)电流值会偏大，这样就会影响器件真实电学特性的分析。但目前对于MOS器件而言，一般没有去考虑有无这样的leakage path存在，也就是说尚未特别注意到这样的leakage path对MOS器件的电学特性准确测量的影响。即使关注了leakage path导致的问题，仅能依赖人工凭主观经验进行手动修正，修正效率低也影响了整体的生产效率，且修正结果不够理想，不稳定。
因此目前有必要研究MOS器件leakage path自动修正的方法，以避免leakagepath对MOS器件电学特性测量准确性的不利影响，以此进一步推动半导体设计和制造技术的深入发展及广泛应用。
发明内容
本发明是为解决上述现有技术的全部或部分问题，本发明提供了能对版图文件实现MOS器件leakage path的自动修正的方法。本发明的解决方案是：提供一种自动修正MOS器件漏电通路的方法，包括：读入版图文件，确定待修正漏电通路的MOS器件为目标器件；利用预设的漏电通路修正模块，修正所述目标器件的漏电通路；其中，在所述漏电通路修正模块中定义有存在漏电通路的MOS器件的修正方式；所述修正方式包括：步骤S1.在M0切断层添加M0C，用于切断M0连接线，以断开所述目标器件的源端和/或漏端与其他MOS器件(即floating gate，浮栅)的源端和/或漏端的连接；步骤S2.判断所述目标器件的源端、漏端和栅端是否能分别经过已有的V0通孔连接到M1连接线；如不能，则添加缺少的V0通孔；其中，所述M0连接线在M0层，用于连接有源区或栅极；所述M1连接线在M1层，并通过所述V0通孔与所述M0连接线相连。
所述修正方式还包括：在所述步骤S2之后，删除多余的V0通孔；所述多余的V0通孔是指在添加M0C后，不再用于连接所述目标器件的V0通孔。即，在对所述目标器件进行添加M0C，以及根据判断情况添加了缺少的V0通孔后，删除多余的V0通孔。
针对目标器件进行漏电通路修正通过在所述版图文件中添加第一标识层来实现，所述第一标识层中添加有用于定位所述目标器件的第一信息；所述第一信息包括：表征所述目标器件的源端和/或漏端与其他MOS器件(floating gate)的源端和/或漏端存在连接的M0连接线的坐标信息和形状信息。
在修正所述目标器件的漏电通路之后，删除所述第一标识层中该目标器件的第一信息。
在修正所述目标器件的漏电通路之后，在修正后的所述目标器件的版图文件中添加第二标识层，用于添加完成修正后的所述目标器件的第二信息；所述第二信息包括：表征修正后的所述目标器件的坐标信息和形状信息。
所述目标器件有多个；在修正所述目标器件的漏电通路之后，为每个修正后的目标器件在所述版图文件中添加各自的专属标识层；所述专属标识层中包括第三信息，所述第三信息表征所述目标器件的坐标信息和形状信息。所述专属标识层能与专属标识层之外的其他标识层结合分析所述目标器件的漏电通路修正情况。
在修正所述目标器件的漏电通路之后，对修正后的所述目标器件的版图文件进行验证，若符合预设的版图工艺设计规则（比如DRC验证），则表示完成修正；若不符合预设的版图工艺设计规则，则返回重新进行修正。
所述确定待修正漏电通路的MOS器件为目标器件的做法包括：步骤一.获取所述版图文件中的MOS器件信息；步骤二.利用预设的漏电通路筛查模块筛查MOS器件是否存在漏电通路(leakage path)；在所述漏电通路筛查模块中定义有MOS器件是否存在漏电通路的判断条件；步骤三.将筛查得到存在漏电通路的MOS器件作为所述目标器件。
所述判断条件包括：若某MOS器件的源端和/或漏端与其他MOS器件的源端和/或漏端连接在一起，则判断该MOS器件是存在漏电通路的MOS器件。具体即：若某MOS器件的源端和漏端与其他MOS器件的源端和漏端连接在一起，则判断该MOS器件是存在漏电通路的MOS器件；若某MOS器件的源端或漏端与其他MOS器件的源端或漏端连接在一起，则判断该MOS器件是存在漏电通路的MOS器件。
当需要指定所述版图文件中需要筛查的MOS器件时，所述步骤二中还包括：确定所述版图文件中需要筛查的MOS器件为筛查目标器件，并定位所述筛查目标器件；在所述版图文件中添加筛查标识层，将所述筛查目标器件的第四信息添加到所述筛查标识层；所述第四信息包括：表征所述筛查目标器件的坐标信息和形状信息；所述步骤二中利用漏电通路筛查模块，只判断所述筛查标识层中的所述筛查目标器件是否存在漏电通路。
与现有技术相比，本发明的主要有益效果：
1)本发明的一种自动修正MOS器件漏电通路的方法，利用预设的漏电通路修正模块，能实现MOS器件漏电通路(leakage path)的自动修正，有效解决由于产生漏电通路(leakage path)而影响MOS器件电性测试的问题，提高器件电学特性测试的真实性；2)读入版图文件后利用所述漏电通路修正模块中预定义的修正方式自动执行修正过程，步骤简洁，不依赖于人工操作与主观经验，大大缩减人力和时间，提高效率，降低工艺研发成本，解决了手动修正费时和失误风险高的问题，特别当器件数量较多时，优势尤为明显；3)通过为每个修正后的目标器件在所述版图文件中添加各自的所述专属标识层，可与表征leakagepath等的标识层做layer运算，获取每个修正后的目标器件的leakage path情况，方便后续S2S的数据分析，利于切实有效地提高芯片制造水平和质量。
附图说明
图1为本发明实施例一的自动修正MOS器件漏电通路的方法示意图。
图2为本发明实施例一的修正方式示意图。
图3为本发明实施例一的修正前的版图文件示意图。
图4为本发明实施例一的修正后的版图文件示意图。
图5为本发明实施例二的漏电通路筛查过程示意图。
图6为本发明实施例二的修正前的版图文件示意图。
具体实施方式
下面将对本发明具体实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，附图中的流程图和框图，图示出按照本发明实施例的方法可能实现的操作过程。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以并不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以穿插的执行，依所涉及的步骤要实现的目的而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与人工操作结合来实现。
实施例一
如图1所示，本实施例提供一种自动修正MOS器件漏电通路的方法，包括：读入版图文件，确定待修正漏电通路的MOS器件为目标器件；利用预设的漏电通路修正模块，修正目标器件的漏电通路；在漏电通路修正模块中定义有存在漏电通路的MOS器件的修正方式。本实施例的修正方式如图2所示，步骤S1.在M0切断层添加M0C，用于M0连接线进行切断，以断开目标器件的源端和/或漏端与其他MOS器件(即floating gate，浮栅)的源端和/或漏端的连接；步骤S2.判断目标器件的源端、漏端和栅端是否能分别经过已有的V0通孔连接到M1连接线；如不能，则添加缺少的V0通孔以保证目标器件的源端、漏端和栅端能分别经过V0通孔连接到M1连接线。如图3和图4示例的情况中判断缺少一个V0通孔，添加该V0通孔，但在也有的实施情况中修正后并不缺少必要的V0通孔，无需添加，这里并不限定具体情况。
参考图3和图4，本实施例的M0连接线在M0层，用于连接MOS器件的有源区AA或栅极。附图中示例的栅极在多晶硅POLY上。M1连接线在M1层，并通过V0通孔与M0连接线相连。在本实施例中，示例的M0包括M0A和M0P，M0A用于连接有源区（即源极或漏极），M0P用于连接栅极。V0通孔通过M0P与栅极连接。
如图3所示，本实施例中在修正目标器件的漏电通路之前，在读入的版图文件中添加第一标识层，第一标识层中添加有用于定位目标器件的第一信息；第一信息包括：表征目标器件的源端和/或漏端与其他MOS器件（floating gate）的源端和/或漏端存在连接的M0连接线的坐标信息和形状信息。示例的形状信息是指M0连接线的长度和宽度。
如图4所示，本实施例中在修正目标器件的漏电通路之后，删除第一标识层中该目标器件的第一信息。在也有的实施情况中修正后并不删除第一信息，并不限定。
本实施例定义的修正方式中，还包括：在完成步骤S2之后，删除多余的V0通孔；多余的V0通孔是指在添加M0C后，不再用于连接目标器件的V0通孔。对比图3和图4可知删除了一个多余的V0通孔。
本实施例中在修正目标器件的漏电通路之后，还对修正后的目标器件的版图文件进行验证，比如DRC验证，若符合预设的版图工艺设计规则，则表示完成修正；若不符合预设的版图工艺设计规则，则返回重新利用漏电通路修正模块执行步骤S1至步骤S2进行修正处理。直至验证结果符合预设的版图工艺设计规则。
如图4所示，本实施例中在修正目标器件的漏电通路之后，还在修正后的目标器件的版图文件中添加第二标识层，用于添加完成修正后的目标器件的第二信息。第二信息包括：表征修正后的目标器件的坐标信息和形状信息。示例的修正后的目标器件的形状信息是已修正器件的长度和宽度。
本实施例示例的一个情况中目标器件有多个，在对目标器件进行修正之后，为每个目标器件在读入的版图文件中添加各自的专属标识层(未图示)。专属标识层中包括第三信息，通过第三信息表征目标器件的坐标信息和形状信息。形状信息是目标器件的长度和宽度。利用专属标识层与表征leakage path等的标识层（比如第一标识层）做layer 运算，就可以获取每个器件的leakage path情况，方便后续S2S的数据分析。
实施例二
本实施例中对读入版图文件后，确定待修正漏电通路的MOS器件为目标器件的做法进行展开示例，如图5所示，在步骤一.获取读入的版图文件中的MOS器件信息；步骤二.利用预设的漏电通路筛查模块筛查MOS器件是否存在漏电通路；步骤三.将筛查得到存在漏电通路的MOS器件作为目标器件。
预设的漏电通路筛查模块中定义有MOS器件是否存在漏电通路的判断条件。本实施例中定义的判断条件包括：若存在某MOS器件的源端和漏端与其他MOS器件的源端和漏端连接在一起，则判断该MOS器件是存在漏电通路的MOS器件；若存在某MOS器件的源端或漏端与其他MOS器件的源端或漏端连接在一起，则判断该MOS器件是存在漏电通路的MOS器件。
在本实施例中，当需要指定读入的版图文件中需要筛查的MOS器件时，所述步骤二中还包括确定读入的版图文件中需要筛查的MOS器件为筛查目标器件，并定位筛查目标器件。如图6所示，在读入的版图文件中添加筛查标识层，将筛查目标器件的第四信息添加到筛查标识层；第四信息包括：表征筛查目标器件的坐标信息和形状信息。第四信息中的形状信息是筛查目标器件的长度和宽度。本实施的步骤二中利用漏电通路筛查模块，只判断筛查标识层中的筛查目标器件是否存在漏电通路。在其他的一些具体实施情况中，也可以不添加筛查标识层，步骤二中的判断是对于读入的版图文件中全部需要筛查的MOS器件，并不限定。
本实施例中，在读入版图文件后先通过漏电通路筛查模块确定待修正漏电通路的MOS器件为目标器件，之后再利用漏电通路修正模块进行自动修正。本发明不限定目标器件的筛查方式，利用预设的漏电通路筛查模块进行筛查并非唯一途径，也可人工筛选出待修正漏电通路的目标器件，再利用漏电通路修正模块进行自动修正，并不限定。
本发明为了便于叙述清楚而采用的一些常用的英文名词或字母只是用于示例性指代而非限定性解释或特定用法，不应以其可能的中文翻译或具体字母来限定本发明的保护范围。
还需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上对本发明进行了详细介绍，本文中应用了具体的个例对本发明的结构及工作原理进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求保护的范围内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种文件奇偶页盖章方法及系统