具体实施方式

现将详细参照实施方式，而附图中示出了该实施方式的示例，在附图通篇中相似的附图标记是指相似的元件。在这一点上，实施方式可具有不同的形式并且不应被解释为限于本文中所阐述的描述。相应地，下文仅参照附图描述实施方式以说明描述的各方面。

如本文中所使用的术语“和/或”包括相关联的列出项中的一个或多个的任何和全部组合。在本公开通篇中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b二者、a和c二者、b和c二者、a、b和c全部或者其变型。

术语“和”以及“或”可在结合或分离的意义上使用并且可被理解为等同于“和/或”。在说明书和权利要求书中，用语“……中的至少一个”旨在出于其含义和解释的目的而包括“选自……组中的至少一个”的含义。例如，“A和B中的至少一个”可被理解为意指“A、B，或者A和B”。

本公开可进行各种变型并且可具有各种实施方式，并且实施方式将在附图中示出并且在详细描述中被详细地描述。本公开的效果和特征以及实现它们的方法将参照下文结合附图详细描述的实施方式而变得显而易见。然而，本公开不限于下文公开的实施方式并且可以各种形式实现。

下文将参照附图更详细地描述示例实施方式。相同的或对应的那些部件被赋予相同的附图标记而与图号无关，并且省略了重复性的说明。

尽管诸如“第一”、“第二”等术语可被用于描述各种部件，但是这些部件不受以上术语的限制。以上术语仅用于使一个部件区别于另一部件。例如，在不偏离所附权利要求的范围的情况下，在一个实施方式中被称为第一元件的第一元件可在另一实施方式中被称为第二元件。

除非在上下文中具有清楚不同的含义，否则以单数使用的表述涵盖复数的表述。

在说明书中，将理解的是，术语“包括(including)”、“具有”和“包括(comprising)”旨在指示说明书中包括的特征、数字、步骤、动作、部件、配件或者其组合的存在，而非旨在排除一个或多个其他特征、数字、步骤、动作、部件、配件或者其组合的存在或添加的可能性。

将理解的是，当层、区域或部件被称为在另一层、区域或部件“上形成”时，其可在该另一层、区域或部件上直接地或间接地形成。也就是说，可存在居间的层、区域或部件。

此外，当层、膜、区域、基板或区或者元件被称为在另一层、膜、区域、基板或区或者元件“下方”时，其可直接在该另一层、膜、区域、基板或区或者元件下方，或者可在其间存在居间的层、膜、区域、基板或区或者元件。相反，当层、膜、区域、基板或区或者元件被称为“直接”在另一层、膜、区域、基板或区或者元件“下方”时，其间可不存在居间的层、膜、区域、基板或区或者元件。此外，“上面”或“上”可包括定位在对象上或下方，并且不一定暗示基于重力的方向。

出于描述的方便，本文中可使用空间关系术语“下方”、“之下”、“下”、“上方”、“上”等来描述如附图中所示的一个元件或部件与另一元件或部件之间的关系。将理解的是，除了图中所示的取向之外，空间关系术语还旨在涵盖设备在使用或操作中的不同取向。例如，在图中所示设备翻转的情况下，定位在另一器件“下方”或“之下”的设备可放置于另一器件“上方”。因此，说明性术语“下方”可包括下位置和上位置二者。设备也可在其他方向上取向并且因此空间关系术语可依据取向不同地解释。

此外，术语“交叠(overlap)”或“交叠(overlapped)”意指第一对象可在第二对象上方或下方或者向着第二对象的侧面，并且反之亦然。因此，术语“交叠”可包括层叠、堆叠、面对(face)或面对(facing)、在……上面延伸、覆盖或部分覆盖或者如本领域普通技术人员将领会和理解的任何其他合适的术语。术语“面对(face)”和“面对(facing)”意指第一元件可直接或间接与第二元件相对。在其中第三元件居于第一元件和第二元件之间的情况下，第一元件和第二元件可被理解为彼此间接相对，尽管仍然彼此面对。当元件被描述为“未与”另一元件“交叠”时，这可包括元件彼此间隔开、彼此偏移或者彼此分开或者如本领域普通技术人员将领会和理解的任何其他合适的术语。

在下面的实施方式中，当部件被称为“在平面上”时，要理解的是从顶部观察该部件，并且当部件被称为“在示意性截面上”时，要理解的是垂直切割该部件并且从侧面观察该部件。

而且，当元件被称为与另一元件“接触(in contact)”或“接触(contacted)”等时，该元件可与另一元件“电接触”或“物理接触”；或者与另一元件“间接接触”或“直接接触”。

考虑到所讨论的测量以及与特定量的测量相关联的误差(即，测量系统的限制)，如本文中所使用的“约”或“近似”包含所陈述的值以及如本领域普通技术人员所确定的针对特定值的可接受偏差范围内的平均值。例如，“约”可意指在一个或多个标准偏差内，或者在所陈述的值的±30％、20％、10％、5％内。

附图中的部件的尺寸可为了便于说明而被夸大。换言之，由于附图中的部件的尺寸和厚度为了便于说明而任意示出，因此以下实施方式不限于此。

当实施方式可不同地实现时，可与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可基本上同时执行或者以与所描述的顺序相反的顺序执行。

在说明书中，用语“A和/或B”表示A、B，或者A和B。此外，用语“A和B中的至少一个”表示A、B，或者A和B。

在下面的实施方式中，当层、区或元件等被称为“连接的”时，将理解的是，它们可被直接连接或者可在层、区或元件之间存在居间的部分。例如，当层、区或元件等被称为“电连接的”时，它们可直接电连接，或者层、区或元件可间接地电连接并且可存在居间的部分。

x轴线、y轴线和z轴线不限于直角坐标系的三个轴线，并且可在更宽泛的意义上解释。例如，x轴线、y轴线和z轴线可彼此垂直，或者可代表彼此不垂直的不同的方向。

除非另有限定，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。此外，还将理解的是，诸如通用词典中限定的那些术语应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此限定，否则将不在理想化的或者过于正式的意义上解释这些术语。

图1示出示意性示出根据实施方式的显示装置1的平面视图。

参照图1，显示装置1可包括显示区DA和放置或设置在显示区DA外部或与显示区DA相邻的周边区SA。显示装置1可通过在显示区DA中二维地布置或设置的像素PX的阵列来提供图像。每个像素PX可包括发光元件，该发光元件可发射一定或预定颜色的光(例如，红色光、绿色光和蓝色光)，并且显示装置1可使用通过发光元件发射的光来提供图像。

在实施方式中，显示区DA可具有带有在±y方向上的长边的基本上矩形的形状。在实施方式中，作为非限制性示例，显示区DA可具有带有在±x方向上的长边的基本上矩形的形状、诸如正方形的基本上多边形的形状或者椭圆形或圆形。

周边区SA可是不提供图像的区，并且可是非显示区。周边区SA可完全地或不完全地环绕显示区DA。例如，用于向像素PX提供电信号或电力的驱动器可位于周边区SA中。其中电子设备、印刷电路板等可电连接的焊盘400可放置在周边区SA中。

图2是电连接到根据实施方式的显示装置的发光元件的像素电路PC的等效电路图。

参照图2，显示装置(参见图1的1)可包括发光元件和像素电路PC。发光元件可包括发光二极管，诸如有机发光二极管OLED。有机发光二极管OLED可电连接到像素电路PC，并且可通过像素电路PC接收驱动电压并且发射光。发光元件可通过发光区域发射光，并且发光区域可被限定为像素(参见图1的PX)。

像素电路PC可包括薄膜晶体管和存储电容器。在实施方式中，像素电路PC可包括第一薄膜晶体管T1、第二薄膜晶体管T2和存储电容器Cap。

第二薄膜晶体管T2可是开关薄膜晶体管，可电连接到扫描线SL和数据线DL，并且可基于通过扫描线SL输入的开关电压(或开关信号)将通过数据线DL输入的数据电压(或数据信号)传输到第一薄膜晶体管T1。

存储电容器Cap可电连接到第二薄膜晶体管T2和驱动电压线PL，并且可存储与从第二薄膜晶体管T2接收到的电压和提供给驱动电压线PL的第一电源电压ELVDD之间的差对应的电压。存储电容器Cap可至少包括第一电容器板Cap1和第二电容器板Cap2。

第一薄膜晶体管T1可是驱动薄膜晶体管，并且可电连接到驱动电压线PL和存储电容器Cap，并且可控制与存储电容器Cap中存储的电压的值对应地通过驱动电压线PL在有机发光二极管OLED中流动的驱动电流。有机发光二极管OLED可通过驱动电流发射具有一定亮度的光。有机发光二极管OLED的对电极(例如，阴极)可接收第二电源电压(ELVSS)。

图2中所示的像素电路PC可包括两个薄膜晶体管和一个存储电容器，但是一个或多个实施方式不限于此。例如，像素电路PC可包括三个或更多个薄膜晶体管和/或两个或更多个存储电容器。在实施方式中，像素电路PC可包括七个薄膜晶体管和一个存储电容器。薄膜晶体管的数量和存储电容器的数量可依据像素电路PC的设计而改变。然而，下文为了便于描述，将描述其中像素电路PC可包括两个薄膜晶体管和一个存储电容器的情况。

图3是示意性示出根据实施方式的显示装置1的一部分的示意性截面视图。

参照图3的显示区DA，像素电路PC可形成或设置在基板100上，并且发光元件200，诸如有机发光二极管OLED，可形成或设置在像素电路PC上。

基板100可包括玻璃或聚合物树脂。例如，聚合物树脂可包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。在实施方式中，基板100可具有包括玻璃材料的单层结构；在实施方式中，基板100可具有包括包含聚合物树脂的基层和无机层的多层结构。

缓冲层110可放置在基板100上。缓冲层110可减少或阻止异物、湿气或外部空气从基板100底部渗透，并且可在基板100上提供平坦表面。缓冲层110可包括无机绝缘材料，诸如硅氧化物、硅氮氧化物或硅氮化物，并且可具有包括上述材料的单层或多层结构。

放置在基板100上的像素电路PC可包括第一薄膜晶体管T1、第二薄膜晶体管T2和存储电容器Cap。第一薄膜晶体管T1和第二薄膜晶体管T2可具有相同的结构。下文为了便于描述，除非配置上存在差异，否则第一薄膜晶体管T1和第二薄膜晶体管T2可统称为薄膜晶体管TFT，并且第一半导体层Act1和第二半导体层Act2可统称为半导体层Act，第一栅电极GE1和第二栅电极GE2可统称为栅电极GE，第一源电极SE1和第二源电极SE2可统称为源电极SE，并且第一漏电极DE1和第二漏电极DE2可统称为漏电极DE。

薄膜晶体管TFT可包括半导体层Act、与半导体层Act的沟道区域C交叠的栅电极GE、源电极SE和漏电极DE。栅极绝缘层130可定位或设置在半导体层Act和栅电极GE之间。

半导体层Act可包括多晶硅。在实施方式中，半导体层Act可包括非晶硅。在实施方式中，半导体层Act可包括氧化物半导体材料，包括选自铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)中的至少一个。在实施方式中，氧化物半导体材料可是在ZnO中包括诸如铟(In)和镓(Ga)的金属的In-Ga-Zn-O(IGZO)半导体材料。

同时，由于氧化物半导体可具有高载流子迁移率和低漏电流，因此即使在其驱动时间可是长的情况下其电压降也可不大。例如，低频驱动可以是可能的，因为即使在低频驱动的情况下，由于电压降而导致的图像的颜色变化也可不大。如上文所述，在氧化物半导体的情况下，漏电流可是小的。因此，在可使用氧化物半导体形成薄膜晶体管TFT的情况下，可防止可流到栅电极GE的漏电流并且可降低功耗。

半导体层Act可包括沟道区域C以及分别在沟道区域C的相对侧上的源极区域S和漏极区域D。例如，源极区域S和漏极区域D可被掺杂杂质，并且杂质可包括N型杂质或P型杂质。沟道区域C可共同是指第一沟道区域C1和第二沟道区域C2。相似地，源极区域S可共同是指第一源极区域S1和第二源极区域S2。相似地，漏极区域D可共同是指第一漏极区域D1和第二漏极区域D2。

下电极图案层BPL可放置或设置在半导体层Act下面或下方。下电极图案层BPL可放置或设置在基板100和缓冲层110之间，并且可被缓冲层110覆盖或交叠。

下电极图案层BPL可包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，并且可具有单层结构或多层结构。

下电极图案层BPL可包括薄膜晶体管TFT的源电极SE和漏电极DE。因此，源电极SE和漏电极DE可定位在同一层上并且可放置或设置在半导体层Act下面或下方。源电极SE和漏电极DE可包括相同或相似的材料，并且可包括与下电极图案层BPL相同或相似的材料。在实施方式中，源电极SE和漏电极DE可各自包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，并且可各自具有单层结构或多层结构。例如，源电极SE和漏电极DE可具有钛层/铝层/钛层的三层结构。

至少下电极图案层BPL的部分BPLa和半导体层Act可交叠。在实施方式中，下电极图案层BPL的部分BPLa和第一薄膜晶体管T1的第一半导体层Act1可交叠。因此，可防止光进入第一半导体层Act1。

下电极图案层BPL的部分BPLa可电连接到第一源电极SE1以接收恒定电压，例如施加给其的第一电源电压(参见图2的ELVDD)，并且防止第一薄膜晶体管T1受到环绕电极的影响，从而导致电稳定性。因此，可作为第一薄膜晶体管T1的驱动薄膜晶体管可具有稳定的输出特性，并且显示装置1的发光元件200可发射具有恒定亮度的光。因此，可提高显示性能和显示质量。

栅电极GE可包括低电阻导电材料，诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)，并且可具有通过使用上述材料而形成的单层或多层结构。

栅极绝缘层130可放置或设置在半导体层Act和栅电极GE之间，并且可包括诸如硅氧化物、硅氮氧化物和硅氮化物的无机绝缘材料，并且可具有各自包括如上文所述的材料的单层或多层结构。

钝化层150可放置或设置在栅电极GE上，并且可覆盖或交叠栅电极GE和半导体层Act。钝化层150可包括诸如硅氧化物、硅氮氧化物和硅氮化物的无机绝缘材料，并且可具有包括所陈述的材料的单层或多层结构。

在实施方式中，桥电极BE可放置或设置在钝化层150上。桥电极BE可将半导体层Act与下电极图案层BPL电连接。在实施方式中，桥电极BE可包括第一桥电极BE1和第二桥电极BE2，第一桥电极BE1将源电极SE与半导体层Act的源极区域S电连接，而第二桥电极BE2将漏电极DE与半导体层Act的漏极区域D电连接。例如，第一桥电极BE1可通过在钝化层150中形成的接触孔电连接到源极区域S，并且可通过在钝化层150和缓冲层110中形成的接触孔电连接到源电极SE。相似地，第二桥电极BE2可通过在钝化层150中形成的接触孔电连接到漏极区域D，并且可通过在钝化层150和缓冲层110中形成的接触孔电连接到漏电极DE。

桥电极BE可包括导电材料，包括铝(Al)、铜(Cu)、钛(Ti)等，并且可形成为包括以上材料的单层或多层。

存储电容器Cap可包括彼此交叠的第一电容器板Cap1、第二电容器板Cap2、第三电容器板Cap3和虚设电容器板Cap-D。钝化层150可放置或设置在第一电容器板Cap1和第二电容器板Cap2之间，栅极绝缘层130可放置或设置在第一电容器板Cap1和虚设电容器板Cap-D之间，并且缓冲层110可放置或设置在虚设电容器板Cap-D和第三电容器板Cap3之间。

第一电容器板Cap1可包括与第一栅电极GE1相同或相似的材料。图3示出了第一电容器板Cap1和第一栅电极GE1可彼此间隔开，但是在实施方式中，第一电容器板Cap1可包括第一栅电极GE1。例如，第一电容器板Cap1可包括第一栅电极GE1，或者第一栅电极GE1的一部分可包括第一电容器板Cap1。

第二电容器板Cap2可包括与桥电极BE相同或相似的材料，并且可通过在钝化层150和缓冲层110中形成的接触孔电连接到第三电容器板Cap3。在这种情况下，设置在第一电容器板Cap1和第二电容器板Cap2之间的钝化层150可用作存储电容器Cap的电介质。

虚设电容器板Cap-D和半导体层Act可包括相同或相似的材料，并且可形成或设置在同一层上。例如，虚设电容器板Cap-D可包括与半导体层Act的沟道区域C相同或相似的材料。

第三电容器板Cap3可放置或设置在第一电容器板Cap1和虚设电容器板Cap-D下面或下方，并且可包括与下电极图案层BPL相同或相似的材料。例如，第三电容器板Cap3可包括下电极图案层BPL，或者下电极图案层BPL的一部分可包括第三电容器板Cap3。例如，第三电容器板Cap3和下电极图案层BPL可形成为一体。在实施方式中，可省略第二电容器板Cap2，在该情况下，第三电容器板Cap3可用作第二电容器板Cap2，并且设置在第一电容器板Cap1和第三电容器板Cap3之间的栅极绝缘层130可用作存储电容器Cap的电介质。

平坦化绝缘层170可放置或设置在钝化层150上。平坦化绝缘层170可包括使桥电极BE的一部分暴露的开口170OP。例如，平坦化绝缘层170可具有使第一桥电极BE1或第二桥电极BE2的一部分暴露的第一开口170OP1以及使焊盘400的一部分暴露的第二开口170OP2。

平坦化绝缘层170可包括有机绝缘材料，诸如丙烯酸、苯并环丁烯(Benzocyclobutene，BCB)、聚酰亚胺或六甲基二硅氧烷(Hexamethyldisiloxane，HMDSO)。在实施方式中，平坦化绝缘层170可包括无机材料。平坦化绝缘层170可覆盖或交叠薄膜晶体管TFT，并且可提供平坦的顶表面。平坦化绝缘层170可被提供为单层或多层。

像素电极210可形成或设置在平坦化绝缘层170上。像素电极210可通过在平坦化绝缘层170中形成的接触孔(例如，第一开口170OP1)电连接到薄膜晶体管TFT。

像素电极210可包括反射层，而反射层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或者其化合物。像素电极210可包括包含上述材料的反射层以及设置在反射层上和/或下面或下方的透明导电层。透明导电层可包括铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)、氧化锌(ZnO)、氧化铟(In₂O₃)、铟镓氧化物或铝锌氧化物(Aluminum Zinc Oxide，AZO)。在实施方式中，像素电极210可具有包括可依次堆叠的ITO层/Ag层/ITO层的三层结构。

像素限定层190可放置或设置在像素电极210上。像素限定层190可覆盖或交叠像素电极210的边缘并且可具有与像素电极210的中心部分交叠的开口190OP。

像素限定层190可增加像素电极210的边缘与设置在像素电极210上方的相对电极230之间的距离以防止在像素电极210的边缘处出现电弧。像素限定层190可通过在本公开的精神和范围内的旋涂等而包括有机绝缘材料，诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯(BCB)、六甲基二硅氧烷(HMDSO)或酚醛树脂。

被形成或设置成与像素电极210对应的中间层220可放置或设置在像素限定层190上。中间层220可包括发射一定或预定颜色的光的聚合物或低分子量有机材料。

相对电极230可放置或设置在中间层220上。相对电极230可包括功函数相对低的导电材料。例如，相对电极230可包括(半)透明层，而(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、镍(Ni)、铬(Cr)、锂(Li)、钙(Ca)或者其合金。替选地，相对电极230可包括如下的层：该层包括在包括以上材料的(半)透明层上的ITO、IZO、ZnO或In₂O₃。在实施方式中，相对电极230可包括银(Ag)和镁(Mg)。相对电极230可整体形成以完全覆盖或交叠显示区DA。

像素电极210、中间层220和相对电极230的堆叠结构可形成发光二极管，诸如有机发光二极管OLED。有机发光二极管OLED可发射红色光、绿色光或蓝色光，并且每个有机发光二极管OLED中的发射区可与像素PX对应。

薄膜封装层300可设置在相对电极230上。有机发光二极管OLED可被薄膜封装层300覆盖或交叠。薄膜封装层300可包括第一无机封装层310和第二无机封装层330以及设置在第一无机封装层310和第二无机封装层330之间的有机封装层320。

第一无机封装层310和第二无机封装层330可各自包括一个或多个无机绝缘材料。无机绝缘材料可包括铝氧化物、钛氧化物、钽氧化物、铪氧化物、锌氧化物、硅氧化物、硅氮化物和/或硅氮氧化物。第一无机封装层310和第二无机封装层330可通过化学气相沉积方法而获得。

有机封装层320可包括聚合物基材料。聚合物基材料可包括丙烯酸基树脂、环氧基树脂、聚酰亚胺、聚乙烯。例如，有机封装层320可包括丙烯酸基树脂，诸如聚甲基丙烯酸甲酯、聚丙烯酸以及在本公开的精神和范围内的其他材料。有机封装层320可通过固化单体或施涂聚合物而获得。

参照图3的周边区SA，作为示例，扫描驱动器(未示出)、数据驱动器(未示出)可放置或设置在基板100上，并且可形成焊盘400和电极连接部500。

焊盘400可被放置成与基板100的任何一个边缘相邻。焊盘400可未被覆盖或交叠，而是通过平坦化绝缘层170暴露。例如，焊盘400的一部分可通过平坦化绝缘层170的第二开口170OP2暴露，并且可通过第二开口170OP2电连接到柔性印刷电路板。柔性印刷电路板可将控制器与焊盘400电连接，并且可提供从控制器传送的信号或电源。在实施方式中，数据驱动器可放置或设置在柔性印刷电路板上。为了将信号或电压从柔性印刷电路板传送到像素PX，焊盘400可电连接到导线。

在实施方式中，可将集成电路而不是柔性印刷电路板放置在焊盘400上。集成电路可包括例如数据驱动器，并且可通过包括导电球的各向异性导电膜而电连接到焊盘400。

焊盘400可包括第一焊盘电极410和第二焊盘电极420，第一焊盘电极410包括与桥电极BE相同或相似的材料，而第二焊盘电极420电连接到第一焊盘电极410。在实施方式中，第二焊盘电极420和栅电极GE可放置在同一层上，并且可包括相同或相似的材料。在该情况下，焊盘400可包括虚设焊盘电极430。虚设焊盘电极430可放置或设置在第二焊盘电极420下面或下方，并且栅极绝缘层130可放置或设置在虚设焊盘电极430和第二焊盘电极420之间。虚设焊盘电极430和半导体层Act可放置或设置在同一层上并且可包括相同或相似的材料。

电极连接部500可包括：第一导电层510，包括与下电极图案层BPL相同或相似的材料；第二导电层520，包括与栅电极GE相同或相似的材料；以及连接电极530，将第一导电层510与第二导电层520电连接。连接电极530可包括与桥电极BE相同或相似的材料，并且可通过在钝化层150和缓冲层110中形成的接触孔将第一导电层510与第二导电层520桥接。

第一导电层510以及薄膜晶体管TFT的源电极SE和漏电极DE可放置或设置在同一层上，并且可彼此电连接。第二导电层520可放置或设置在与薄膜晶体管TFT的栅电极GE或焊盘400的第二焊盘电极420相同的层上，并且可电连接到薄膜晶体管TFT的栅电极GE或焊盘400的第二焊盘电极420。因此，电极连接部500可将栅电极GE电连接到源电极SE或漏电极DE，或者将第二焊盘电极420电连接到源电极SE或漏电极DE。电极连接部500可被平坦化绝缘层170覆盖或交叠。

尽管图3示出了电极连接部500可放置或设置在周边区SA中，但是实施方式不限于该配置。在实施方式中，电极连接部500可放置或设置在显示区DA中。

图4A至图4O是示意性示出图3的显示装置1的制造方法的工艺的该显示装置1的示意性截面视图。与图3中基本上相同的部件由相同的附图标记指示，并且将省略其详细描述。

参照图4A，下电极图案层BPL可形成或设置在基板100上。下电极图案层BPL可通过光刻工艺形成。初始的下电极图案层(未示出)可形成或设置在基板100上，并且在其上可涂覆第一光致抗蚀剂(未示出)。然后，第一光致抗蚀剂可通过具有与下电极图案层BPL对应的图案的第一掩模而曝光和显影，从而形成第一光致抗蚀剂图案(未示出)。在这一点上，光致抗蚀剂可是正的或负的。可使用第一光致抗蚀剂图案作为蚀刻掩模来蚀刻初始的下电极图案层，并且然后，可从其去除第一光致抗蚀剂图案，从而形成下电极图案层BPL。如上文所述，下电极图案层BPL可包括源电极SE、漏电极DE、下电极图案层的与半导体层Act的沟道区域C交叠的部分BPLa、电极连接部500的第一导电层510以及存储电容器Cap的第三电容器板Cap3。

在下电极图案层BPL形成之后，可在其上整体形成缓冲层110。缓冲层110可通过例如气相沉积方法(诸如化学气相沉积(Chemical Vapor Deposition，CVD)、热化学气相沉积(Thermal Chemical Vapor Deposition，TCVD)、等离子体增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition，PECVD)、溅射或电子束沉积(电子束蒸发))来形成。

参照图4B，包括可依次堆叠的第一材料层120'、第二材料层130'和第三材料层140'的堆叠结构可形成或设置在缓冲层110上。第一材料层120'、第二材料层130'和第三材料层140'可通过例如气相沉积方法(诸如CVD、TCVD、PECVD、溅射或电子束蒸发)来形成。

参照图4C，第二光致抗蚀剂图案PR可形成或设置在包括第一材料层120'、第二材料层130'和第三材料层140'的堆叠结构上。第二光致抗蚀剂图案PR可使第三材料层140'的一部分暴露，并且可包括具有第一厚度t1的部分和具有小于第一厚度t1的第二厚度t2的部分。在这一点上，厚度是指从第三材料层140'的顶表面到第二光致抗蚀剂图案PR的顶表面的最短距离。

第二光致抗蚀剂图案PR可通过使用第二掩模来形成。第二掩模可是半色调掩模或狭缝掩模。半色调掩模或狭缝掩模可依据光的透射率分成透射光的透射区域、透射某些光的透反射区域以及阻止光透射的不透明区域。在光致抗蚀剂通过第二掩模曝光并且显影的情况下，与透射区域和透反射区域对应的光致抗蚀剂区域可被去除不同的厚度，并且与不透明区域对应的光致抗蚀剂区域可保留而不被去除。因此，第二光致抗蚀剂图案PR的这些区域可具有不同的厚度。

关于第二光致抗蚀剂图案PR，具有第一厚度t1的部分可对应于半导体层(参见图3的Act)的沟道区域(参见图3的C)、存储电容器(参见图3的Cap)、焊盘(参见图3的400)和电极连接部(参见图3的500)的第二导电层(参见图3的520)，并且具有第二厚度t2的部分可对应于半导体层Act的源极区域(参见图3的S)和漏极区域(参见图3的D)。

参照图4D，可去除第三材料层140'的一部分。在实施方式中，可通过使用第二光致抗蚀剂图案PR作为蚀刻掩模的湿法蚀刻来去除第三材料层140'的该部分。在这一点上，第三材料层140'的要去除的部分可对应于第三材料层140'的通过第二光致抗蚀剂图案PR暴露的部分。在实施方式中，可通过干法蚀刻来去除第三材料层140'的该部分。

参照图4E，可去除第二材料层130'的一部分。在实施方式中，可通过使用第二光致抗蚀剂图案PR作为蚀刻掩模的干法蚀刻来去除第二材料层130'的该部分。在这一点上，第二材料层130'的要去除的部分可对应于第二材料层130'的通过第二光致抗蚀剂图案PR暴露的部分和第三材料层140'的去除部分。在实施方式中，在可通过干法蚀刻去除第三材料层140'的该部分的情况下，可通过湿法蚀刻去除第二材料层130'的该部分。

参照图4F，第二光致抗蚀剂图案PR的一部分可通过对其执行例如回刻工艺而被去除。例如，第二光致抗蚀剂图案PR可通过使用利用氧气的灰化工艺而被去除至少第二厚度t2。关于第二光致抗蚀剂图案PR，具有可相对较小的第二厚度t2的部分可被完全去除，并且具有可相对较大的第一厚度t1的部分可未被完全去除并且可保持为第三厚度t3，并且因此可形成残余光致抗蚀剂图案PRr。

参照图4G，可蚀刻第一材料层120'和第三材料层140'，并且第三材料层140'可被蚀刻为形成栅电极GE。在实施方式中，可通过使用残余光致抗蚀剂图案PRr作为蚀刻掩模的湿法蚀刻来去除第三材料层140'。在这一点上，由于已被去除一部分的第二材料层130'使在其下面的第一材料层120'的一部分暴露，因此第一材料层120'的该部分也可被去除。由于湿法蚀刻各向同性地进行，因此第一材料层120'的侧面也可被蚀刻，并且因此，在平面视图中，第一材料层120'可占据比可保留的第二材料层130'小的面积。在实施方式中，在通过湿法蚀刻去除第二材料层130'的部分的情况下，可使用干法蚀刻形成栅电极GE。

同时，通过蚀刻第三材料层140'，还可形成存储电容器Cap的第一电容器板Cap1、焊盘400的第二焊盘电极420以及电极连接部500的第二导电层520。

参照图4H，可蚀刻第二材料层130'以形成栅极绝缘层130和半导体层Act。在实施方式中，可通过使用残余光致抗蚀剂图案PRr作为蚀刻掩模的干法蚀刻来去除第二材料层130'。在这一点上，在第二材料层130'的部分被蚀刻的情况下，在其下面的第一材料层120'的一些或预定数量的区域可暴露于诸如蚀刻气体的蚀刻剂。暴露于蚀刻剂的部分可通过杂质的注入而作为半导体层Act的源极区域S或漏极区域D。

第二材料层130'的可与残余光致抗蚀剂图案PRr交叠的部分可未被蚀刻，并且可作为栅极绝缘层130。由于第一材料层120'的可与栅极绝缘层130交叠的部分可没有暴露于蚀刻剂，因此杂质可不被注入其中，并且可形成半导体层Act的沟道区域C。

第一材料层120'的可与残余光致抗蚀剂图案PRr交叠的部分可是存储电容器Cap的虚设电容器板Cap-D、焊盘400的虚设焊盘电极430和电极连接部500的虚设导电层540。

同时，在实施方式中，在使用干法蚀刻形成栅电极GE的情况下，可使用湿法蚀刻来蚀刻第二材料层130'。

参照图4I，可去除残余光致抗蚀剂图案PRr。可形成薄膜晶体管TFT的半导体层Act和栅电极GE。

参照图4J，可形成覆盖或交叠半导体层Act和栅电极GE的钝化材料层150'。在实施方式中，钝化材料层150'可通过例如气相沉积方法(诸如CVD、TCVD、PECVD、溅射或电子束蒸发)来形成。

参照图4K，通过在钝化材料层150'中形成暴露半导体层Act和下电极图案层BPL的至少一部分的第一孔HL1，可形成钝化层150。半导体层Act的通过第一孔HL1暴露的部分可是半导体层Act的源极区域S或漏极区域D。下电极图案层BPL的通过第一孔HL1暴露的部分可是源电极SE、漏电极DE和第三电容器板Cap3。第一孔HL1也可使第二焊盘电极420和第二导电层520暴露。使下电极图案层BPL暴露的第一孔HL1可构成缓冲层110的一部分。为了形成第一孔HL1，可使用具有与第一孔HL1对应的图案的3-1掩模，例如，可使用光刻工艺。

参照图4L，与第一孔HL1对应的桥电极BE可形成或设置在钝化层150上。桥电极BE可是以与第一孔HL1对应的图案形成的电极图案层。在形成桥电极BE时，可使用4-1掩模，并且例如，可使用光刻工艺。

桥电极BE可包括将源电极SE与半导体层Act的源极区域S电连接的第一桥电极BE1以及将漏电极DE和半导体层Act的漏极区域D电连接的第二桥电极BE2。桥电极BE的一部分可与存储电容器Cap的第一电容器板Cap1交叠以形成第二电容器板Cap2。桥电极BE的另一部分可形成第一焊盘电极410，而第一焊盘电极410可电连接到焊盘400的第二焊盘电极420。桥电极BE的另一部分可形成连接电极530，而连接电极530可电连接到电极连接部500的第一导电层510和第二导电层520。

参照图4M，平坦化绝缘层170可形成或设置在钝化层150上，并且平坦化绝缘层170可覆盖或交叠桥电极BE。平坦化绝缘层170可包括开口170OP，而开口170OP使桥电极BE的至少一部分暴露。在形成平坦化绝缘层170时，可使用具有与开口170OP对应的图案的第五掩模，并且例如，可使用光刻工艺。

例如，在平坦化绝缘层170的开口170OP中，第一开口170OP1可使第一桥电极BE1的将第一薄膜晶体管T1的第一源电极SE1与第一半导体层Act1的第一源极区域S1电连接的部分暴露。在实施方式中，第一开口170OP1可使第二桥电极BE2的将第一薄膜晶体管T1的第一漏电极DE1与第一半导体层Act1的第一漏极区域D1电连接的部分暴露。第一开口170OP1可是电连接在像素电极210和桥电极BE之间的接触孔，这将在下文中描述。

在平坦化绝缘层170的开口170OP中，第二开口170OP2可使焊盘400的第一焊盘电极410暴露。如上文参照图3描述的，第二开口170OP2可未被覆盖或交叠，而是可通过平坦化绝缘层170暴露，以允许焊盘400电连接到柔性印刷电路板。

参照图4N，像素电极210可形成或设置在平坦化绝缘层170上。在形成像素电极210时，可使用具有与像素电极210对应的图案的第六掩模，并且例如，可使用光刻工艺。

像素电极210可通过在平坦化绝缘层170中形成的接触孔，即第一开口170OP1，电连接到桥电极BE。电连接到像素电极210的桥电极BE可是第一薄膜晶体管T1的第一桥电极BE1或第二桥电极BE2。

参照图4O，覆盖或交叠的像素电极210的至少一部分的像素限定层190可形成或设置在像素电极210上。像素限定层190可覆盖或交叠像素电极210的边缘，并且可具有使像素电极210的中心部分暴露的开口190OP。在形成像素限定层190时，可使用具有与像素限定层190对应的图案的第七掩模，并且例如，可使用光刻工艺。

此后，通过使用第七掩模执行光刻工艺，与像素电极210对应的中间层(参见图3的220)可形成或设置在像素限定层190上。然后，对电极(参见图3的230)和薄膜封装层(参见图3的300)可形成或设置在中间层(参见图3的220)上，并且例如，可使用CVD、TCVD、PECVD、溅射、电子束蒸发或者其他气相沉积方法。

作为比较示例，可使用10个掩模制造显示装置，其中源电极SE和漏电极DE可放置或设置在栅电极GE上，层间绝缘层可放置或设置在栅电极GE和源电极SE或漏电极DE之间，源电极SE可通过在层间绝缘层中形成的接触孔电连接到放置或设置在半导体层Act下面或下方的下电极图案层BPL，并且第一焊盘电极410可形成或设置在源电极SE和漏电极DE上方。

然而，根据本公开的实施方式，下电极图案层BPL以及源电极SE和漏电极DE可使用一个掩模形成，半导体层Act和栅电极GE可使用一个掩模形成，并且第一焊盘电极410和桥电极BE可使用一个掩模形成。因此，可使用总共七个掩模来制造显示装置1。这样，可降低显示装置1的制造成本并且可提高其生产率。

图5是示意性示出根据实施方式的显示装置的一部分的放大的示意性截面视图。图5示出了第一薄膜晶体管T1，并且可对应于图3的部分V。

参照图5，下电极图案层BPL的部分BPLa和第一源电极SE1可形成为一体。然而，第一漏电极DE1不能与部分BPLa和第一源电极SE1形成为一体，并且可在平面视图中形成为岛或隔离的形状。第一源电极SE1和第一漏电极DE1的位置可互换。

下电极图案层BPL的部分BPLa可接收恒定电压，例如通过第一源电极SE1施加的第一电源电压(参见图2的ELVDD)，并且可防止第一薄膜晶体管T1受到环绕电极的影响，从而导致电稳定性。因此，可作为第一薄膜晶体管T1的驱动薄膜晶体管可具有稳定的输出特性，并且显示装置1的发光元件可发射具有恒定亮度的光。因此，可提高显示性能和显示质量。

图6是示意性示出根据实施方式的显示装置的一部分的放大的示意性截面视图。图6示出了焊盘400，并且图6可对应于图3的部分VI。

参照图6，焊盘400可包括第一焊盘电极410和第二焊盘电极420，第一焊盘电极410包括与桥电极BE相同或相似的材料，而第二焊盘电极420包括与下电极图案层BPL相同或相似的材料。在这种情况下，第一焊盘电极410可通过在钝化层150和缓冲层110中形成的一个第一孔HL1电连接到第二焊盘电极420。

为了形成焊盘400，在形成图4A的下电极图案层BPL的情况下，可改变第一掩模的图案，以使得下电极图案层BPL可包括第二焊盘电极420。

然后，在已结合图4C描述的第二光致抗蚀剂图案PR可形成或设置在第三材料层140'上的情况下，可改变第二掩模的图案，以使得第二光致抗蚀剂图案(参见图4C的PR)可使其中可放置第一焊盘电极410的区域暴露。通过使用改变的第二掩模，可去除在其中可放置第一焊盘电极410的区域中放置或设置的第三材料层140'、第二材料层130'和第一材料层120'。

然后，在已结合图4K描述的在钝化层150中形成第一孔HL1的情况下，可改变3-1掩模的图案，以使得第一孔HL1可使下电极图案层BPL的第二焊盘电极420暴露。

最后，在已结合图4L描述的形成对应于第一孔HL1的桥电极BE的情况下，可改变4-1掩模的图案，以使得桥电极BE也可在使第二焊盘电极420暴露的第一孔HL1中形成。因此，可形成电连接到第一焊盘电极410的第二焊盘电极420。

通过上述工艺，可形成图6中所示的焊盘400，而不增加掩模的数量。在这种情况下，第一焊盘电极410可不需要电极连接部500来电连接到薄膜晶体管TFT的源电极SE或漏电极DE。因此，电极连接部500可少占据周边区SA，并且因此，可增加形成焊盘400的可用空间，或者可减少可作为显示装置1的非显示区的周边区SA。

图7是示意性示出根据实施方式的显示装置的一部分或区域的示意性截面视图。将省略参照图3描述的显示装置的相同或相似的特征的描述，并且将基于图3和图7的显示装置之间的差异来提供实施方式。

平坦化绝缘层170可放置或设置在覆盖或交叠半导体层Act和栅电极GE的钝化层150上，并且桥电极BE可放置或设置在平坦化绝缘层170上。桥电极BE可通过在钝化层150和平坦化绝缘层170中形成的接触孔将半导体层Act与下电极图案层BPL电连接。

在实施方式中，桥电极BE可包括第一桥电极BE1和第二桥电极BE2，第一桥电极BE1将源电极SE与半导体层Act的源极区域S电连接，而第二桥电极BE2将漏电极DE和半导体层Act的漏极区域D电连接。在实施方式中，第一桥电极BE1可通过在钝化层150和平坦化绝缘层170中形成的接触孔电连接到源极区域S，并且通过在钝化层150、平坦化绝缘层170和缓冲层110中形成的接触孔电连接到源电极SE。相似地，第二桥电极BE2可通过在钝化层150和平坦化绝缘层170中形成的接触孔电连接到漏极区域D，并且通过在钝化层150、平坦化绝缘层170和缓冲层110中形成的接触孔电连接到漏电极DE。在实施方式中，第一桥电极BE1和第二桥电极BE2的位置可互换。

第一桥电极BE1或第二桥电极BE2可包括像素电极210。在实施方式中，第一桥电极BE1的一部分可在平坦化绝缘层170上延伸以形成像素电极210，并且在这种情况下，第一桥电极BE1和像素电极210可形成为一体，并且第一桥电极BE1可包括反射膜，而该反射膜包括镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或者其化合物。第一桥电极BE1可包括放置或设置在反射膜上方或/和下方的透明导电膜。

像素限定层190可放置或设置在桥电极BE上。像素限定层190可作为一个整体覆盖或交叠桥电极BE，并且可具有第一开口190OP1和第二开口190OP2，第一开口190OP1使放置在显示区DA中的像素电极210的中心部分暴露，而第二开口190OP2使放置或设置在周边区SA中的焊盘400暴露。发光元件200的发光区域，即像素，可由像素限定层190的第一开口190OP1限定，并且焊盘400可通过像素限定层190的第二开口190OP2电连接到印刷电路板。

在显示区DA中，中间层220、相对电极230和薄膜封装层300可依次形成或设置在像素限定层190上。

图8A至图8E是示意性示出图7的显示装置的制造方法的工艺的该显示装置的示意性截面视图。

图8A中所示的工艺之前的工艺可与结合图4A至图4I描述的显示装置1的制造方法的工艺相同，并且可使用第一掩模和第二掩模执行。图8A的示意性截面视图可与结合图4J描述的显示装置1的示意性截面视图相同。

参照图8B，在钝化材料层150'上可形成包括图案孔170PH的平坦化绝缘层170。图案孔170PH可对应于下电极图案层BPL和半导体层Act的至少一部分。为了形成平坦化绝缘层170，可使用包括与图案孔170PH对应的图案的3-2掩模，并且例如，可执行光刻工艺。

半导体层Act的与图案孔170PH对应的部分可是半导体层Act的源极区域S或漏极区域D。下电极图案层BPL的与图案孔170PH对应的部分可是源电极SE、漏电极DE、第三电容器板Cap3和第一导电层510。在实施方式中，图案孔170PH可对应于焊盘400的第二焊盘电极420和电极连接部500的第二导电层520。

参照图8C，通过使用具有图案孔170PH的平坦化绝缘层170来在钝化材料层150'中形成与图案孔170PH对应的第二孔HL2，可形成钝化层150。

在实施方式中，通过使用具有图案孔170PH的平坦化绝缘层170作为蚀刻掩模来蚀刻钝化材料层150'，可形成具有与图案孔170PH对应的第二孔HL2的钝化层150。第二孔HL2可包括在钝化层150中形成的孔和在平坦化绝缘层170中形成的图案孔。一些或预定数量的第二孔HL2可在缓冲层110中形成。

由于第二孔HL2对应于图案孔170PH，因此第二孔HL2可分别使半导体层Act的源极区域S和漏极区域D、源电极SE、漏电极DE、第三电容器板Cap3、第二焊盘电极420、第一导电层510和第二导电层520暴露。如上文所述，用于制造在钝化层150和平坦化绝缘层170中形成以使半导体层Act、下电极图案层BPL等暴露的孔(或开口)的掩模的数量可减少到一个。例如，可使用3-2掩模形成具有第二孔HL2的平坦化绝缘层170和钝化层150。

参照图8D，在平坦化绝缘层170上可形成与第二孔HL2对应的桥电极BE。桥电极BE可是以与第二孔HL2对应的图案形成的电极图案层。在形成桥电极BE时，可使用4-2掩模，并且例如，可使用光刻工艺。

关于桥电极BE，第一桥电极BE1可将源电极SE与半导体层Act的源极区域S电连接，而第二桥电极BE2可将漏电极DE与半导体层Act的漏极区域D电连接。

在实施方式中，将源电极SE与源极区域S电连接的第一桥电极BE1可在平坦化绝缘层170上延伸，以使得延伸部分可构成像素电极210。在实施方式中，第二桥电极BE2可在平坦化绝缘层170上延伸以形成像素电极210。

因此，桥电极BE和像素电极210可形成为一体，并且形成桥电极BE和像素电极210所需的掩模的数量可减少到一个。

参照图8E，像素限定层190可形成或设置在桥电极BE上。像素限定层190可作为一个整体覆盖或交叠桥电极BE，并且可具有使像素电极210的中心部分暴露的第一开口190OP1和使焊盘400的第一焊盘电极410暴露的第二开口190OP2。在形成像素限定层190时，可使用具有与像素限定层190对应的图案的5-2掩模，并且例如，可使用光刻工艺。

通过上述方法，可将直到形成显示装置1的像素限定层190所需的掩模的数量减少到5个。因此，可降低显示装置1的制造成本并且可提高其生产率。

上述实施方式可提供显示装置及制造显示装置的方法，其中可减少应用于制造工艺的掩模的数量和光刻工艺的数量，并且因此可降低制造成本并且可提高生产率，可降低功耗，并且显示性能良好。然而，本公开的范围不限于以上效果。

应理解的是，本文中所描述的实施方式应仅在描述性意义上考虑，而非出于限制的目的。每个实施方式中的特征或方面的描述通常应被视为可用于其他实施方式中的其他相似特征或方面。尽管参照附图描述了一个或多个实施方式，但是本领域普通技术人员将理解的是，在不偏离如所附权利要求限定的精神和范围的情况下可对实施方式进行形式和细节上的各种修改。