具体实施方式

为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。

本发明实施例提供了一种防电流回流的IO架构。

图2为一实施方式的防电流回流的IO架构模块结构图，如图2所示，一实施方式的防电流回流的IO架构包括：

数字输入通道，用于分别接入数字输入信号Input_from_digital和第一通道控制信号Output_input_ctrl；

数字输出通道，用于接入所述第一通道控制信号Output_input_ctrl；

第一PMOS管MP1，栅极用于通过所述数字输入通道接入所述数字输入信号Input_from_digital，源极用于连接电源电压端VCC，漏极用于作为PAD输出端，衬底连接所述PAD输出端；

第一NMOS管MN1，栅极连接所述第一PMOS管MP1的栅极，漏极连接所述PAD输出端，源极用于接地VSS；

第二NMOS管MN2，栅极用于连接所述电源电压端VCC，漏极用于通过所述数字输出通道输出数字输出信号Output_to_digital，源极连接所述PAD输出端，衬底用于连接所述电源电压端VCC；

其中，所述第一通道控制信号Output_input_ctrl在开启所述数字输入通道时，所述数字输出通道关闭；所述第一通道控制信号Output_input_ctrl在开启所述数字输出通道时，所述数字输入通道关闭。

如图2所示，第一通道控制信号Output_input_ctrl为逻辑电平信号。第一通道控制信号Output_input_ctrl处于不同逻辑电平时，数字输入通道和数字输出通道的开启或关断状态不同。以图2为例，一侧的数字输入信号Input_from_digital在数字输入通道开启时进行通路传输，数字输出通道在开启时在一侧输出数字输出信号Output_to_digital。

在其中一个实施例中，在第一通道控制信号Output_input_ctrl为逻辑高电平时，数字输入通道开启，数字输出通道关闭。在第一通道控制信号Output_input_ctrl为逻辑低电平时，数字输入通道关闭，数字输出通道开启。

在数字输入通道开启时，数字输入信号Input_from_digital驱动第一NMOS管MN1和第一PMOS管MP1。其中，PAD输出端用于连接外部电设备，例如芯片等。在数字输出通道开启时，外部信号通过数字输出通道作为数字输出信号Output_to_digital输出。

其中，第一PMOS管MP1的衬底电压与PAD输出端电压相同，使得电源电压端VCC与PAD输出端之间不存在可正向导通的等效二极管。在PAD输出端有外部信号回流时，在电源电压端VCC与PAD输出端之间无法形成回流电流。

在其中一个实施例中，图3为另一实施方式的防电流回流的IO架构模块结构图，如图3所示，还包括：

模拟信号通道，用于接入第二通道控制信号Analog_sel，并用于向所述PAD输出端传输模拟信号；

其中，所述第二通道控制信号Analog_sel用于开启或关闭所述模拟信号通道。

模拟信号通道，用于为PAD输出端提供模拟信号通路。同时，以第二通道控制信号Analog_sel用于开启或关闭所述模拟信号通道。

在其中一个实施例中，模拟信号通道还接收第一通道控制信号Output_input_ctrl，根据第一通道控制信号Output_input_ctrl与第二通道控制信号Analog_sel实现：在数字输入通道或数字输出通道任一开启时，模拟信号通道关闭，以此防止模拟信号与数字信号的互相干扰。

在其中一个实施例中，在所述第二通道控制信号Analog_sel开启所述模拟信号通道时，所述数字输入通道和所述数字输出通道被关闭。通过第一通道控制信号Output_input_ctrl与第二通道控制信号Analog_sel的逻辑电平分别配置，实现模拟信号通道开启时，数字输入通道和所述数字输出通道均为关闭状态。

在其中一个实施例中，数字输入通道、数字输出通道和模拟信号通道内均设置有受控开关，受控开关根据第一通道控制信号Output_input_ctrl和/或第二通道控制信号Analog_sel执行通道的开启或关闭。作为一个较优的实施方式，受控开关包括半导体开关器件或电子开关器件。

基于此，在其中一个实施例中，图4为一实施方式的防电流回流的IO架构电路示意图，如图4所示，数字输入通道包括：

第三NMOS管MN3，栅极用于连接所述电源电压端VCC，漏极连接所述第一NMOS管MN1的栅极，源极连接所述第一PMOS管MP1的栅极，衬底用于接地VSS；

第二PMOS管MP2，源极连接所述第三NMOS管MN3的漏极，漏极连接所述第三NMOS管MN3的源极，栅极用于接入所述第一通道控制信号Output_input_ctrl，衬底用于连接所述PAD输出端；

第三PMOS管MP3，源极连接所述第三NMOS管MN3的源极，栅极用于连接所述电源电压端VCC，衬底和漏极用于连接所述PAD输出端。

在其中一个实施例中，如图4所示，数字输出通道包括：

第四PMOS管MP4，漏极连接所述第二NMOS管MN2的源极，栅极用于连接所述电源电压端VCC，衬底用于连接所述PAD输出端，源极用于接入所述第一通道控制信号Output_input_ctrl；

第五PMOS管MP5，栅极连接所述第四PMOS管MP4的源极，源极用于连接所述电源电压端VCC，漏极和衬底用于连接所述PAD输出端；

第六PMOS管MP6，栅极用于连接所述电源电压端VCC，源极、漏极和衬底用于连接所述PAD输出端。

在其中一个实施例中，如图4所示，模拟信号通道包括：

第四NMOS管MN4，栅极用于连接所述电源电压端VCC，漏极用于接入所述第二通道控制信号Analog_sel；

第七PMOS管MP7，栅极用于接入所述第一通道控制信号Output_input_ctrl，源极连接所述第四NMOS管MN4的漏级，漏极连接所述第四NMOS管MN4的源极，衬底用于连接所述PAD输出端；

第五NMOS管MN5，栅极用于连接所述电源电压端VCC，源极用于连接所述PAD输出端，衬底用于接地VSS；

第八PMOS管MP8，栅极连接所述第四NMOS管MN4的源极，源极连接所述第五NMOS管MN5的漏极，漏极连接所述第五NMOS管MN5的源极；

第九PMOS管MP9，源极连接所述第八PMOS管MP8的栅极，栅极用于连接所述电源电压端VCC，漏极和衬底用于连接所述PAD输出端。

如图4所示，数字输入通道的开关控制后移至第一NMOS管MN1的栅极后。需要注意的是，数字输入通道、数字输出通道和模拟信号通道均用于建立可控的信号传输通路，在一实施方式中的位置均为便于解释通路的信号方向，不代表对通路控制元器件的位置限定。

如图4所示，第一PMOS管MP1与第一NMOS管MN1构成偏置电路，为与PAD输出端有连接关系的PMOS管衬底base端提供偏置电压。其中，各PMOS管的衬底与PAD输出端存在连接，即VSUB与PAD输出端存在连接关系。当PAD输出端电压高于电源电压端VCC电压时，第六PMOS管MP6导通，VSUB等于PAD输出端电压；当PAD输出端电压低于电源电压端VCC电压时，第五PMOS管MP5导通，VSUB等于电源电压端VCC电压。

在其中一个实施例中，第三PMOS管MP3、第四PMOS管MP4和第九PMOS管MP9为boost开关管，在PAD输出端电压高于电源电压端VCC电压时，将与PAD输出单有连接关系的PMOS管的栅极电压boost到PAD输出端电压。

在其中一个实施例中，在PAD输出端电压高于电源电压端VCC电压的信号时，与PAD输出端有连接关系的各PMOS管的栅极与衬底base端全都为最高电平，避免了各PMOS管的击穿。

在其中一个实施例中，当PAD输出端连接的芯片未上电，但是PAD输出端接收到外界输入信号时，由于各PMOS管的衬底VSUB电压为PAD输出端电压，电源电压端VCC与PAD输出端之间不存在可以正向导通的二极管，因此PAD与VCC之间不存在回流电流，不会使芯片产生误操作。

在其中一个实施例中，如图4所示，数字输入通道还包括：

第一缓冲单元，所述第三NMOS管MN3的漏极用于通过所述第一缓冲单元构成信号传输通道。

第一缓冲单元可以选用缓冲器或缓冲电路，为通路中的数字输入信号Input_from_digital提供缓冲处理。

在其中一个实施例中，如图4所示，数字输入通道还包括：

第二缓冲单元，所述第三NMOS管MN3的漏极通过所述第二缓冲单元连接所述第一NMOS管MN1的栅极。

第二缓冲单元可以选用缓冲器或缓冲电路，为第一NMOS管MN1的栅极信号提供缓冲处理。

在其中一个实施例中，如图4所示，数字输出通道还包括：

第三缓冲单元，所述第二NMOS管MN2的漏极用于通过所述第三缓冲单元构成信号传输通道。

第三缓冲单元可以选用缓冲器或缓冲电路，为通路中的数字输出信号Output_to_digital提供缓冲处理。

在其中一个实施例中，如图4所示，还包括：

第四缓冲单元，用于对所述第一通道控制信号Output_input_ctrl进行缓冲处理。

其中，第四缓冲单元可以选用缓冲器或缓冲电路。

上述任一实施例的防电流回流的IO架构，包括了数字输入通道、数字输出通道、第一PMOS管MP1、第一NMOS管MN1和第二NMOS管MN2。数字输入信号Input_from_digital通过数字输入通道驱动第一PMOS管MP1和第一NMOS管MN1，第一通道控制信号Output_input_ctrl交替开启数字输入通道和数字输出通道。在PAD输出端存在外界输入信号时，第一PMOS管MP1的衬底电压为PAD输出端电压，在电源电压端VCC与PAD输出端之间不存在可以导通的等效二极管，即电源电压端VCC与PAD输出端之间不存在回流电流。基于此，在数字输入通道和数字输出通道交替开启以满足IO功能的同时，防止回流电流的产生，保证IO电路的正常运行。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。