具体实施方式

在以下详细描述中，已经仅通过说明的方式仅示出和描述了本发明的某些示例性实施例。如本领域技术人员将意识到的，可以以各种不同方式修改所描述的实施例，所有这些都不脱离本发明的范围。因此，附图和描述将被认为在本质上是说明性的而不是限制性的。在整个说明书中，相似的附图标记标出相似的元件。

为方便起见，在以下描述中，根据本发明的实施例的各种器件几何形状在附图中示出的取向上关于器件进行描述。在描述中使用诸如“之上”、“上方”、“横向”、“垂直”等术语的情况下，不应将这些解释为意味着此类实施例限于在附图中示出的特定方向。应当容易理解，无论器件的物理方向或包括有该器件的装置的物理方向如何，本文描述的器件都将能够正确运行，因此应当相应地解释以下描述。另外，根据本发明的实施例的晶体管包括半导体区域，该半导体区域可包括半导体、半金属或简并掺杂的半导体、或其组合。因此，应相应地解释本文中对“半导体区域”的引用。

现在参考图1，根据本发明的实施例，示出了包括电流控制栅极和开关栅极的多栅极晶体管。多栅极晶体管100包括源极101、漏极102、第一栅极103和第二栅极104。源极101和漏极102彼此间隔开并且被半导体区域105分离。换句话说，源极101和漏极102被半导体区域105分离。源极101和半导体105之间的接触包括势垒。例如，可以通过为源极101和半导体区域105选择合适的材料、通过掺杂源极101和/或半导体区域105的材料或者通过在两种或多种半导体材料之间形成异质结接触来提供源极101和半导体105之间的势垒。

源极101、漏极102、第一栅极103、第二栅极104和半导体区域105可以各自由任何合适的材料或材料的组合形成。可用于源极101、漏极102、第一栅极103和/或第二栅极104的材料的示例包括但不限于：金属；导电或半导体金属氧化物；导电或半导体聚合物；掺杂半导体；石墨烯；以及二维(2D)半导体。可用于半导体区域105的材料的示例包括但不限于：晶体或非晶硅；半导体金属氧化物；过渡金属硫族化合物；石墨烯；碳纳米管；半导体纳米线；有机半导体；以及2D半导体。

第一栅极103被设置在源极101的至少一部分之上，并且通过半导体区域105并通过设置在半导体区域105之上的电绝缘体106而与源极101分离。电绝缘体106通常可以称为“绝缘区域”，并且可以在整个器件中包括相同的材料或者可以在器件的不同部分中包括不同的绝缘材料。半导体材料105在源极101上方的区域可以称为半导体105的“源极区域”。当将大于某个阈值的电位差施加到第一栅极103时，在半导体105和绝缘体106之间的界面处，在源极区域中形成累积层。类似地，第二栅极104被设置在源极101和漏极102之间的间隙107之上，并且通过半导体区域105并通过电绝缘体106而与源极101和漏极102分离。取决于实施例，第二栅极104可以与或可以不与漏极102垂直重叠。当将大于某个阈值的电位差施加到第二栅极104时，在半导体105和绝缘体106之间的界面处，在源极101和漏极102之间的间隙107(也称为“源极—漏极间隙”或“沟道”107)中形成累积层。

在本实施例中，第二栅极104上的施加电场是施加的电压。然而，在另一个实施例中，第二栅极104上的施加电场可以是由入射电磁辐射经由光伏效应产生的电场。这样，晶体管可以作为光电晶体管工作。类似地，施加到第一栅极103的电场要么可以是施加的电压，要么可以是通过入射电磁辐射经由光伏效应产生的电场。

作为另一替代，在一些实施例中，施加到第一栅极103和/或第二栅极104的电场可以经由化学反应(诸如第一栅极103或第二栅极104的表面上的分子的吸附)产生。可以在传感器应用中使用这样的实施例，因为输出电流的不存在/存在或其大小可指示能够被吸附到第一栅极103或第二栅极104的表面上的特定化学物种的存在或不存在。当在浮栅实施例中使用化学吸附来产生电场时，诸如下面参考图6和图23描述的那些，吸附可能发生在浮动第一栅极和/或第二栅极上方的控制栅极处，从而导致跨浮动第一栅极和/或第二栅极产生电场。

在一些实施例中，多栅极晶体管100可以包括源极101和半导体区域105之间的用于控制势垒的特性的界面层。例如，可以通过在沉积半导体区域105之前在源极101之上沉积不同的材料来形成界面层，或者通过掺杂源极101的表面区域来形成界面层。作为另一示例，在一些实施例中，可以通过在沉积半导体区域105之前处理源极材料(例如通过在沉积半导体区域105之前氧化源极101的表面，或者应用合适的化学处理来改变源极材料的表面化学)来形成界面层。

在一些实施例中，源极101可以不直接与第一栅极103重叠，而是可以掺杂半导体105在源极101一侧的区域以提供与第一栅极103重叠的区域。作为另一替代，在一些实施例中，可以在漏极102的方向上将不同的材料(例如另一种金属)沉积到源极敷金属101的一侧，并且第一栅极103可以形成在与源极101相邻的其他材料的该区域上方并与其重叠。

在本实施例中，将源极101和漏极102布置为使得当在源极101和漏极102两端施加大于某个阈值的电位差时，在源极101的最靠近漏极102的边缘处跨半导体层105整个横截面在与源极101相邻的半导体区域105中形成耗尽层。在本实施例中，源极101包括单个连续层，但在其他实施例中，源极101可包括与半导体区域105并联电连接的多个单独部分。在一些实施例中，可以不跨半导体层105的整个横截面形成耗尽层，尽管器件性能可能由于饱和电压的增加和内在增益的减少而因此受损。与本发明的实施例(其通过在源极101的边缘形成耗尽区域而以类似于SGT的方式起作用，这允许源极夹断)相比，场效应晶体管使用场效应来调制电流并且可以在漏极边缘形成耗尽区域，以使得在漏极处发生夹断。一般而言，根据本发明的实施例的晶体管可以被配置为通过在源极101的最靠近漏极102的边缘处形成耗尽区域来允许源极夹断。

第一栅极103和第二栅极104一起被配置为使得在半导体区域105和绝缘体106之间的界面处产生连续导电层。在本实施例中，导电层是累积层，但在其他实施例中，反型层可被形成为该导电层。在该上下文中，“连续”意味着导电层从漏极102延伸出来，延伸跨越源极101和漏极102之间的间隙107，并在源极101的至少一部分之上延伸。导电层因此提供了供电流在半导体区域105中在源极101和漏极102之间流动的路径。这样，当将正确的电压施加到第一栅极103和第二栅极104两者时，多栅极晶体管100以与常规SGT类似的方式起作用。

可以参考图2所示的模式I电流和模式II电流来理解图1的多栅极晶体管100的操作。图2中的图示出了根据本发明的实施例的多栅极晶体管100当以与SGT类似的模式工作时的示例。多栅极晶体管100的该工作模式可以称为“类SGT”模式。在类SGT的工作模式中，由于源极夹断效应，存在两种不同的电流模式。模式I电流I₁由源极101尖端处的耗尽区域205a中的电场决定。这可以称为高场模式。模式I电流具有高温度系数和高电场依赖性。

模式II电流I₂沿着源极101的剩余长度(即远离源极—漏极间隙)注入，并且当它沿着源极101的长度行进穿过半导体105时在水平累积层205b中遇到电阻。应当理解，实际上，沿着源极101注入电荷，并将这些电荷的移动称为模式II电流I₂。因此，应当相应地解释对电流“注入”的提及。当模式II电流从源极接触101注入并穿过半导体105时，它也垂直地遇到电阻，因此模式II电流本质上是以欧姆测定的。因此，受制于在对材料和层厚度的选择方面的正确器件设计，模式II电流与施加到第一栅极103的电压成线性比例。流入漏极102的总电流I_D等于模式I电流和模式II电流的总和，即I_D＝(I₁+I₂)。

如上所述，在本实施例中，当将正确的电压施加到第一栅极103和第二栅极104两者时，多栅极晶体管100以与常规SGT类似的方式起作用。然而，和常规SGT不同，本实施例的多栅极晶体管100包括多个栅极103、104。可以通过改变施加到第一栅极103的电场(例如通过改变施加到第一栅极103的电压)来控制模式I和模式II电流的大小。通过提供如图1和图2所示的第一栅极103和第二栅极104，第一栅极103可以用于控制来自源极电极101的注入，而第二栅极104可以用于控制源极101和漏极102之间的导电沟道。因此，第一栅极103在下文中称为“电流控制栅极”，并且第二栅极104在下文中称为“开关栅极”。

此外，通过适当地设计电流控制栅极103来使源极101避开由开关栅极104产生的电场，可以减少开关栅极104与源极101的耦合。例如，在本实施例中，电流控制栅极103包括延伸部分103a，该延伸部分103a悬于电流控制栅极103和开关栅极104之间的间隙之上。延伸部分103a用于使源极101避开开关栅极的影响104。由于通过绝缘体106将电流控制栅极103与开关栅极104分离，因此可以向电流控制栅极103和开关栅极104施加不同的电压，并且电流控制栅极103可以电屏蔽源极101以使其避开施加到开关栅极104的电位差。这样，由于漏极102电压和开关栅极104电压将不影响注入的电流量，因此可以改善器件操作。当将电压施加到开关栅极104时，允许电流在源极101和漏极102之间的间隙107中在半导体区域105内流动。这可以被认为是将晶体管从“关断”切换到“导通”，因此第二栅极104可以称为“开关栅极”。同时，在源极101和漏极102之间流动的电流的大小由施加到电流控制栅极103的电位决定。

由于在源极101和漏极102之间流动的电流与电流控制栅极103电压成线性比例，因此多栅极晶体管100可以被认为表现为线性可变电阻器或线性电压控制电流源，在单个器件中具有集成开关。如果开关栅极104是“导通”，意味着施加到开关栅极104的电压高于某个阈值，并且电流控制栅极103上的电压也低于电流控制栅极103的相应阈值，则器件保持“关断”并且没有电流将在源极101和漏极102之间流动。因此，开关栅极104控制导通/关断行为，并且电流控制栅极103当晶体管100处于“导通”状态时将器件控制作为线性电流源。

因此，通过提供单独的电流控制栅极103和开关栅极104，可以在器件的一部分中(即通过改变施加到开关栅极104的电压)控制器件的导电状态(导通/关断)，同时可以在器件的单独部分中(即通过改变施加到电流控制栅极103的电压)设置通过多栅极晶体管100的电流的大小。

在一些实施例中，晶体管100可以在“亚阈值”状态下工作，在“亚阈值”状态下，施加到开关栅极104的电压小于阈值电压。尽管在这种状态下晶体管100可能不被认为是“完全导通”，但是在接近阈值电压的电压下，某一电流仍然可以在源极101和漏极102之间流动。在晶体管100的I-V曲线的该区域中，漏极电流I_D随着施加到开关栅极104的电压而以指数方式变化。

在图1所示的实施例中，漏极102与源极101横向间隔开，半导体区域105设置在源极101和漏极102之上，并且电流控制栅极103和开关栅极104设置在半导体区域105的与源极101和漏极102相对的一侧。然而，在其他实施例中，不同的器件几何形状是可能的。例如，在一些实施例中，漏极可以设置在源极上方，并且控制栅极和开关栅极可以设置在源极和漏极的一侧。

在本实施例中，电流控制栅极103和开关栅极104设置在源极101和漏极102上方的相同高度处。为了保持这两个栅极分离，电流控制栅极103和开关栅极104彼此间隔开并且通过电绝缘体106分离。另外，为了实现跨源极101和源极—漏极间隙107的连续电场，电流控制栅极103包括部分103a，部分103a在将电流控制栅极103与开关栅极104分离的间隙上方延伸。在其他实施例中，可以由开关栅极104而不是电流控制栅极103形成类似的延伸部分。然而，将延伸部分103a形成为电流控制栅极103(而不是开关栅极104)的一部分可能是有利的，因为由电流控制栅极103形成的延伸部分103a可以帮助使源极101避开开关栅极104，如在上面说明的。

如图1所示，电流控制栅极103或开关栅极104的部分可以至少延伸到与电流控制栅极103和开关栅极104中的另一者的相邻的边缘相同的横向位置，使得可以在源极101和源极—漏极间隙107之上维持连续的电场。在一些实施例中，延伸部分103a可以与开关栅极104重叠，这意味着延伸部分103a的一部分直接位于开关栅极104的一部分上方。另外，延伸部分103a与电流控制栅极103和开关栅极104中的另一者的边缘纵向分离，以确保电流控制栅极103和开关栅极104在器件内彼此电隔离。

在另一个实施例中，如图3所示，电流控制栅极和开关栅极可以彼此纵向偏移。图3所示的多栅极晶体管300类似于图1的多栅极晶体管100，并且包括源极301、漏极302、电流控制栅极303、开关栅极304、半导体区域305和绝缘体306。然而，本实施例的多栅极晶体管300与图1的多栅极晶体管100的不同之处在于电流控制栅极303与开关栅极304纵向偏移。换句话说，如果源极301和漏极302在多栅极晶体管300的层结构内设置在相同高度处，则源极301和电流控制栅极303之间的垂直距离d₁可以不同于源极—漏极间隙307和开关栅极304之间的垂直距离d₂。另外，开关栅极304的上边缘与电流控制栅极303的下边缘间隔距离d₃，使得电流控制栅极303和开关栅极304不彼此接触。将容易理解，在其他实施例中可以使用相反的布置，也就是说，电流控制栅极303可以设置在比开关栅极304更低的高度。

通过将电流控制栅极303和开关栅极304定位在不同的高度处，电流控制栅极303可以在横向方向上至少延伸到开关栅极304的边缘而不与开关栅极304接触。该布置因此还可以提供跨源极301和源极—漏极间隙307的连续电场，同时保持电流控制栅极303和开关栅极304分离。与图1所示的器件几何结构相比，该布置还可以实现简化的制造工艺，因为电流控制栅极303和开关栅极304可以各自形成为多栅极晶体管300内的单个平面层。

然而，在一些实施例中，电流控制栅极103、103a、303和开关栅极104、304可以一起不完全覆盖源极101、301和漏极102、302之间的间隙107、307的整个长度。换句话说，在图1至图3所示的器件方向上，电流控制栅极103、303的最右边缘和任何延伸部分103a可以与开关栅极104、304的最左边缘横向间隔开，使得源极—漏极间隙107、307的一部分既不被电流控制栅极103、103a、303覆盖也不被开关栅极104、304覆盖。例如，电流控制栅极103、303的最右边缘和任何延伸部分103a可以与开关栅极104、304的最左边缘横向间隔开一微米或更小的数量级的相对小的间隙。将会理解，这样的间隙可能由于制造公差而自然产生，这取决于所使用的制造工艺。一般而言，应当使这样的间隙最小化或避免这样的间隙，因为随着电流控制栅极103、103a、303与开关栅极104、304之间的间隙大小增加，器件线性度和能效可能受到负面影响。

在图1和图3的实施例中，源极101、301和电流控制栅极103、303设置在半导体区域105、305的相对侧。然而，在一些实施例中，电流控制栅极敷金属103、303原则上可以与源极101、301在同一侧，掺杂或半导体异质结构用于在源极区域中产生有效势垒，该源极区域有效地位于半导体区域105、305的与电流控制栅极103、303相对的一侧。

现在参考图4，根据本发明的实施例，示出了与图1所示的多栅极晶体管类似的多栅极晶体管的时序图。在图4所示的图中，示出了当多栅极晶体管放置在共源极放大器配置中时电压对时间的曲线图。图4a示出了准DC响应，并示出了以下时候由于漏极电流而导致的与漏极连接的电阻器中的压降(V_R)：当电流控制栅极上的电压(V_CCG)从0V斜升到10V时，同时在源极和漏极两端施加10V的电压(V_DD＝10V)，并且在通过向开关栅极V_SG施加10V电压而已经将晶体管切换到“导通”状态之后。

图4b示出了在1纳秒(1ns)的时段内在通过将开关栅极上的电压V_SG从0V增加到10V而突然开关晶体管之前通过使电流控制栅极上的电压V_CCG斜升而获得的时序图。多栅极晶体管在这种情况下的瞬态响应(其在图5中示出)表明多栅极晶体管可以比SGT运行得更快，并且还提供了对常规薄膜晶体管(TFT)性能的改进。图5中的图比较了多栅极晶体管(MGT)相对常规SGT和FET的相应恢复时间，这被表示为最终漏极电压的百分比。如图5所示，多栅极晶体管比常规的SGT或FET更快地恢复到最终漏极电压。

不希望受任何特定理论的约束，假设由于电流注入和器件通断开关机制(其分别由电流控制栅极和开关栅极控制)的去耦而产生根据本发明的实施例的多栅极晶体管的工作速度相对于常规的SGT和FET的增加。与常规的SGT不同，即使在电流控制栅极上的电压V_CCG斜升到稳态值之后，多栅极晶体管仍然处于“关断”状态，直到足够的开关电压被施加到开关栅极V_SG为止。

现在参考图6，根据本发明的实施例，示出了包括两个浮栅的多浮栅晶体管。与先前实施例的多栅极晶体管一样，多浮栅晶体管包括源极601、漏极602、电流控制栅极603、开关栅极604、半导体区域605和绝缘体606。

然而，在本实施例中，电压不直接施加到电流控制栅极603或开关栅极604。而是，晶体管还包括设置在电流控制栅极603的至少一部分和开关栅极604至少一部分上方的栅极端子608。在本实施例中，用于允许电流通过半导体区域605在源极601和漏极602之间流动的施加电压被施加到栅极端子608，并且电流控制栅极603和开关栅极604充当浮动栅极。源极—漏极间隙607上方的控制栅极608因此提供了为了使晶体管工作的必要电场。出于比较目的，在图7中示出了包括浮栅的SGT(以下称为“FG SGT”)的示例，其包括源极701、漏极702、浮动栅极703、半导体区域705、绝缘体706、以及控制栅极708。

图8是示出SGT和与图7所示的FG SGT类似的FG SGT的输出特性示例的图。在图8中绘制的数据是从一系列实验获得的，在这些实验中，2.5V、5V、7.5V和10V的电压被施加到SGT的栅极，并且4V、8V、12V和16V的电压被施加到FG SGT的栅极708。将更高的电压用于FGSGT以获得类似的电流水平，以使得能够进行直接比较。

如图8所示，将FG并入SGT对器件性能有负面影响，并导致SGT失去其平坦的输出特性，这在正常(即非FG)SGT中是器件的高增益的原因。图8表明包含FG导致两个饱和点。在第一饱和点801处，FG SGT最初由于源极处的夹断而饱和，并且在第二饱和点802处，FG SGT最终由于漏极处的夹断而饱和，类似于常规的TFT。在标准SGT中也观察到类似的行为，标准SGT的源极已被不佳地防护以免受变化的漏极电压的影响。在两个饱和点801、802之间，有很大的增益损失(斜率>0)，这由于与FG 703的沟道电位和漏极电位电容耦合而发生，从而使FG 703电位增加，这继而产生更多的模式I和模式II电流。由于该双饱和行为，FG SGT不提供正常SGT的高增益优势。

现在参考图9，根据本发明的实施例，示出了将多浮栅晶体管的输出特性与SGT和FG SGT的示例进行比较的图。与FG SGT相比，将浮栅703分成如在图6所示的浮栅多栅极晶体管(FG-MGT)中一样的多个浮栅603、604导致开关栅极704耦合到沟道电位并有效地使电流控制栅极703避开电容耦合。因此，根据本发明的实施例的多浮栅晶体管能够实现在增益方面与SGT类似的性能。此外，在诸如图6所示的多浮栅晶体管中，只要漏极602上的电压具有足够大小(与关系为二次方的常规FET相比)，模式II电流就与施加到栅极端子608的电压成线性比例。

在图6所示的实施例中，栅极端子608至少延伸跨越电流控制栅极603和开关栅极604中的每一个的全长，使得栅极端子608与电流控制栅极603和开关栅极604中的每一个完全重叠。然而，在其他实施例中，栅极端子608可以仅与电流控制栅极603和开关栅极604中的一者或两者部分重叠。

另外，在一些实施例中，多浮栅晶体管可包括设置在源极601和漏极602之间的间隙607之上的多个开关栅极604。在这样的实施例中，栅极端子608可以延伸跨越所有多个开关栅极604，即与之重叠，使得多个开关栅极604中的每一个都表现为浮动栅极。

替代地，在一些实施例中，栅极端子608可以仅延伸跨越开关栅极604中的一个或多个，即与之重叠，并且可以不与开关栅极604中的一个或多个其他开关栅极重叠。在这样的实施例中，与栅极端子608重叠的一个或多个开关栅极604可以表现为浮动栅极，而不与栅极端子608重叠的一个或多个开关栅极604可以表现得类似于上面参考图1和图3的实施例描述的开关栅极104、304，或者在电压未直接施加到每个开关栅极的情况下也可以表现为浮动栅极。然后可以通过向不与栅极端子608重叠的一个或多个开关栅极604中的每一个直接施加阈值开关电压来使器件“导通”。

现在参考图10，根据本发明的实施例，示出了包括多个开关栅极的多栅极晶体管。该多栅极晶体管包括源极1001、漏极1002、电流控制栅极1003、半导体区域1005和绝缘体1006。此外，在本实施例中，多栅极晶体管包括设置在源极—漏极间隙1007上方的多个开关栅极1004a、1004b、1004c、1004d。多个开关栅极1004a、1004b、1004c、1004d中的每一个与多个开关栅极1004a、1004b、1004c、1004d中的其他开关栅极电隔离，因此，仅当施加到多个开关栅极1004a、1004b、1004c、1004d中的每一个的电压等于或大于多个开关栅极中的该开关栅极的相应开关阈值电压时，才允许电流通过半导体区域1005在源极1001和漏极1002之间流动。

在一些实施例中，多个开关栅极中的一个或多个可包括与图1所示实施例中的电流控制栅极103类似的延伸部分。在图11中示出了这样的实施例的示例，其中四个开关栅极1104a、1104b、1104c、1104d关于源极—漏极间隙1107设置在相同高度处。开关栅极中的三者1104a、1104b、1104c包括一个部分，该部分从开关栅极的边缘竖直地伸出然后水平地延伸跨越该开关栅极与这些开关栅极中的相邻开关栅极之间的间隙。作为另一替代，在一些实施例中，如图12所示，多个开关栅极1204a、1204b、1204c、1204d中的相邻开关栅极可以设置在源极—漏极间隙1207上方的不同高度处。

通过将多个开关栅极1004a、1004b、1004c、1004d中的每一个连接到相应的输入，并使用漏极作为“与”门的输出，诸如在图10、11和12中示出的那些的晶体管可以用作多输入模拟“与”门。通过仅在所有多个输入处的电压都等于或大于开关阈值电压的情况下允许电流在输出处流动，多栅极晶体管然后可以作为“与”门工作。开关阈值电压对于所有开关栅极1004a、1004b、1004c、1004d而言可以是相同的，或者对于不同的栅极1004a、1004b、1004c、1004d而言可以是不同的，这取决于包括但不限于以下各项的各种因素：所使用的材料，从每个栅极1004a、1004b、1004c、1004d到半导体区域1005的距离，以及半导体区域1005在源极1001和漏极1002之间的间隙1007中的局部特性。

当所有的开关栅极1004a、1004b、1004c、1004d都施加有相应的阈值电压时，沿着沟道提供连续的电场并且允许电流在源极1001和漏极1002之间流动。以这种方式使用晶体管，将由开关栅极1004a、1004b、1004c、1004d提供的“与”功能和传递由1003上的电位控制的大小的电流的能力结合。这对于空间应用或其中器件暴露于辐射的其他恶劣环境可能是有利的，因为信号(即施加到电流控制栅极1003的信号)的大小和开关行为之间的去耦可以创建鲁棒的电子平台。另外，通过使得能够在模拟域中实现“与”功能，可能不再需要数字控制系统。

在图10、11和12的实施例中，多栅极晶体管包括多个开关栅极。在其他实施例中，以与在图10、11和12的实施例中将开关栅极划分为多个开关栅极类似的方式，可以将多栅极晶体管中的电流控制栅极划分为多个电流控制栅极，这多个电流控制栅极通过绝缘体彼此分离。除了包括多个电流控制栅极之外，多栅极晶体管可以包括一个开关栅极或多个开关栅极，这取决于实施例。

现在参考图13和14，根据本发明的实施例，现在将描述在半导体区域中包括第一掺杂区域和第二掺杂区域的多栅极晶体管。与上面参考图1描述的实施例一样，图13和14所示的多栅极晶体管1300、1400包括源极1301、1401，漏极1302、1402，电流控制栅极1303、1403，以及开关栅极1304、1404。为了简洁起见，这里将不重复对图1、13和14的实施例所共有的特征的详细描述。将会理解，诸如这里参照图13和14描述的那些的第一掺杂区域和第二掺杂区域也可以在本文描述的任何其他实施例中使用，并且因此可以与未在图1、13和14中示出的其他实施例的特征结合。

在图13所示的实施例中，多栅极晶体管1300包括第一掺杂区域1305a和第二掺杂区域1305b，第一掺杂区域1305a和第二掺杂区域1305b延伸跨越半导体区域的整个厚度。换句话说，第一掺杂区域1305a和第二掺杂区域1305b各自从半导体区域的设置有源极1301和漏极1302的一侧延伸至设置有绝缘体1306的一侧。在其他实施例中，第一掺杂区域1305a和第二掺杂区域1305b中的一者或两者可以仅延伸部分地跨越半导体区域的厚度。例如，在图14所示的实施例中，第一掺杂区域1405a和第二掺杂区域1405b各自仅延伸部分地跨越半导体区域的厚度。

在图13和14所示的两个实施例中，第一掺杂区域1305a、1405a和第二掺杂区域1305a、1405a被未掺杂半导体区域1305c、1405c分离。然而，在其他实施例中，第一掺杂区域1305a、1405a和第二掺杂区域1305a、1405a可以是紧邻的，也就是说，可以彼此接触。在一些实施例中，第一掺杂区域1305a、1405a和第二掺杂区域1305a、1405a可以彼此重叠。

在图13和14所示的两个实施例中，第一掺杂区域1305a、1405a设置在源极1301、1401和电流控制栅极1303、1403之间。可以通过在第一掺杂区域1305a、1405a中选择适当的掺杂剂种类和浓度来控制晶体管1300、1400响应于施加到电流控制栅极1303、1403的电压的行为。例如，通过选择合适的掺杂剂，可以使第一掺杂区域1305a、1405a在增强模式或耗尽模式下工作。增强模式也可称为“常关”模式，并且耗尽模式可称为“常开”模式。以这种方式，在第一掺杂区域1305a、1405a中使用的掺杂类型可以决定在源极1301、1401和漏极1302、1402之间流动的电流的大小是随着施加到电流控制栅极1303、1403的电压增加而增加还是随着施加到电流控制栅极1303、1403的电压增加而减少。

另外，在图13和14所示的两个实施例中，第二掺杂区域1305b、1405b设置在沟道1307、1407中。可以通过在第二掺杂区域1305b、1405b中选择适当的掺杂剂种类和浓度来控制晶体管1300、1400响应于施加到开关栅极1304、1404的电压的行为。例如，通过选择合适的掺杂剂，可以使第二掺杂区域1305b、1405b在增强模式或耗尽模式下工作。以这种方式，第二掺杂区域1305b、1405b可以决定当没有电压施加到开关栅极1304、1404时晶体管1300、1400是常开还是常关。

取决于实施例，第一掺杂区域1305a、1405a和第二掺杂区域1305b、1405b可以在相同模式下工作或者可以在不同模式下工作。例如，在一个实施例中，第一掺杂区域1305a、1405a可以在增强模式下工作，并且第二掺杂区域1305b、1405b可以在耗尽模式下工作，反之亦然。

通过提供如图13和14所示的单独的第一掺杂区域1305a、1405a和第二掺杂区域1305b、1405b，并且通过对掺杂剂种类和浓度的适当选择，可以实现器件行为的许多不同组合。这为电路设计者提供了更大的灵活性。例如，当为第二掺杂区域1305b、1405b选择导致沟道1307、1407中的半导体区域在“常开”模式下工作的掺杂剂时，向开关栅极1304、1404施加超过阈值开关电压的负电压将导致晶体管1300、1400关断。在当施加到开关栅极1304、1404的控制电压变为负时期望在其中关闭电流流动的电路中可能期望这种类型的行为。作为另一示例，在提供多个电流控制栅极和/或多个开关栅极的实施例中，可以为多个栅极中的不同栅极提供不同的掺杂区域(例如，使用不同的掺杂剂种类和/或不同的掺杂剂浓度)。

另外，在一些实施例中，可以省略第一掺杂区域1305a、1405a，并且多栅极晶体管可以仅包括沟道1307、1407中的掺杂区域1305b、1405b。在沟道1307、1407中掺杂半导体可以用来控制开关栅极1304、1404的阈值电压，换句话说，晶体管1300、1400导通或关断的电压。作为另一替代，在一些实施例中，可以省略第二掺杂区域1305b、1405b，并且多栅极晶体管可以仅包括源极上方的第一掺杂区域1305a、1405a。源极上方的第一掺杂区域1305a、1405a可以具有改变能量势垒高度的效果，以便为诸如增加的电荷注入、线性度或温度依赖性之类的所需结果提供合适高度的势垒，这取决于所需的应用。

在如图15和16所示的其他实施例中，如图15和16的实施例所示，可以提供单个掺杂区域1505a、1605a，其延伸跨越源极1501、1601和沟道1507、1607。与使用多于一个掺杂区域的实施例(诸如图13和14所示的那些)相比，仅使用单个掺杂区域可以提供简化的制造工艺。在一些实施例中，如图15所示，掺杂区域可以延伸跨越半导体区域的整个厚度，而在其他实施例中，如图16所示，掺杂区域可以仅延伸部分地跨越半导体区域的厚度。

像图1、13和14的实施例一样，图15和16的实施例包括源极1501、1601，漏极1502、1602，电流控制栅极1503、1603，开关栅极1504、1604，以及绝缘层1506、1606。为了简洁起见，这里将不重复对图1和13至16的实施例所共有的特征的详细描述。将会理解，诸如这里参考图15和16描述的那些的单个掺杂区域也可以在本文描述的任何其他实施例中使用，并且因此可以与未在图1、15和16中示出的其他实施例的特征结合。

现在参考图17，示出了根据本发明的实施例的多栅极晶体管。与图1的实施例一样，图17的多栅极晶体管1700包括源极1701、漏极1702、电流控制栅极1703、开关栅极1704a、半导体区域1705和绝缘层1706a，并且这里将不重复对类似特征的详细描述。将会理解，也可以与任何其他描述的实施例的特征结合使用这里关于图17描述的特征。在一些实施例中，以与图10至12的实施例中的多个开关栅极类似的方式，多栅极晶体管可包括多个辅助栅极。

在图17的实施例中，晶体管1700还包括设置在沟道1707的与开关栅极1704a相对的一侧的辅助栅极1704b。在本实施例中，通过绝缘体1706b将辅助栅极1704b与沟道1707中的半导体材料分离。可以通过改变施加到辅助栅极电极1704b的电压来调整开关栅极1704a的阈值电压，其也可以称为开关电压。换句话说，开关栅极1704a允许电流在源极1701和漏极1702之间流动的阈值电压取决于施加到辅助栅极1704b的电压。在另一个实施例中，辅助栅极可以与源极和漏极之间的半导体直接接触。在这样的实施例中，辅助栅极和半导体之间的界面处的能量势垒可以确保没有电流以与MESFET类似的方式从栅极流向半导体，而同时仍然允许通过向辅助栅极施加电位来调制源极和漏极之间的半导体的电导。

以这种方式，辅助栅极电极1704b可以执行与上面参考图13和14描述的第二掺杂区域1305b、1405b的功能类似的功能。然而，使用辅助栅极电极1704b代替半导体掺杂来控制开关栅极1704a的开关电压具有额外的优点，即开关电压可以动态地进行调整，而不是对于任何给定器件都是固定的。在一些实施例中，可以与第二掺杂区域1305b、1405b结合使用辅助栅极电极1704b。

现在参考图18，根据本发明的实施例，示出了在源极和漏极中包括场减轻结构的多栅极晶体管。与图1的实施例一样，图18的多栅极晶体管1800包括源极1801、漏极1802、电流控制栅极1803、开关栅极1804、半导体区域1805和第一绝缘层1806a，并且这里将不重复对类似特征的详细描述。将会理解，也可以与任何其他描述的实施例的特征结合使用这里关于图18描述的特征。

在图18的实施例中，晶体管1800包括设置在衬底与源极1801和漏极1802之间的第二绝缘层1806b。此外，源极1801和漏极1802各自包括相应的场减轻结构1801a、1802a，场减轻结构1801a、1802a在沟道下方部分地延伸。绝缘体1806c(其在本文中称为“场减轻绝缘体”)设置在场减轻结构1801a、1802a与半导体区域之间，以将场减轻结构1801a、1802a与沟道中的半导体区域隔离。第一绝缘层1806a、第二绝缘层1806b和场减轻绝缘体1806c可以由相同的绝缘材料形成或由不同的材料形成。

在一些实施例中，晶体管1800可以仅包括源极1801上的场减轻结构1801a，并且漏极1802上的场减轻结构1802a可被省略。然而，一起制造场减轻结构1801a、1802a两者可能是更容易的，因为仅在源极1801上形成场减轻结构1801a可能需要额外的处理步骤。例如，为了仅具有源极场减轻结构1801a而没有漏极上的对应结构1802a，可能需要掩蔽源极1801、漏极1802和源极场减轻结构1801a，然后蚀刻掉漏极场减轻结构1802a。

源极场减轻结构1801a在朝向漏极1802的方向上延伸超出源极1801的最靠近漏极1802的边缘。以这种方式，源极场减轻结构1801a用于至少部分地使源极1801避开由于漏极1802的存在而产生的沟道中的横向电场，使得源极1801的行为不受来自漏极1802的场的影响。

作为图18中的源极场减轻结构1801的替代，在另一个实施例中，如现在将参考图19描述的，可以提供单独的场减轻电极来执行类似的功能。像图1的实施例一样，图19的多栅极晶体管1900包括源极1901、漏极1902、电流控制栅极1903、开关栅极1904、半导体区域1905和绝缘层1906a，并且这里将不重复对类似特征的详细描述。将会理解，也可以与任何其他描述的实施例的特征结合使用这里关于图19描述的特征。

场减轻电极1901a设置在源极1901的与沟道1907相邻的一端下方。如图19所示，场减轻电极1901a部分地与源极1901重叠并且还部分地与沟道1907重叠。另外，通过绝缘材料1706b将场减轻电极1901a与源极1901和沟道1907分离。与图18的源极场减轻结构1801a一样，图19的场减轻电极1901a在朝向漏极1902的方向上延伸超出源极1901的最靠近漏极1902的边缘。以这种方式，场减轻电极1901a用于至少部分地使源极1901避开由于漏极1902的存在而产生的沟道1907中的横向电场，使得源极1901的行为不受来自漏极1902的场的影响。

如上面参考图1描述的，可以通过对材料的合适选择或者通过掺杂源极和/或半导体或者通过形成异质结来提供源极和半导体区域之间的电位势垒。现在将参考图20至22描述在源极和半导体区域之间包括物理势垒的本发明的实施例。取决于实施例，可以单独使用物理势垒或与诸如上述那些的合适形式的电位势垒结合使用物理势垒。本文中描述的各种形式的物理势垒和电位势垒都充当源极和半导体区域之间的能量势垒，因此可以防止电流在低源极—栅极电压下在源极和半导体之间流动。

图20示出了多栅极晶体管2000，其包括设置在源极2001和半导体区域2005之间的隧道层2005a。隧道层2005a包括一层材料，其足够薄以允许当在隧道层2005a两端施加足够高的电场时电子或空穴从该层的一侧“隧穿”到另一侧。隧道层2005a可包括电绝缘材料，或者可包括具有提供合适能量势垒的能带结构的材料。以这样的方式，隧道层2005a通过防止电流在低源极—栅极电压下从源极2001流入半导体区域2005来执行与电位势垒类似的功能。在本实施例中，隧道层2005a还延伸跨越源极2005、沟道2007中的衬底以及漏极2002。然而，在另一个实施例中，隧道层2005a可以仅设置在源极2001之上，并且可以不延伸跨越沟道2007或漏极2002。

图21示出了多栅极晶体管2100，其包括通过掺杂半导体2105在源极2101上方的区域2105a而形成的能量势垒。在本实施例中，通过未掺杂的半导体材料区域2105将掺杂区域2105a与源极2101分离。在另一个实施例中，掺杂区域2105a可以紧邻源极2101。

在本实施例中，掺杂区域2105a延伸超出源极2101的最靠近漏极2102的一端，使得掺杂区域2105a部分地延伸到沟道2107中。以这种方式，掺杂区域2105a的延伸超出源极2101边缘的部分可以通过确保源极2101的行为不受沟道2107之上的场的影响来执行与图18的源极场减轻结构1801a和图19的场减轻电极1901a类似的功能。然而，在另一个实施例中，掺杂区域2105a可以仅延伸到源极2101的边缘，并且可以不延伸到沟道2107中。

图22示出了根据本发明的实施例的包括异质结构能量势垒的多栅极晶体管2200。在该实施例中，以包括两种不同的半导体材料的异质结构的形式提供能量势垒。将源极2201与电流控制栅极2203分离的半导体区域包括第一半导体材料2205，并且第二半导体材料2205a在源极2201和第一半导体2205之间设置在源极2201之上。以这种方式，两种不同的半导体之间的界面形成异质结，并充当对在源极2201和第一半导体2205之间流动的电流的能量势垒。

现在参考图23，根据本发明的实施例，示出了包括开关栅极电极和浮动电流控制栅极的多栅极晶体管2300。该实施例与图6所示的浮栅晶体管的不同之处在于两个栅极中只有一个是浮动栅极。在本实施例中，电流控制栅极2303是浮动栅极，并且晶体管2300包括设置在电流控制栅极2303的至少一部分上方的栅极端子2308。与图6的实施例不同，栅极端子2308不延伸到开关栅极2304上方。而是，电压直接施加到开关栅极2304。

在本实施例中，仅将电流控制栅极体现为浮动栅极，从而允许源极的浮动栅极功能与开关功能分离。在另一个实施例中，栅极端子2308可以仅设置在开关栅极2304上方，并且可以不延伸到电流控制栅极2303之上。在这种情况下，开关栅极2304表现为浮动栅极，并且电压可以直接施加到电流控制栅极2303。以这种方式使用浮动开关栅极可以使晶体管能够被锁定在“导通”或“关断”状态。

尽管在图23中示出了单个栅极端子2308，但是在一些实施例中，栅极端子2308可被分成彼此间隔开并且被绝缘体分离的多个栅极端子。例如，在一个实施例中，栅极端子2308可被划分为在图23中的水平方向上彼此间隔开的多个单独的端子。

可替代地，栅极端子2308可被划分为在垂直于图23中的附图平面的方向上间隔开的多个单独的端子。在图24中示出了这种实施例的示例，其中示出了多栅极晶体管2400，多栅极晶体管2400包括设置在浮动电流控制栅极2403之上的多个输入端子2408a、2408b。像上述其他实施例的晶体管一样，图24所示的晶体管2400也包括源极2401、漏极2402、开关栅极2404、半导体区域2405和绝缘层2406，这里将不重复对类似特征的详细描述。

通过向输入端子2408a、2408b中的每一个施加不同的电压，可以使本实施例的晶体管2400执行各种功能。例如，晶体管2400可以用于通过将每个输入电压施加到多个输入端子2408a、2408b中的不同输入端子来对多个模拟输入电压求和。尽管图24中仅示出了两个输入端子2408a、2408b，但是将会理解，在其他实施例中，取决于特定应用的要求，可以提供任意数量的输入端子2408a、2408b。在本实施例中，每个输入端子2408a、2408b具有相同的面积并且与浮动电流控制栅极2403重叠相同的量，使得每个输入端子2408a、2408b对输出电流具有相同程度的影响。以这种方式，由晶体管产生的输出电流与输入电压的线性和有关。

在诸如图24所示实施例的实施例中，多个栅极端子2408a、2408b中的每一个可以延伸跨越电流控制栅极2403的整个宽度，或者可以仅延伸跨越电流控制栅极2403的宽度的一部分。通过改变栅极端子2408a、2408b之一与电流控制栅极2403之间的重叠面积，可以控制栅极端子2408a、2408b对在源极2401和漏极2402之间流动的电流的大小的影响。

现在将参考图25描述相关实施例。虽然不是浮栅晶体管，但是图25所示的多栅极晶体管2500类似于图24所示，因为晶体管2500包括具有在垂直于图1中的附图平面的方向上彼此间隔开的电流控制栅极2503a、2503b、2503c形式的多个输入端子。换句话说，多个电流控制栅极2503a、2503b、2503c在平行于源极2501的与源极2501和漏极2502之间的沟道相邻的边缘的方向上间隔开。像上述其他实施例的晶体管一样，图25所示的晶体管2500也包括开关栅极2504、半导体区域2505和绝缘层2506，并且这里将不重复对类似特征的详细描述。

在本实施例中，晶体管2500被配置为用作数模转换器。在本实施例中，示出了总共三个电流控制栅极2503a、2503b、2503c，每个电流控制栅极与源极2501的重叠面积不同，如图25所示。具体而言，第二电流控制栅极2503b与源极2501的重叠面积是第一电流控制栅极2503a与源极2501的重叠面积的两倍，而第三电流控制栅极2503c与源极2501的重叠面积是第二电流控制栅极2503b与源极2501的重叠面积的两倍。以这样的方式，3位输入数字码字的各位可以被施加到电流控制栅极2503a、2503b、2503c中的相应栅极。最低有效位被施加到第一电流控制栅极2503a，中间位被施加到第二电流控制栅极2503b，并且最高有效位被施加到第三电流控制栅极2503c。由于每个电流控制栅极的重叠面积不同，因此输入码字‘011’、‘101’和‘110’将产生不同的模拟输出电压。

将会理解，纯粹作为示例来描述3位输入码字，并且可以根据所需的输入位的数量遵循类似的模式添加额外的电流控制栅极。一般而言，如果输入数字码字包括n个位并且多栅极晶体管包括n个电流控制栅极，每个电流控制栅极与源极的重叠面积不同，则电流控制栅极的重叠面积从第一电流控制栅极到第n电流控制栅极增加并遵循公比r＝2的几何级数。在本实施例中，公比2用于确定n个电流控制栅极的相对面积，因为输入数字是位(二进制数字)。在其他实施例中，输入数字码字的数字可以以除了2以外的基数来表示该数字，并且可以相应地选择合适的公比。例如，当使用八进制数字(基数8)时，电流控制栅极的重叠面积可以遵循公比r＝8的几何级数。类似地，当使用十六进制数字(基数16)时，电流控制栅极的重叠面积可以遵循公比r＝16的几何级数。

在上述实施例中，示出了平面晶体管结构，其可以通过在彼此之上沉积一系列层来制造。在本发明的一些实施例中，上面公开的相同原理可以应用于圆形或同心的晶体管结构，其示例现在将参考图26至28进行描述。

图26以与图1的实施例类似的横截面示出晶体管结构2600，包括源极2601、漏极2602、电流控制栅极2603、开关栅极2604、半导体区域2605和绝缘层2606。然而，与图1的实施例不同，在本实施例中，源极2601和漏极2602设置在半导体区域2605的相对侧，其中漏极2602与电流控制栅极2603和开关栅极2604设置在半导体区域2605的同一侧。

在一些实施例中，类似于Corbino器件，可以用同心圆形结构来制造晶体管。这种实施例的结构可以理解为等效于图26所示的横截面绕y轴旋转360°。替代地，在另一个实施例中，可以例如基于半导体纳米线用如下结构来制造晶体管，该结构等效于图26所示的横截面绕x轴旋转360°。

现在参考图27和28，根据一个示例，示出了基于纳米线的多栅极晶体管2700，其中电流控制栅极2703和开关栅极2704与源极2701和漏极2702设置在半导体区域2705的同一侧。图28示出了从A到A'穿过晶体管2700的横截面。例如，可以通过以下操作来制造晶体管2700：在半导体纳米线2705的表面上沉积源极2701和漏极2702，然后在纳米线2705、源极2701和漏极2702周围沉积绝缘层2706，然后在绝缘层2706周围沉积电流控制栅极2703和开关栅极2704。还将会理解，可以通过绕标记为A和A'的轴中的任一者旋转图27所示的横截面来获得圆形晶体管结构。

虽然本文中已经参考附图描述了本发明的某些实施例，但是将会理解，在不脱离如在所附权利要求中限定的本发明的范围的情况下，许多变化和修改将是可能的。