具体实施方式

下文中将参照其中示出了实施例的附图更充分地描述本发明构思。如本领域技术人员将认识到的，可以以各种不同的方式修改所述实施例，所有这些都不脱离本公开的精神或范围。

将省略与描述不相关的部分以清楚地描述本公开，并且贯穿说明书，相同的附图标记表示相同的元件。

进一步，在附图中，为了便于描述，任意地图示了每个元件的尺寸和厚度，并且本公开不一定限于附图中所图示的那些。在附图中，为了清楚起见，夸大了层、膜、面板、区和其他特征的厚度。在附图中，为了便于描述，夸大了一些层和区域的厚度。

将理解，当诸如层、膜、区或基板的元件被称为在另一元件“上”时，它可以直接在该另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接”在另一元件“上”时，不存在中间元件。进一步，在说明书中，词语“上”或“上方”意味着位于或布置在目标部分上或上方，并且不一定意味着基于重力方向而位于或布置在目标部分的上侧。

此外，除非明确地相反描述，否则词语“包括”以及诸如“包含”或“含有”的变形将被理解为暗示了包括所述元件但是不排除任何其他元件。

进一步，贯穿说明书，短语“在平面图中”或“在平面上”意味着从顶部观看目标部分，并且短语“在截面中”或“在截面上”意味着观看通过从侧面垂直地切割目标部分形成的截面。

首先，将参照图1和图2描述根据实施例的显示装置。

图1图示根据实施例的显示装置的布局图。图2图示根据实施例的图1的显示装置的两个邻近的像素的等效电路图。

如图1中所示，根据实施例的显示装置包括第一基板110、被布置在第一基板110上的像素PX以及产生用于驱动像素PX的信号的栅驱动器500和数据驱动器600。

像素PX可以沿着行方向和列方向以矩阵形式排列。然而，像素PX的结构形式仅是示例，并且可以不同地改变。像素PX是用于显示图像的单元。一个像素PX唯一地显示原色中的一种，或者像素PX根据时间交替地显示原色，因此可以通过原色的空间或时间之和而显示期望的颜色。

根据实施例的显示装置可以进一步包括被布置在第一基板110上的栅线121和数据线171。每个像素PX连接到栅线121和数据线171。栅线121可以主要在第一方向(例如，行方向)上延伸，并且数据线171可以在与第一方向交叉的第二方向(例如，列方向)上延伸。栅线121和数据线171可以彼此正交。栅线121可以发送栅信号(也被称为“扫描信号”)，栅信号包括导通作为开关元件的晶体管的栅导通电压以及关断晶体管的栅关断电压。数据线171可以发送与图像信号相对应的数据电压。当晶体管被导通时，像素PX可以从数据线171接收数据电压。

尽管未图示，但是显示装置可以进一步包括信号控制器。信号控制器可以控制栅驱动器500和数据驱动器600。信号控制器从外部图形处理器(未示出)接收图像信号和用于图像信号的控制信号。控制信号包括例如水平同步信号、垂直同步信号、时钟信号、数据使能信号等。信号控制器可以基于图像信号和控制信号根据显示装置的操作条件而处理图像信号，并且随后可以产生并输出图像数据、栅控制信号、数据控制信号和时钟信号。

栅驱动器500可以从信号控制器接收栅控制信号、产生包括栅导通电压和栅关断电压的栅信号以及将所产生的栅信号施加到栅线121。根据实施例的显示装置可以进一步包括被布置在第一基板110上的栅电压供应线127。栅电压供应线127可以主要在第二方向(例如，列方向)上延伸。栅电压供应线127可以在平行于数据线171的方向上延伸并且可以与栅线121交叉。栅电压供应线127可以连接到栅驱动器500以从栅驱动器500接收栅信号。栅电压供应线127可以连接到栅线121以将栅信号发送到栅线121。也就是说，栅电压供应线127连接在栅驱动器500与栅线121之间。栅电压供应线127可以彼此平行延伸，并且一条栅电压供应线127可以连接到一条或多条栅线121。例如，每条栅电压供应线127可以连接到两条栅线121。然而，一条栅电压供应线127可以连接到一条栅线121或者三条或更多条栅线121。

数据驱动器600从信号控制器接收数据控制信号和图像数据，通过使用由灰度电压发生器(未示出)产生的灰度电压将图像数据转换为数据信号(例如，数据电压)，并且将所转换的数据信号施加到数据线171。两条数据线171可以在行方向上的两个邻近的像素PX之间穿过。此外，数据线171可以基于一个像素列而被布置在两侧处。包括在一个像素列中的像素PX中的一些像素PX可以连接到被布置在该像素列的左侧处的数据线171，并且包括在该像素列中的像素PX中的剩余像素PX可以连接到被布置在该像素列的右侧处的数据线171。例如，被布置在第一像素行中的像素PX可以连接到被布置在对应的像素PX的左侧处的数据线171，并且被布置在第二像素行中的像素PX可以连接到被布置在对应的像素PX的右侧处的数据线171。在此情况下，被布置在第一像素行和第二像素行处的像素PX可以从同一栅电压供应线127接收相同的栅信号。被布置在第三像素行中的像素PX可以连接到被布置在对应的像素PX的右侧处的数据线171，并且被布置在第四像素行中的像素PX可以连接到被布置在对应的像素PX的左侧处的数据线171。在此情况下，被布置在第三像素行和第四像素行处的像素PX可以从同一栅电压供应线127接收相同的栅信号。

正极性的数据电压可以被施加到一些数据线171，并且负极性的数据电压可以被施加到一些其他数据线171。不同极性的数据电压可以被施加到连接到一个像素列的两条数据线171。此外，具有相同极性的数据电压可以被施加到在行方向上的被布置在两个邻近的像素之间的两条数据线171。例如，正极性的数据电压可以被施加到被布置在连接到第一像素列的两条数据线171的左侧处的数据线171，并且负极性的数据电压可以被施加到被布置在连接到第一像素列的两条数据线171的右侧处的数据线171。此外，负极性的数据电压可以被施加到被布置在连接到第二像素列的两条数据线171的左侧处的数据线171，并且正极性的数据电压可以被施加到被布置在连接到第二像素列的两条数据线171的右侧处的数据线171。此外，正极性的数据电压可以被施加到被布置在连接到第三像素列的两条数据线171的左侧处的数据线171，并且负极性的数据电压可以被施加到被布置在连接到第三像素列的两条数据线171的右侧处的数据线171。

三个像素列可以被布置在邻近的栅电压供应线127之间。然而，被布置在邻近的栅电压供应线127之间的像素列的数量可以不同地改变。例如，一个像素列可以被布置在邻近的栅电压供应线127之间，或者两个像素列可以被布置在邻近的栅电压供应线127之间。栅电压供应线127可以被布置在两个邻近的像素PX之间，并且数据线171可以被布置在栅电压供应线127与像素PX之间。栅电压供应线127可以被布置在两条邻近的数据线171之间。

如图2中所示，每个像素PX包括连接到栅线121和数据线171的薄膜晶体管Q以及连接到薄膜晶体管Q的液晶电容器Clc。薄膜晶体管Q的控制端子可以连接到栅线121，薄膜晶体管Q的输入端子可以连接到数据线171，并且薄膜晶体管Q的输出端子可以连接到液晶电容器Clc。尽管未图示，但是每个像素PX可以进一步包括连接到薄膜晶体管Q的存储电容器。两条邻近的栅线121可以连接到同一栅电压供应线127。

当栅导通电压被施加到栅电压供应线127时，栅导通电压被发送到连接到栅电压供应线127的两条栅线121，并且连接到两条栅线121的所有薄膜晶体管Q被导通。因此，通过数据线171发送的数据电压可以通过导通的薄膜晶体管Q被发送到每个像素PX以对液晶电容器Clc充电。在此情况下，两个垂直邻近的像素PX的薄膜晶体管Q通过从同一栅电压供应线127接收相同的栅信号而被同时导通。然而，两个垂直邻近的像素PX的薄膜晶体管Q从不同的数据线171接收不同的数据电压，因此在电容器Clc中充入的电压可以不同。

以上已经描述了根据实施例的显示装置的总体配置。下文中，将参照图3至图8进一步描述根据实施例的显示装置的三个邻近的像素。

图3图示根据实施例的显示装置的一部分的俯视图。图4图示沿着图3的线IV-IV截取的截面图。图5图示沿着图3的线V-V截取的截面图。图6至图8图示根据实施例的显示装置的制造顺序的次序俯视图。图3至图8图示在行方向上邻近的三个像素。

如图3至图8中所示，根据实施例的显示装置包括彼此面对的第一显示面板100和第二显示面板200以及被布置在第一显示面板100与第二显示面板200之间的液晶层3。

首先，将描述第一显示面板100。

包括栅线121、栅电极124和存储电极线131的栅导体可以被布置在由诸如玻璃或塑料的透明绝缘材料制成的第一基板110上。图6图示栅导体。栅导体可以包括低电阻金属，低电阻金属诸如铜(Cu)、钼(Mo)、铝(Al)、银(Ag)、铬(Cr)、钽(Ta)和钛(Ti)，或者其金属合金。栅导体可以由单层或多层制成。

栅线121主要在行方向上延伸并且发送栅信号。不同于所图示的实施例，栅线121可以主要在列方向上延伸。栅电极124与栅线121一体形成，并且从栅线121突出。要理解，一体形成意味着它们以同一工艺由相同的材料形成并且彼此连接。栅电极124可以从栅线121接收栅信号。图示了栅线121的配对并排延伸并且栅电极124连接到栅线121的配对。然而，栅电极124可以连接到单条栅线121。在根据实施例的显示装置中，因为栅线121的配对连接到栅电极124，所以即使栅线121的配对中的一条在修复工艺期间被切断并且被短接，也可以通过另一栅线121发送栅信号。

存储电极线131可以包括第一部分131a和第二部分131b。存储电极线131的第一部分131a可以与栅线121邻近，并且它可以在平行于栅线121的行方向上延伸以连接到与第一部分131a邻近的像素PX。存储电极线131的第一部分131a可以在与栅电极124邻近的一部分中具有含有宽的宽度的一部分，并且该部分可以与漏电极175重叠。存储电极线131的第二部分131b可以从第一部分131a突出。存储电极线131的第二部分131b可以主要在平行于数据线171的列方向上延伸以被布置在邻近的像素之间。然而，存储电极线131的形状和位置可以不同地改变。恒定的电压可以被施加到存储电极线131。

栅导体可以进一步包括辅助电极129。辅助电极129可以主要在平行于存储电极线131的第二部分131b的列方向上延伸。辅助电极129可以在平行于数据线171的方向上延伸。辅助电极129可以被布置在邻近的像素之间。辅助电极129可以被布置在邻近的存储电极线131的第二部分131b之间。三个像素可以被布置在邻近的辅助电极129之间。

栅绝缘层140可以被布置在栅导体上。栅绝缘层140可以包括诸如氮化硅(SiN_x)和氧化硅(SiO_x)的无机绝缘材料。

半导体154可以被布置在栅绝缘层140上。半导体154可以包括诸如非晶硅、多晶硅和金属氧化物的半导体材料。半导体154可以与栅电极124重叠。

包括数据线171、源电极173、漏电极175和栅电压供应线127的数据导体可以被布置在半导体154上。图7一起图示栅导体和数据导体。数据导体可以包括低电阻金属，低电阻金属诸如铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)和钽(Ta)，或者其金属合金。数据导体可以由单层或多层制成。

数据线171主要在列方向上延伸并且发送数据电压。不同于所图示的实施例，数据线171可以主要在行方向上延伸。数据线171可以与栅线121交叉。

源电极173与数据线171一体形成并且从数据线171突出。不同于所图示的实施例，数据线171的一部分可以形成源电极173。源电极173可以具有U形弯曲形状。漏电极175以预定间距与源电极173间隔开。漏电极175的一端可以被源电极173围绕。漏电极175的另一端可以具有宽的宽度，并且可以与存储电极线131的第一部分131a重叠。源电极173和漏电极175可以与栅电极124重叠。源电极173和漏电极175在栅电极124上彼此间隔开。源电极173的形状和漏电极175的形状可以不同地改变。

尽管未图示，但是欧姆接触层可以进一步被布置在半导体154与源电极173之间以及在半导体154与漏电极175之间。欧姆接触层可以由诸如采用高浓度硅化物或n型杂质掺杂的n+氢化非晶硅的材料制成。

栅电极124、源电极173和漏电极175与半导体154一起形成薄膜晶体管Q(例如，参见图2)。薄膜晶体管Q的沟道可以形成在源电极173与漏电极175之间的半导体154上。

栅电压供应线127可以与数据线171被布置在同一层上。也就是说，栅电压供应线127可以通过同一工艺由与数据线171相同的材料形成。栅电压供应线127可以主要在平行于数据线171的列方向上延伸。栅电压供应线127可以与栅线121交叉，并且可以与栅线121重叠。与栅电压供应线127和栅线121重叠的开口183可以形成在栅绝缘层140中。栅绝缘层140的开口183可以被布置在栅线121上并且延伸到栅线121。栅电压供应线127可以被布置在栅绝缘层140的开口183中并且被布置在栅绝缘层140上。因此，栅电压供应线127可以通过开口183连接到栅线121。栅线121从栅电压供应线127接收栅信号以将它施加到薄膜晶体管Q的栅电极124。

栅电压供应线127可以平行于辅助电极129延伸。栅电压供应线127可以与辅助电极129重叠。与栅电压供应线127和辅助电极129重叠的开口185可以形成在栅绝缘层140中。栅绝缘层140的开口185可以被布置在辅助电极129上并且延伸到辅助电极129。栅电压供应线127可以被布置在栅绝缘层140的开口185中并且被布置在栅绝缘层140上。因此，栅电压供应线127可以通过开口185连接到辅助电极129。因为栅电压供应线127连接到辅助电极129，所以可以减小栅电压供应线127的电阻。

栅电压供应线127可以被布置在邻近的像素之间。栅电压供应线127可以被布置在邻近的数据线171之间。三个像素列可以被布置在邻近的栅电压供应线127之间。六条数据线171可以被布置在邻近的栅电压供应线127之间。

第一钝化层160a可以被布置在数据导体上。第一钝化层160a可以包括无机绝缘材料。然而，第一钝化层160a可以包括有机绝缘材料。

滤色器230可以被布置在第一钝化层160a上。滤色器230可以唯一地显示原色中的一种。原色可以包括例如红颜色、绿颜色和蓝颜色的三种原色。例如，滤色器230可以包括显示红色的第一滤色器230R、显示绿色的第二滤色器230G和显示蓝色的第三滤色器230B。然而，由滤色器230显示的颜色可以具有红色、绿色和蓝色的三种原色之外的其他颜色，例如可以是青色、品红色和黄色。滤色器230可以显示白色或原色的混合色。

第二钝化层160b可以被布置在滤色器230上。第二钝化层160b可以包括无机绝缘材料或有机绝缘材料。第二钝化层160b可以防止滤色器230隆起，并且防止其他层被诸如从滤色器230流出的溶剂的有机材料污染。

可以省略第一钝化层160a和第二钝化层160b中的至少一个。此外，滤色器230可以被布置在第二显示面板200上而不是在第一显示面板100上。

屏蔽电极195可以被布置在第二钝化层160b上。图8一起图示栅导体、数据导体和屏蔽电极195。屏蔽电极195可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明金属氧化物制成。

屏蔽电极195可以包括与像素电极191重叠的主电极部分195a以及与邻近的像素电极191之间的区重叠的桥接部分195b。

屏蔽电极195的主电极部分195a主要沿着每个像素列在列方向上延伸。一个主电极部分195a可以与三个像素列重叠。也就是说，主电极部分195a可以被布置为覆盖在行方向上彼此邻近的三个像素电极191以及这些像素电极191之间的区。在此情况下，与一个主电极部分195a重叠的三个像素列可以被布置在邻近的栅电压供应线127之间。主电极部分195a也可以与数据线171重叠。一个主电极部分195a可以与六条数据线171重叠。也就是说，主电极部分195a可以被布置为覆盖六条邻近的数据线171以及这些数据线171之间的区。在此情况下，与一个主电极部分195a重叠的六条数据线171可以被布置在邻近的栅电压供应线127之间。主电极部分195a可以不与栅电压供应线127重叠。

屏蔽电极195的桥接部分195b被布置在邻近的主电极部分195a之间，并且从主电极部分195a延伸。也就是说，桥接部分195b可以连接邻近的主电极部分195a。因此，主电极部分195a完全由桥接部分195b连接以便相同的电压可以被施加到主电极部分195a。恒定的公共电压可以被施加到屏蔽电极195。桥接部分195b可以与栅电压供应线127重叠。桥接部分195b可以不与像素电极191重叠。桥接部分195b可以基本上在行方向上延伸，以与栅电压供应线127交叉。在此情况下，桥接部分195b的宽度可以比栅电压供应线127的宽度窄。桥接部分195b可以电连接到主电极部分195a，并且可以形成为具有窄的宽度以便最小化与栅电压供应线127的重叠区。在根据实施例的显示装置中，通过最小化屏蔽电极195的桥接部分195b与栅电压供应线127之间的重叠区，可以防止栅电压供应线127的RC延迟。

屏蔽电极195可以进一步包括开口195c。开口195c是其中屏蔽电极195的主电极部分195a的一部分被开口的区。开口195c可以与薄膜晶体管Q重叠。也就是说，开口195c可以通过移除屏蔽电极195的与薄膜晶体管Q重叠的一部分而形成。开口195c可以与栅电极124、源电极173和漏电极175的大部分区重叠。通过在屏蔽电极195中形成开口195c，最小化了其中屏蔽电极195与薄膜晶体管Q重叠的区，因此防止可能发生在屏蔽电极195与薄膜晶体管Q之间的电效应。

绝缘层180可以被布置在屏蔽电极195上。绝缘层180可以包括有机绝缘材料。绝缘层180也可以包括诸如光致抗蚀剂的光敏材料。

绝缘层180可以包括与漏电极175重叠的像素开口181。像素开口181可以进一步形成在第一钝化层160a、滤色器230和第二钝化层160b以及绝缘层180上。像素开口181可以延伸到并且暴露漏电极175的上表面的至少一部分。

像素电极191可以被布置在绝缘层180上。像素电极191可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明金属氧化物制成。像素电极191可以由与屏蔽电极195相同的材料制成，或者可以由不同的材料制成。像素电极191可以被布置在与屏蔽电极195不同的层上，并且可以由不同的工艺形成。

像素电极191可以近似地整体是矩形。像素电极191可以形成为具有包括平行于栅线121的两个侧边和平行于数据线171的两个侧边的矩形形式。然而，像素电极191的总体形状可以基本上是矩形，并且像素电极191可以包括水平主干部分和垂直主干部分，以及从水平主干部分和垂直主干部分延伸的细微分支部分。水平主干部分可以基本上在水平方向上延伸以平行于栅线121，并且垂直主干部分可以基本上在垂直方向上延伸以平行于数据线171。像素电极191可以被水平主干部分和垂直主干部分划分为四个子区。细微分支部分可以从水平主干部分和垂直主干部分倾斜地延伸，并且延伸方向可以与栅线121或水平主干部分形成近似45度或135度的角。此外，像素电极191可以进一步包括连接细微分支部分的端部的外侧主干部分。

像素电极191可以包括从与漏电极175邻近的一侧突出的突起，并且突起可以与漏电极175重叠。像素电极191可以与漏电极175和像素开口181重叠。像素电极191可以通过像素开口181连接到漏电极175。在其中薄膜晶体管Q被导通的状态下，像素电极191被施加有来自数据线171的数据电压。屏蔽电极195的开口195c可以与像素开口181重叠。屏蔽电极195的开口195c可以比像素开口181大。屏蔽电极195的开口195c可以具有围绕像素开口181的形状。屏蔽电极195被布置在漏电极175的上层和像素电极191的下层上。在此情况下，当屏蔽电极195与漏电极175和像素电极191连接处的部分重叠时，屏蔽电极195可以被短接到漏电极175或像素电极191。在根据实施例的显示装置的屏蔽电极195中，因为开口195c形成在与其中漏电极175和像素电极191彼此连接的像素开口181重叠的一部分处，所以可以防止屏蔽电极195被短接到邻近的金属层。

像素电极191可以与屏蔽电极195重叠。像素电极191中的大部分可以与屏蔽电极195重叠。除了连接到漏电极175的一部分之外，像素电极191的剩余部分中的大部分可以与屏蔽电极195重叠。像素电极191可以与数据线171重叠。屏蔽电极195可以被布置在像素电极191与数据线171之间。数据线171可以被布置在屏蔽电极195的下层上，并且像素电极191可以被布置在屏蔽电极195的上层上。一个像素电极191可以与两条数据线171重叠。像素电极191的左边缘部分可以与两条数据线171中的一条数据线171重叠，并且像素电极191的右边缘部分可以与两条数据线171中的另一条数据线171重叠。

一个像素电极191可以与三条数据线171或四条数据线171邻近。例如，参照图3中所图示的三个像素的中间像素，像素电极191可以与四条数据线171邻近。与像素电极191重叠的两条数据线171以及与重叠了像素电极191的两条数据线171邻近的两条数据线171可以与像素电极191邻近。在此情况下，正极性的数据电压可以被施加到四条数据线171中的两条数据线171，并且负极性的数据电压可以被施加到另外两条数据线171。即使屏蔽电极195未被布置在数据线171与像素电极191之间，因为形成在施加有正极性的数据电压的数据线171与像素电极191之间的电容以及形成在施加有负极性的数据电压的数据线171与像素电极191之间的电容是相似的，所以可以不发生垂直串扰。

例如，参照图3中所图示的三个像素的左侧像素，像素电极191可以与三条数据线171邻近。与像素电极191重叠的两条数据线171以及被布置为与对应的像素的右侧邻近的一条数据线171可以与像素电极191邻近。因为栅电压供应线127被布置在对应的像素与被布置在与对应的像素的左侧邻近的像素中的数据线171之间，所以几乎不存在电影响。在此情况下，正极性的数据电压可以被施加到三条数据线171中的两条数据线171，并且负极性的数据电压可以被施加到另一条数据线171。可替代地，负极性的数据电压可以被施加到三条数据线171中的两条数据线171，并且正极性的数据电压可以被施加到另一条数据线171。因此，当屏蔽电极195未被布置在数据线171与像素电极191之间时，由于形成在施加有正极性的数据电压的数据线171与像素电极191之间的电容和形成在施加有负极性的数据电压的数据线171与像素电极191之间的电容之间的差，可能发生垂直串扰。在根据实施例的显示装置中，因为屏蔽电极195被布置在数据线171与像素电极191之间，所以在数据线171与像素电极191之间的电影响可以被屏蔽，以防止垂直串扰发生。

参照图3中所图示的三个像素的右侧像素，像素电极191可以与三条数据线171邻近。与像素电极191重叠的两条数据线171以及被布置为与对应的像素的左侧邻近的一条数据线171可以与像素电极191邻近。在此情况下，被施加到三条数据线171之中的两条数据线171的数据电压的极性可以不同于被施加到另一条数据线171的数据电压的极性。在根据实施例的显示装置中，因为屏蔽电极195被布置在数据线171与像素电极191之间，所以在数据线171与像素电极191之间的电影响可以被屏蔽，以防止垂直串扰发生。

屏蔽电极195与栅电压供应线127邻近，并且被布置在栅电压供应线127的上层上。屏蔽电极195与像素电极191重叠，并且被布置在像素电极191的下层上。因此，屏蔽电极195可以被布置在栅电压供应线127与像素电极191之间。当栅导通电压被施加到栅电压供应线127时，栅导通电压被发送到连接到栅电压供应线127的栅线121，并且数据电压被施加到连接到对应的栅线121的像素的像素电极191。在此情况下，寄生电容可以形成在施加有数据电压的像素电极191与施加有栅导通电压的栅电压供应线127之间，并且反冲电压可能增大。在根据实施例的显示装置中，因为屏蔽电极195被布置在栅电压供应线127与像素电极191之间，所以在栅电压供应线127与像素电极191之间的电影响可以被屏蔽，以防止反冲电压增大。

下文中，将描述第二显示面板200。

公共电极270被布置在由诸如玻璃或塑料的透明绝缘材料制成的第二基板210上。公共电极270可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明金属氧化物制成。公共电极270可以在像素PX之上或基本上在整个第二显示面板200之上形成为单个极板。然而，可以在公共电极270中形成狭缝或开口。

恒定的公共电压可以被施加到公共电极270。相同的公共电压可以被施加到屏蔽电极195和公共电极270。

尽管未图示，但是遮光构件可以进一步被布置在第二基板210与公共电极270之间。遮光构件可以与像素电极191、薄膜晶体管Q、栅线121、栅电压供应线127和数据线171的边缘重叠。遮光构件也被称为黑矩阵，并且可以用于防止光泄漏。

尽管未图示，但是外涂层可以进一步被布置在遮光构件与公共电极270之间。外涂层平坦化了被布置在外涂层下的构成元件，并且抑制由从布置在外涂层下的构成元件流出的有机材料污染液晶层3，因此防止当驱动屏幕时可能发生的诸如残影的缺陷。

取向膜(未示出)可以被布置在第一显示面板100的内表面和第二显示面板200的内表面上，并且这些可以是垂直取向膜。

偏振器(未示出)可以被布置在两个显示面板100和200的外表面上，并且两个偏振器的透射轴可以正交，且一个透射轴可以平行于栅线121。然而，偏振器可以仅被布置在两个显示面板100和200中的一个的外表面上。

液晶层3具有负的介电各向异性，并且液晶层3的液晶分子310被取向使得它们的长轴在没有电场的情况下垂直于两个显示面板100和200的表面。因此，在没有电场的情况下，入射光不穿过正交的偏振器并且被阻挡。

液晶层3和取向膜中的至少一个可以包括光活性材料，更具体地，反应性晶元。

尽管以上描述了其中液晶分子310被初始地垂直取向的情况，但是在实施例中，液晶分子310可以被水平地取向，并且取向膜可以形成为水平取向膜。公共电极270可以被布置在第一显示面板100上而不是在第二显示面板200上。在上文中，已经描述了其中公共电极270被布置在液晶层3之上的情况，但是公共电极270可以被布置在液晶层3下方。

在上文中，已经描述了被布置在其中根据实施例的显示装置的栅电压供应线127和栅线121连接的部分周围的像素。下文中，将参照图9描述被布置在其中根据实施例的显示装置的栅电压供应线127和栅线121交叉但是不连接的一部分周围的像素。

图9图示根据实施例的显示装置的一部分的俯视图。

如图9中所示，根据实施例的显示装置包括彼此交叉的栅线121和数据线171、连接到它们的薄膜晶体管Q以及连接到薄膜晶体管Q的像素电极191。根据实施例的显示装置进一步包括与栅线121交叉并且在平行于数据线171的方向上延伸的栅电压供应线127。根据实施例的显示装置进一步包括与数据线171和像素电极191重叠并且与栅电压供应线127邻近的屏蔽电极195。

图9图示其中栅电压供应线127不连接到栅线121的一部分。当栅导通电压被施加到栅线121时，数据电压可以被施加到连接到对应的栅线121的像素的像素电极191，并且栅关断电压可以被施加到不连接到栅线121的栅电压供应线127。在此情况下，寄生电容可以形成在施加有数据电压的像素电极191与施加有栅关断电压的栅电压供应线127之间，并且反冲电压可能减小。在根据实施例的显示装置中，因为屏蔽电极195被布置在栅电压供应线127与像素电极191之间，所以在栅电压供应线127与像素电极191之间的电影响可以被屏蔽，以防止反冲电压减小。

如上所述，根据实施例的显示装置可以形成为液晶显示装置。然而，根据实施例的显示装置可以形成为有机发光二极管显示装置、电泳显示装置或电润湿显示装置。此外，根据实施例的显示装置可以形成为诸如微型LED显示装置、量子点发光二极管(QLED)显示装置或量子点有机发光二极管(QD-OLED)显示装置的下一代显示装置。

下文中，将参照图10描述根据实施例的显示装置。

因为根据图10的实施例的显示装置的许多部分与根据图1至图9的实施例的显示装置的那些部分相同，所以将省略这些部分的重复描述。本实施例与之前的实施例的不同之处在于，一条栅电压供应线127连接到一条栅线121，并且一条数据线171在行方向上的被布置在两个邻近的像素PX之间，这将在下面进一步描述。

图10图示根据实施例的显示装置的布局图。

如图10中所示，根据实施例的显示装置包括第一基板110以及被布置在第一基板110上的栅线121、栅电压供应线127、数据线171和连接到栅线121与数据线171的像素PX。

在之前的实施例中，一条栅电压供应线127连接到两条栅线121，而在本实施例中，一条栅电压供应线127连接到一条栅线121。在之前的实施例中，相同的栅信号被施加到连接到同一栅电压供应线127的两条栅线121。在本实施例中，因为各个栅线121连接到不同的栅电压供应线127，所以不同的栅信号分别被施加到栅线121。

在之前的实施例中，两条数据线171在行方向上的被布置在两个邻近的像素PX之间，而在本实施例中，一条数据线171在行方向上的被布置在两个邻近的像素PX之间。在之前的实施例中，包括在一个像素列中的像素PX交替地连接到两条数据线171。也就是说，包括在一个像素列中的像素PX之中的施加有相同的栅信号的两个像素PX连接到不同的数据线171。在本实施例中，包括在一个像素列中的像素PX连接到同一数据线171。

然而，像素PX与栅线121和数据线171之间的连接关系可以不同地改变。例如，一条数据线171可以在行方向上的被布置在两个邻近的像素PX之间，并且包括在一个像素列中的像素PX可以交替地连接到被布置在对应的像素列的两侧处的数据线171。

在之前的实施例和本实施例中，因为屏蔽电极195被布置在数据线171与像素电极191之间，所以可以防止在数据线171与像素电极191之间的电影响。此外，因为屏蔽电极195被布置在栅电压供应线127与像素电极191之间，所以可以防止在栅电压供应线127与像素电极191之间的电影响。

下文中，将参照图11至图13描述根据实施例的显示装置。

因为根据图11至图13的实施例的显示装置的许多部分与根据图1至图9的实施例的显示装置的那些部分相同，所以将省略这些部分的重复描述。本实施例与之前的实施例的不同之处在于，一个像素列被布置在邻近的栅电压供应线127之间，这将在下面进一步描述。

图11图示根据实施例的显示装置的布局图。图12图示根据实施例的图11的显示装置的一部分的俯视图。图13图示沿着图12的线XIII-XIII截取的截面图。

如图11至图13中所示，根据实施例的显示装置包括第一基板110以及被布置在第一基板110上的栅线121、栅电压供应线127、数据线171和连接到栅线121与数据线171的像素PX。

在之前的实施例中，三个像素列被布置在邻近的栅电压供应线127之间，而在本实施例中，一个像素列被布置在邻近的栅电压供应线127之间。因此，在本实施例中，栅电压供应线127被布置在每个像素PX的两侧处。也就是说，栅电压供应线127可以被布置在每个像素PX的左侧处，并且栅电压供应线127可以被布置在每个像素PX的右侧处。栅电压供应线127可以被布置在两个邻近的像素PX之间，并且数据线171可以被布置在栅电压供应线127与像素PX之间。栅电压供应线127可以被布置在两条邻近的数据线171之间。包括在一个像素列中的像素PX中的一些像素PX可以连接到被布置在该像素列的左侧处的数据线171，并且包括在该像素列中的像素PX中的剩余像素PX可以连接到被布置在该像素列的右侧处的数据线171。不同极性的数据电压可以被施加到连接到一个像素列的两条数据线171。

在之前的实施例中，屏蔽电极195的每个主电极部分195a与三个像素电极191重叠，而在本实施例中，屏蔽电极195的每个主电极部分195a与一个像素电极191重叠。在之前的实施例中，屏蔽电极195的每个主电极部分195a与六条数据线171重叠，而在本实施例中，屏蔽电极195的每个主电极部分195a与两条数据线171重叠。

在本实施例中，栅电压供应线127的数量可以比之前的实施例中的栅电压供应线127的数量大。一些栅电压供应线127可以不连接到栅线121。

在之前的实施例和本实施例中，因为屏蔽电极195被布置在数据线171与像素电极191之间，所以可以防止在数据线171与像素电极191之间的电影响。此外，因为屏蔽电极195被布置在栅电压供应线127与像素电极191之间，所以可以防止在栅电压供应线127与像素电极191之间的电影响。

下文中，将参照图14和图15描述根据实施例的显示装置。

因为根据图14和图15的实施例的显示装置的许多部分与根据图1至图9的实施例的显示装置的那些部分相同，所以将省略这些部分的重复描述。本实施例与之前的实施例的不同之处在于，屏蔽电极与薄膜晶体管的栅电极和源电极重叠，这将在下面进一步描述。

图14图示根据实施例的显示装置的一部分的俯视图。图15图示沿着图14的线XV-XV截取的截面图。

根据实施例的显示装置包括第一基板110以及被布置在第一基板110上的栅线121、栅电压供应线127、数据线171、薄膜晶体管Q、屏蔽电极195和像素电极191。

开口195c可以形成在屏蔽电极195中，并且像素开口181可以形成在被布置在屏蔽电极195与像素电极191之间的绝缘层180中。屏蔽电极195的开口195c可以与像素开口181重叠。屏蔽电极195的开口195c可以比像素开口181大。屏蔽电极195的开口195c可以具有围绕像素开口181的形状。

在之前的实施例中，屏蔽电极195的开口195c与薄膜晶体管Q的大部分区域重叠，而在本实施例中，屏蔽电极195的开口195c仅与薄膜晶体管Q的一些区域重叠。在本实施例中，屏蔽电极195的开口195c可以与其中薄膜晶体管Q的漏电极175和像素电极191连接的一部分以及其中薄膜晶体管Q的漏电极175和像素电极191连接的该部分的外围部分重叠，但是不与除了这些部分之外的剩余部分重叠。也就是说，屏蔽电极195可以与薄膜晶体管Q的栅电极124和源电极173重叠。

在之前的实施例和本实施例中，因为屏蔽电极195被布置在数据线171与像素电极191之间，所以可以防止在数据线171与像素电极191之间的电影响。此外，因为屏蔽电极195被布置在栅电压供应线127与像素电极191之间，所以可以防止在栅电压供应线127与像素电极191之间的电影响。

下文中，将参照图16描述根据实施例的显示装置。

因为根据图16的实施例的显示装置的许多部分与根据图1至图9的实施例的显示装置的那些部分相同，所以将省略这些部分的重复描述。本实施例与之前的实施例的不同之处在于，滤色器被布置在第二显示面板上而不是在第一显示面板上，这将在下面进一步描述。

图16图示根据实施例的显示装置的一部分的截面图。

根据实施例的显示装置包括第一基板110以及被布置在第一基板110上的栅线121、栅电压供应线127、数据线171、薄膜晶体管Q、屏蔽电极195和像素电极191。

在之前的实施例中，第一钝化层160a、滤色器230和第二钝化层160b被布置在数据线171与屏蔽电极195之间，而在本实施例中，第一钝化层160a和第二钝化层160b被布置在数据线171与屏蔽电极195之间。

在本实施例中，第二显示面板200可以包括被布置在第二基板210上的滤色器230。滤色器230可以包括第一滤色器230R、第二滤色器230G和第三滤色器230B。尽管未图示，但是遮光构件可以被布置在第一滤色器230R与第二滤色器230G之间的边界处、在第二滤色器230G与第三滤色器230B之间的边界处以及在第三滤色器230B与第一滤色器230R之间的边界处。公共电极270可以被布置在滤色器230上。外涂层240可以进一步被布置在滤色器230与公共电极270之间。

在之前的实施例和本实施例中，因为屏蔽电极195被布置在数据线171与像素电极191之间，所以可以防止在数据线171与像素电极191之间的电影响。此外，因为屏蔽电极195被布置在栅电压供应线127与像素电极191之间，所以可以防止在栅电压供应线127与像素电极191之间的电影响。

虽然已经结合当前被认为是实践实施例的内容描述了本公开，但是要理解，本发明构思不限于所公开的实施例，而是相反，意在覆盖包括在所附权利要求的精神和范围内的各种修改和等价设置。

<符号说明>

Q：薄膜晶体管 110：第一基板

121：栅线 124：栅电极

127：栅电压供应线 131：存储电极线

140：栅绝缘层 154：半导体

171：数据线 173：源电极

175：漏电极 195：屏蔽电极

195a：屏蔽电极的主电极部分

195b：屏蔽电极的桥接部分

195c：屏蔽电极的开口

160a：第一钝化层 160b：第二钝化层

180：绝缘层 181：像素开口

183、185：开口 191：像素电极

210：第二基板 230：滤色器

270：公共电极