具体实施方式

以下，参照附图对本实施方式进行说明。需要说明的是，公开仅为一个例子，本领域技术人员容易想到的保持发明主旨的适当变更当然包含在本发明的范围内。另外，为了使说明更加明确，与实际形态相比，附图中的各部分的宽度、厚度、形状等有时示意性地进行表示，说到底只是一个例子，并不限定本发明的解释。另外，在本说明书和各附图中，有时对发挥与在已出现的附图中描述过的要素相同或类似的功能的构成要素标注相同的附图标记，并适当省略重复的详细说明。

图1是表示本实施方式的显示装置DSP的结构及等效电路的图。

在一个例子中，第一方向X、第二方向Y以及第三方向Z相互正交，但也可以90度以外的角度交叉。第一方向X及第二方向Y相当于与构成显示装置DSP的基板的主面平行的方向，第三方向Z相当于显示装置DSP的厚度方向。在本说明书中，将朝向表示第三方向Z的箭头的前端的方向称为上方(或者，仅称为上)，将从箭头的前端朝向相反的方向称为下方(或者，仅称为下)。

显示装置DSP具备显示面板PNL和安装于显示面板PNL的布线基板WB。显示面板PNL是液晶显示面板，具备第一基板SUB1、与第一基板SUB1对置的第二基板SUB2、密封材料SE、液晶层LC、信号线S、扫描线G、开关元件SW、像素电极PE以及共用电极CE等。另外，显示面板PNL具备显示图像的显示区域DA和包围显示区域DA的非显示区域NDA。此外，显示面板PNL也可以是具有电泳元件的显示面板。

第一基板SUB1具有比第二基板SUB2更向外侧露出的安装部MA。密封材料SE位于非显示区域NDA，将第一基板SUB1与第二基板SUB2粘接。在图1中，用斜线表示配置密封材料SE的区域。显示区域DA位于被密封材料SE包围的内侧。显示面板PNL具备在显示区域DA中沿第一方向X及第二方向Y呈矩阵状配置的多个像素PX。

上述的信号线S、扫描线G、开关元件SW、像素电极PE、共用电极CE、液晶层LC位于显示区域DA。信号线S沿第二方向Y延伸，扫描线G沿第一方向X延伸。开关元件SW例如由薄膜晶体管(TFT)构成，与扫描线G及信号线S电连接。像素电极PE与开关元件SW电连接。像素电极PE分别与共用电极CE对置，通过在像素电极PE与共用电极CE之间产生的电场驱动液晶层LC。保持电容CS例如形成于与共用电极CE同电位的电极、以及与像素电极PE同电位的电极之间。

柔性的布线基板WB安装于安装部MA。另外，布线基板WB具备驱动显示面板PNL的驱动IC芯片2。此外，驱动IC芯片2也可以安装于安装部MA。

本实施方式的显示面板PNL可以是具备通过选择性地使来自第一基板SUB1的背面侧的光透过而显示图像的透射显示功能的透射型、具备通过选择性地使来自第二基板SUB2的前面侧的光反射而显示图像的反射显示功能的反射型、或者具备透射显示功能及反射显示功能的半透射型中的任意一种。

图2是表示图1所示的像素PX的结构例的俯视图。在图2中，未图示电容电极和共用电极CE。电容电极的详细的平面如图10所示，共用电极CE的详细的平面如图11所示。

扫描线G1及G2分别沿第一方向X延伸，在第二方向Y上隔开间隔地排列。信号线S1及S2分别沿第二方向Y延伸，在第一方向X上隔开间隔地排列。像素PX相当于由扫描线G1及G2和信号线S1及S2划分的区域。

在一个例子中，开关元件SW是双栅极型的薄膜晶体管。开关元件SW具备中继电极RE、半导体层SC、栅极电极GE1及GE2等。

中继电极RE位于信号线S1与信号线S2之间。中继电极RE的一部分与扫描线G1重叠。中继电极RE在第一方向X上具有宽度W1。中继电极RE与信号线S1之间的间隔GP1比宽度W1小。同样地，中继电极RE与信号线S2之间的间隔GP2小于宽度W1。

半导体层SC具有第一部分SC1、第二部分SC2以及第三部分SC3。第一部分SC1位于信号线S1的正下方。第一部分SC1沿第二方向Y延伸，并与扫描线G1交叉。第二部分SC2位于信号线S1与信号线S2之间。第二部分SC2沿第二方向Y延伸，并与扫描线G1交叉。第三部分SC3沿第一方向X延伸，将第一部分SC1与第二部分SC2连接。

半导体层SC在贯通孔CH1处与信号线S1连接。信号线S1作为开关元件SW的源极电极发挥功能。另外，半导体层SC在贯通孔CH2处与中继电极RE连接。中继电极RE作为开关元件SW的漏极电极发挥功能。栅极电极GE1相当于扫描线G1中与第一部分SC1重叠的部分。栅极电极GE2相当于扫描线G1中与第二部分SC2重叠的部分。

像素电极PE位于由扫描线G1及G2和信号线S1及S2包围的区域。另外，像素电极PE与扫描线G1、中继电极RE以及贯通孔CH2重叠。在图示的例子中，像素电极PE为具有沿第二方向Y的长边的大致长方形状，遍及像素PX的大致整体而形成。像素电极PE在贯通孔CH3处与中继电极RE连接。贯通孔CH3与贯通孔CH2的一部分重叠。即，贯通孔CH2的一部分在俯视观察时位于贯通孔CH3内。需要说明的是，在图2中，贯通孔CH1至CH3图示为四边形状，但也可以为圆形状、各角倒角的形状。

贯通孔CH3具有端部EG1至EG4。另外，中继电极RE具有端部EG11至EG14。端部EG1与端部EG11重叠。如图2所示，端部EG2与端部EG12重叠。端部EG3与贯通孔CH2重叠。端部EG4与扫描线G1重叠。

图3是沿图2所示的A-B线的显示面板PNL的剖视图。本实施方式的显示面板PNL具备与利用沿基板主面的横向电场的显示模式对应的结构。

第一基板SUB1具备绝缘基板10、开关元件SW、绝缘膜11至15、电容电极CEL、像素电极PE、填充部件100、共用电极CE、取向膜AL1等。

绝缘基板10是玻璃基板、树脂基板等透明的基板。开关元件SW位于绝缘基板10上。开关元件SW具备栅极电极GE1及GE2、半导体层SC以及中继电极RE。栅极电极GE1及GE2设置于绝缘基板10之上，并被绝缘膜11覆盖。半导体层SC设置于绝缘膜11之上，并被绝缘膜12覆盖。图示的开关元件SW是栅极电极GE1及GE2位于比半导体层SC更靠绝缘基板10侧的位置的底栅型的薄膜晶体管。此外，开关元件SW也可以如后述那样为顶栅型的薄膜晶体管。信号线S1和中继电极RE设置于绝缘膜12之上。信号线S1及中继电极RE在贯通绝缘膜12的贯通孔CH1及CH2处分别与半导体层SC相接。

半导体层SC例如由多晶硅形成。栅极电极GE1及GE2、中继电极RE以及信号线S1由铝(Al)、钛(Ti)、银(Ag)、钼(Mo)、钨(W)、铜(Cu)、铬(Cr)等金属材料、或者将这些金属材料组合而成的合金等形成。栅极电极GE1及GE2、中继电极RE以及信号线S1既可以为单层结构，也可以为多层结构。

绝缘膜13将开关元件SW覆盖。绝缘膜13具有贯通至中继电极RE的贯通孔CH3。贯通孔CH3的端部EG3及EG4相当于贯通孔CH3的底部的端部。端部EG3及EG4不与中继电极RE的端部EG13及EG14重叠。端部EG3相对于端部EG13位于端部EG14侧。端部EG4相对于端部EG14位于端部EG13侧。电容电极CEL形成于绝缘膜13之上。电容电极CEL位于绝缘膜13与像素电极PE之间。电容电极CEL不与贯通孔CH3重叠。绝缘膜14将电容电极CEL覆盖，并且也形成于绝缘膜13之上。绝缘膜14的一部分延伸至贯通孔CH3内。像素电极PE形成于绝缘膜14之上。像素电极PE在贯通孔CH3中与中继电极RE相接。由此，供给至信号线S1的信号电位经由中继电极RE供给至像素电极PE。

绝缘膜15将像素电极PE覆盖。绝缘膜15也设置于贯通孔CH3内，在贯通孔CH3内也将像素电极PE覆盖。在图示的例子中，绝缘膜15也形成于绝缘膜14之上。填充部件100填充于贯通孔CH3内。填充部件100在贯通孔CH3内与绝缘膜15相接。填充部件100向第二基板SUB2侧突出。此外，如后所述，填充部件100也可以不向第二基板SUB2侧突出。填充部件100例如与形成于第一基板SUB1的间隔件通过相同工序及相同材料形成。共用电极CE形成于绝缘膜15之上。另外，共用电极CE将填充部件100覆盖。另外，在一个例子中，共用电极CE具有多个开口OP。开口OP分别与像素电极PE对置。共用电极CE被取向膜AL1覆盖。取向膜AL1在开口OP处也设置于绝缘膜15之上。在本实施方式中，在与贯通孔CH3重叠的位置，中继电极RE、像素电极PE、绝缘膜15、填充部件100、共用电极CE、取向膜AL1按此顺序重叠。

绝缘膜11、12、14以及15例如由氧化硅、氮化硅、氮氧化硅等无机绝缘材料形成。绝缘膜13例如由聚酰亚胺等有机绝缘材料形成。电容电极CEL、像素电极PE以及共用电极CE例如由氧化铟锡(ITO)、氧化铟锌(IZO)等透明的导电材料形成。

在本实施方式中，电容电极CEL与共用电极CE为相同电位。像素电极PE为与电容电极CEL及共用电极CE不同的电位。在一个例子中，向电容电极CEL和共用电极CE供给各像素共用的共用电位。该共同电位既可以为直流电位，也可以为交流电位。向像素电极PE供给与各像素对应的信号电位。用于驱动液晶层LC的边缘场主要由隔着绝缘膜15对置的像素电极PE和共用电极CE形成。用于保持信号电位的电容当然由隔着绝缘膜15对置的像素电极PE和共用电极CE形成，也由隔着绝缘膜14对置的电容电极CEL和像素电极PE形成。

第二基板SUB2具备绝缘基板20、遮光层21、滤色层22、外涂层23、间隔件SP以及取向膜AL2。

绝缘基板20是玻璃基板、树脂基板等透明的基板。遮光层21及滤色层22设置于绝缘基板20的与第一基板SUB1对置的一侧。遮光层21例如由着色为黑色的树脂形成，划分各像素PX。在图示的例子中，遮光层21与信号线S1、开关元件SW、贯通孔CH3等对置。外涂层23将滤色层22覆盖。间隔件SP设置于外涂层23的与第一基板SUB1对置的一侧。间隔件SP配置于与填充部件100重叠的位置。填充部件100隔着共用电极CE、取向膜AL1及AL2抵接于间隔件SP。取向膜AL2将外涂层23及间隔件SP覆盖。此外，也可以不在间隔件SP的第一基板SUB1侧的面上配置取向膜AL2。同样地，也可以不在填充部件100的第二基板SUB2侧配置取向膜AL1。

液晶层LC位于第一基板SUB1与第二基板SUB2之间。第一基板SUB1和第二基板SUB2以取向膜AL1与取向膜AL2对置的方式配置。在取向膜AL1与取向膜AL2之间，通过未图示的间隔件形成规定的单元间隙(cell gap)。液晶层LC填充于该单元间隙内。

图4是沿图2所示的C-D线的第一基板SUB1的剖视图。此外，在图4中，省略绝缘基板10与绝缘膜11之间的半导体层SC的图示。

贯通孔CH3在第一方向X上具有宽度W11。中继电极RE在第一方向X上具有宽度W12。在本实施方式中，宽度W12为宽度W11相等以下。需要说明的是，“相等”是指这些宽度相同，或者宽度W12比宽度W11稍大但具有可视为相同程度的微差。在本实施方式中，当这些宽度之差为±1μm左右时，视为它们是相等的。在图示的例子中，宽度W11及W12相互相等，端部EG1与端部EG11重叠，端部EG2与端部EG12重叠。此外，贯通孔CH3的宽度W11由贯通孔CH3的底部的宽度定义。另外，当在平面中，贯通孔CH3为圆形状时，将其直径设为贯通孔CH3的宽度。

图5是沿图2所示的C-D线的第一基板SUB1的剖视图的变形例。图5所示的结构与图4所示的结构相比较，在贯通孔CH3相对于中继电极RE向信号线S1侧偏移这一点上不同。

在该变形例中，不仅是中继电极RE，绝缘膜12也位于贯通孔CH3内。因此，绝缘膜14在贯通孔CH3内与绝缘膜12相接。贯通孔CH3的端部EG1位于比中继电极RE的端部EG11更靠信号线S1侧的位置。另外，贯通孔CH3的端部EG2位于比中继电极RE的端部EG12更靠信号线S1侧的位置。

中继电极RE具有信号线S1侧的角部CN1和信号线S2侧的角部CN2。角部CN1未被绝缘膜13覆盖，且位于贯通孔CH3内。角部CN2被绝缘膜13覆盖。另外，像素电极PE将角部CN1覆盖。绝缘膜15例如在与角部CN1重叠的位置中断。像素电极PE从绝缘膜15的中断的部分露出。填充部件100将在角部CN1中露出的像素电极PE覆盖。

在显示装置高精细化的情况下，由于在中继电极RE与信号线S1之间、以及中继电极RE与信号线S2之间保持一定以上的距离以防发生短路，因此，有时中继电极RE的宽度W12相对于贯通孔CH3的宽度W11相等或缩小。因此，在发生了中继电极RE与贯通孔CH3的位置偏移的情况下，角部CN1、也就是中继电极RE的上表面与绝缘膜12之间的台阶部位于贯通孔CH3内，通过该台阶部使绝缘膜15中断，从而有可能无法将像素电极PE完全覆盖。由此，存在像素电极PE与隔着绝缘膜15形成于像素电极PE之上的共用电极CE短路的危险。

根据本实施方式，在与贯通孔CH3重叠的位置，在像素电极PE与共用电极CE之间夹装填充部件100。因此，即使像素电极PE在角部CN1露出，也能够通过填充部件100保持像素电极PE与共用电极CE之间的绝缘状态。因此，能够防止像素电极PE与共用电极CE之间发生短路。

图6是表示图5所示的中继电极RE的详细的结构例的剖视图。

中继电极RE具有由钛形成的第一层REA、由铝形成的第二层REB、以及由钛形成的第三层REC。由于各层的蚀刻速率的不同，在对中继电极RE进行蚀刻时，与由钛形成的第一层REA及第三层REC相比，由铝形成的第二层REB更被削除。因此，有时会成为第三层REC比第二层REB更突出的形状。第三层REC的突出的部分相当于角部CN1。由此，存在绝缘膜15的覆盖性恶化的情况。在这样的情况下，如上所述，也能够抑制像素电极PE与共用电极CE之间发生短路。

图7是表示第一基板SUB1的第一变形例的剖视图。图7所示的结构与图4所示的结构相比较，在中继电极RE的宽度W12比贯通孔CH3的宽度W11小这一点上不同。

在该变形例中，不仅是中继电极RE，绝缘膜12也在贯通孔CH3内与绝缘膜14及像素电极PE相接。贯通孔CH3的端部EG1位于比中继电极RE的端部EG11更靠信号线S1侧的位置。另外，贯通孔CH3的端部EG2位于比中继电极RE的端部EG12更靠信号线S2侧的位置。

角部CN1及CN2未被绝缘膜13覆盖，而位于贯通孔CH3内。另外，像素电极PE将角部CN1及CN2覆盖。绝缘膜15例如有时在与角部CN1及CN2(即台阶部)重叠的位置中断，但是，即使像素电极PE从绝缘膜15的中断的部分露出，也通过填充部件100将露出的像素电极PE覆盖。因此，能够防止像素电极PE与共用电极CE之间发生短路。

在这样的第一变形例中，也能够得到与上述实施方式同样的效果。

图8是表示第一基板SUB1的第二变形例的剖视图。图8所示的结构与图7所示的结构相比较，在中继电极RE位于信号线S2侧这一点上不同。

贯通孔CH3的端部EG1位于比中继电极RE的端部EG11更靠信号线S1侧的位置。另外，贯通孔CH3的端部EG2与中继电极RE的端部EG12重叠。角部CN1未被绝缘膜13覆盖，且位于贯通孔CH3内。另外，像素电极PE在贯通孔CH3内将角部CN1覆盖，并且将绝缘膜12的表面覆盖。其他结构与图7的结构相同，省略其说明。

在这样的第二变形例中，也能够得到与上述实施方式同样的效果。

图9是表示第一基板SUB1的第三变形例的剖视图。图9所示的结构与图3所示的结构相比较，在开关元件SW为顶栅型的薄膜晶体管这一点上不同。

绝缘膜11将绝缘基板10覆盖。半导体层SC位于绝缘膜11之上。绝缘膜11A将半导体层SC覆盖。栅极电极GE1及GE2位于绝缘膜11A之上。绝缘膜12将栅极电极GE1及GE2覆盖。栅极电极GE1及GE2位于比半导体层SC更靠第二基板SUB2侧的位置。贯通孔CH1及CH2贯通绝缘膜11A及12至半导体层SC。

在这样的第三变形例中，也能够得到与上述实施方式同样的效果。

图10是表示第一基板SUB1的第四变形例的剖视图。图10所示的结构与图3所示的结构相比较，在第一基板SUB1不具有电容电极CEL这一点上不同。

像素电极PE位于绝缘膜13之上。另外，像素电极PE与贯通孔CH3的侧面SS相接。绝缘膜15将像素电极PE覆盖，也与绝缘膜13相接。

在这样的第四变形例中，也能够得到与上述实施方式同样的效果。

图11是表示第一基板SUB1的第五变形例的剖视图。图11所示的结构与图3所示的结构相比，在填充部件100不向第二基板SUB2侧突出这一点上不同。

填充部件100在第二基板SUB2侧具有上表面100A。另外，将共用电极CE的上表面中位于开口OP之间的部分设为上表面CEA。上表面100A位于比上表面CEA更靠绝缘基板10侧的位置。此时，第二基板SUB2的间隔件SP既可以在与填充部件100重叠的位置抵接于第一基板SUB1，也可以与第一基板SUB1分离。

在这样的第五变形例中，也能够得到与上述实施方式同样的效果。

图12是表示图3所示的电容电极CEL的结构例的俯视图。在图12中，省略了图2所示的像素电极PE的图示。另外，省略了图13所示的共用电极CE的图示。

电容电极CEL与沿第一方向X排列的多个像素PX重叠。更为具体而言，电容电极CEL沿第一方向X延伸，并沿第二方向Y隔开间隔地排列。电容电极CEL形成为具有大致一定的宽度WE1的带状。宽度WE1小于相邻的扫描线G1至G3的间距P1。在此，宽度WE1及间距P1均沿第二方向Y规定。电容电极CEL与扫描线G1至G3、信号线S1至S3、半导体层SC以及中继电极RE分别部分重叠，但不与贯通孔CH3重叠。即，沿第一方向X排列的贯通孔CH3位于沿第二方向Y相邻的电容电极CEL之间。

图13是表示图3所示的共用电极CE的结构例的俯视图。在图13中，省略了图2所示的像素电极PE的图示。另外，省略了图12所示的电容电极CEL的图示。

共用电极CE与沿第一方向X及第二方向Y排列的多个像素PX重叠。在一个例子中，共用电极CE由单一的部件形成。共用电极CE与中继电极RE、贯通孔CH3重叠。共用电极CE在各像素PX中具有开口OP。一个开口OP与一个像素电极重叠。开口OP位于相邻的信号线S1至S3之间以及相邻的扫描线G1至G3之间。开口OP不与中继电极RE重叠。在图示的例子中，开口OP具有在第二方向Y上延伸的第一部分OPA、和在第一方向X上延伸的多个第二部分OPB。多个第二部分OPB与第一部分OPA相连。由于共用电极CE具有开口OP，因此，共用电极CE与像素电极PE重叠的面积比电容电极CEL与像素电极PE重叠的面积小。

如以上所说明，根据本实施方式，能够得到可对随着高精细化而显示品质降低进行抑制的显示装置。

此外，虽然对本发明的几个实施方式进行了说明，但这些实施方式只是作为例子提出的，并未意图限定发明的范围。这些新的实施方式能够以其他的各种方式进行实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书中所记载的发明和其均等的范围内。