阅读说明：本技术 包含含钌导电栅极的组合件 (Assemblies including ruthenium-containing conductive gates ) 是由 R·甘地 于 2020-02-26 设计创作，主要内容包括：一些实施例包含具有包括钌的导电栅极的存储器单元。电荷阻挡区邻近于所述导电栅极,电荷存储区邻近于所述电荷阻挡区,隧穿材料邻近于所述电荷存储区,且沟道材料邻近于所述隧穿材料。一些实施例包含一种具有交替的绝缘层级与字线层级的竖直堆叠的组合件。所述字线层级含有包含钌的导电字线材料。半导体材料作为沟道结构延伸穿过所述堆叠。电荷存储区在所述导电字线材料与所述沟道结构之间。电荷阻挡区在所述电荷存储区与所述导电字线材料之间。一些实施例包含形成集成式组合件的方法。(Some embodiments include a memory cell having a conductive gate comprising ruthenium. A charge blocking region is adjacent to the conductive gate, a charge storage region is adjacent to the charge blocking region, a tunneling material is adjacent to the charge storage region, and a channel material is adjacent to the tunneling material. Some embodiments include an assembly having a vertical stack of alternating insulation levels and word line levels. The word line level contains a conductive word line material comprising ruthenium. A semiconductor material extends through the stack as a channel structure. A charge storage region is between the conductive word line material and the channel structure. A charge blocking region is between the charge storage region and the conductive word line material. Some embodiments include methods of forming an integrated assembly.)

具体实施方式

一些实施例包含具有并入于导电字线材料中和/或并入于存储器装置的导电栅极中的钌的集成存储器(例如，三维NAND)。参考图5到20描述实例实施例。

参考图5，构造(即，组合件、架构等)10包含交替的第一层级14与第二层级16的堆叠12。第一层级14包括第一材料18，且第二层级16包括第二材料20。第一材料18和第二材料20可为任何合适的材料。在一些实施例中，第一材料18可包括氮化硅，主要由氮化硅组成或由氮化硅组成；且第二材料20可包括二氧化硅，主要由二氧化硅组成或由二氧化硅组成。第二材料20可为电绝缘的，且在一些实施例中，可称为绝缘材料(或绝缘第二材料)。在此类实施例中，第二层级20可称为绝缘层级。

层级14和16可具有任何适合厚度；且可具有彼此相同的厚度，或可具有相对于彼此不同的厚度。在一些实施例中，层级14和16的竖直厚度可在从约3纳米(nm)到约400nm的范围内；在从约3nm到约50nm的范围内，等等。

第一层级14的材料18中的一些最终被字线/存储器单元栅极的导电材料替换。因此，层级14可被视为对应于NAND配置的存储器单元层级(或字线层级)。NAND配置将包含存储器单元串(即，NAND串)，其中串中的存储器单元的数目由竖直堆叠式层级14的数目确定。NAND串可包括任何合适数目个存储器单元层级。举例来说，NAND串可具有8个存储器单元层级、16个存储器单元层级、32个存储器单元层级、64个存储器单元层级、512个存储器单元层级、1024个存储器单元层级等。因此，竖直堆叠12可向外延伸超出示出的堆叠的区以包含比图5的图式中具体示出的那些层级更多的竖直堆叠式层级。

堆叠12示出为支撑在基底22上方。基底22可包括半导体材料；且可例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。基底22可称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于整体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”指代任何支撑结构，包含(但不限于)上文描述的半导体衬底。在一些应用中，基底22可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。

空间提供于堆叠12与基底22之间，以指示其它组件和材料可以提供于堆叠12与基底22之间。这种其它组件和材料可包括额外堆叠层级、源极线层级、源极侧选择栅极(SGS)等。

结构28经形成为延伸穿过堆叠12。

结构28包含沟道材料结构(或沟道结构)29，其包括沟道材料30。在一些实施例中，堆叠12可被视为竖直延伸的堆叠，且结构29可被视为穿过堆叠12的竖直延伸的沟道材料结构。在一些实施例中，结构29可称为沟道材料柱。

沟道材料30是半导体材料；且可包括任何合适的组成物或组成物组合。举例来说，沟道材料30可包括硅、锗、III/V半导体材料(例如磷化镓)、半导体氧化物等中的一或多个；其中术语III/V半导体材料是指包括选自周期表的第III和第V族(其中第III和第V族是旧术语，且目前称为第13和第15族)的元素的半导体材料。

隧穿材料(有时称为栅极电介质材料)32、电荷存储材料34和电荷阻挡材料36在沟道材料30与竖直堆叠式层级16/18之间。隧穿材料、电荷存储材料和电荷阻挡材料可包括任何合适的组成物或组成物组合。

在一些实施例中，隧穿材料32可包括例如二氧化硅、氧化铝、二氧化铪、氧化锆等中的一或多种。

在一些实施例中，电荷存储材料34可包括电荷俘获材料，例如氮化硅、氮氧化硅、导电纳米点等。在替代性实施例中，电荷存储材料34可被配置成包含浮动栅极材料(例如，多晶硅)。

在一些实施例中，电荷阻挡材料36可包括二氧化硅、氧化铝、二氧化铪、氧化锆等中的一或多种。

在一些实施例中，隧穿材料32可视为包括沿着字线层级14的边的隧穿区15，电荷存储材料34可视为包括沿着字线层级14的边的电荷存储区17，且电荷阻挡材料36可视为包括沿着字线层级14的边的电荷阻挡区19。

在所说明的实施例中，沟道材料30被配置成结构28中的每一个内的圈环(相对于图5A可见)。绝缘材料38填充此类圈环。绝缘材料38可包括任何合适的组成物；以及可例如包括二氧化硅，主要由二氧化硅组成或由二氧化硅组成。所说明沟道结构29可视为包括中空沟道配置，原因在于绝缘材料38设置在呈圈环形沟道配置的“空洞”内。在其它实施例(未示出)中，沟道材料可被配置为实心柱配置。

结构28可视为以组合方式包括所有材料30、32、34、36和38。图5A的俯视图示出结构28可被布置成六边形堆积的图案。

在一些实施例中，结构28的形成可视为包含形成邻近于沟道材料柱29的沟道材料30的隧穿材料32，形成邻近于隧穿材料32的电荷存储材料34，且形成邻近于电荷存储材料34的电荷阻挡材料36。

狭缝(沟槽)40经形成为延伸穿过堆叠12。

参看图6，移除第一层级14的第一材料18(图5)以形成沿着第一层级14的空隙(空腔)42。

参看图7，在空隙42内形成电介质阻挡层材料44以为空隙加衬。

电介质阻挡层材料44可包括任何合适的组成物；且在一些实施例中，可包括一或多种高k材料(术语高k意味着介电常数大于二氧化硅的介电常数)。可并入于电介质阻挡层材料中的实例组成物为二氧化铪、氧化锆、氧化铝、硅酸铪、硅酸锆、氧化钛、氧化钆、氧化铌、氧化钽等。

参看图8，第一导电材料46形成于空隙42内和电介质阻挡层材料44上方(即，在以电介质阻挡层材料44为此类空隙加衬之后形成于空隙42内)。第一导电材料46可包括钌，主要由钌组成或由钌组成。

含钌材料46可有利地良好粘附到电介质阻挡层材料44的高k电介质材料。

在示出的实施例中，含钌材料46仅部分地填充空隙46，且因此为空隙加衬。在一些实施例中，电介质阻挡层材料44可视为形成第一衬里43，且含钌材料46可视为形成第二衬里45，第二衬里在第一衬里上方且直接抵靠第一衬里。

参看图9，导电芯材料48形成于空隙42内，且填充空隙。导电芯材料48形成于含钌材料46上且直接抵靠所述含钌材料；且在一些实施例中，可被认为直接抵靠第二衬里(即，含钌衬里)45形成。

导电芯材料48可包括任何合适的导电组成物，例如各种金属(例如，钛钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，导电芯材料48不包括钌。在一些实施例中，导电芯材料48可包括一或多种金属，主要由一或多种金属组成，或由一或多种金属组成；且可例如包括钨和钼中的一种或两种，主要由钨和钼中的一种或两种组成，或由钨和钼中的一种或两种组成。

参看图10，导电芯材料48通过第一蚀刻(例如，利用氢氧化铵的湿蚀刻)在沿着狭缝40的位置中凹陷于空隙42内。在一些实施例中，可相对于含钌材料46选择性地移除导电芯材料48。出于解释本公开和所附的权利要求书的目的，如果在蚀刻第一材料比第二材料更快的条件下移除第一材料，那么第一材料被视为相对于第二材料选择性地移除。这可包含(但不限于)针对第一材料相对于第二材料为100％选择性的蚀刻的应用。

参看图11，含钌材料46通过不同于图10的第一蚀刻的第二蚀刻在沿着狭缝40的位置中凹陷于空隙42内。在一些实施例中，第二蚀刻可利用氧化等离子体；例如利用O₂和O₃中的一种或两种的等离子体。

参看图12，绝缘材料50形成于狭缝40内。绝缘材料50可包括任何合适的组成物，且在一些实施例中，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成。

层级14在图12的处理阶段是导电层级；且可称为字线层级、存储器单元层级等。

绝缘层级16和字线层级14在图12的处理阶段彼此交替，且一起形成竖直堆叠52。结构28延伸穿过竖直堆叠52。因此，沟道结构29延伸穿过堆叠52。

导电材料48和46可一起被视为形成导电字线材料54(还可被称作导电栅极材料)。

字线层级14包括邻近于沟道材料结构29的导电栅极56(仅标记其中一些)。导电栅极56可视为包括导电栅极材料54，其中此类导电栅极材料包含来自含钌材料46的钌。导电栅极56与电介质阻挡层材料44、电荷阻挡材料36、电荷存储材料34、隧穿材料32和沟道材料30的区一起形成存储器单元58。此类存储器单元并入于类似于上文参考图1到4所描述的NAND存储器阵列的三维NAND存储器阵列60中。存储器单元58全部彼此大体上相同(其中术语“大体上相同”意味着在合理的制造和测量公差内相同)。

在操作中，电荷存储材料34可经配置以将信息存储在存储器单元58中。存储在个别存储器单元中的信息的值(其中术语“值”表示一个位或多个位)可基于存储在存储器单元的电荷存储区中的电荷量(例如电子的数目)。可至少部分地基于施加于相关联栅极56的电压的值且/或基于施加于相关联沟道材料30的电压的值来控制(例如增大或减小)个别电荷存储区内的电荷量。

隧穿材料32形成存储器单元58的隧穿区。这类隧穿区可经配置以实现电荷存储材料34与沟道材料30之间的电荷(例如电子)的所需迁移(例如运输)。隧穿区可经配置(即，工程化)以实现选定准则，例如但不限于等效氧化物厚度(EOT)。EOT根据代表性物理厚度来量化隧穿区的电性质(例如电容)。举例来说，EOT可定义为在忽略泄漏电流和可靠性问题的情况下具有与给定电介质相同的电容密度将需要的理论二氧化硅层的厚度。

电荷阻挡材料36邻近于电荷存储材料34，且可提供用以阻挡电荷从电荷存储材料34流动到相关联栅极56的机制。

电介质阻挡层材料44提供于电荷阻挡材料36与相关联栅极56之间，且可用以禁止电荷载流子从栅极56朝向电荷存储材料34的返回隧穿。在一些实施例中，可将电介质阻挡层材料44视为形成存储器单元58内的电介质阻挡层区。

在一些实施例中，存储器单元58可视为包括隧穿区15、电荷存储区17和电荷阻挡区19。电荷存储区17在导电字线材料54与沟道结构29之间，且电荷阻挡区19在电荷存储区17与导电字线材料54之间。

在导电字线材料54内包含含钌材料46的优点是这与缺乏含钌材料的常规配置相比可减少从栅极56到电荷存储区17的返回隧穿。包含含钌材料的另一优点可为这与常规材料相比提供较低的薄层电阻，这可使得层级14的导电字线能够比常规字线更薄形成；与常规架构相比改善了可缩放性。

在一些实施例中，图12的导电芯材料48可视为具有外周边49。含钌材料46可被认为是邻近于导电芯材料48的外周边49的第二导电材料。

参考图13到15描述用于制造实例存储器单元的另一实例实施例方法。

参看图13，示出组合件10处于可跟随图7的过程阶段的过程阶段。含钌材料46完全填充空隙42。

参看图14，含钌材料46从狭缝40内移除，且在邻近于狭缝40的位置中凹陷于空隙42内。含钌材料的凹陷可利用上文参考图11所述类型的氧化等离子体。

参看图15，绝缘材料50形成于狭缝40内。

图15的组合件10包含交替的导电字线层级14和绝缘层级16的堆叠52。导电字线层级14包括仅包含含钌材料46的导电字线材料(导电栅极材料)54。在一些实施例中，导电字线材料(导电栅极材料)54可包括钌，主要由钌组成，或由钌组成。

导电字线层级14并入于类似于上文参考图12所描述的NAND存储器阵列60。所述存储器阵列包含多个存储器单元58。导电材料54的区形成存储器单元的栅极56。

仅包含钌(即，由钌组成)的字线材料54的利用可使得字线层级的薄层电阻相对于常规NAND配置大体上减少，这可使得与常规NAND存储器配置相比能够利用本文中描述的NAND存储器配置实现更高的集成度。

参考图16到20描述用于制造实例存储器单元的另一实例实施例方法。

参看图16，示出组合件10处于可跟随图7的过程阶段的过程阶段。含钌材料46为空隙42加衬，且另一导电材料62经形成为进一步为空隙加衬。导电材料62可包括任何合适的组成物；且在一些实施例中，可包括一或多种金属氮化物(例如，氮化钛、氮化钨等)，主要由一或多种金属氮化物组成，或由一或多种金属氮化物组成。

参看图17，导电芯材料48形成于导电材料62上，且填充空隙42。在一些实施例中，导电材料62可称为第二导电材料，其直接邻近于导电芯材料，且导电材料46可称为第三导电材料，其直接邻近于第二导电材料。替代地，导电材料46可称为第一导电材料且导电材料62可称为第二导电材料。在一些实施例中，导电材料46可视为具有第一外部表面61的第一导电材料，且材料62可视为邻近于第一外部表面61形成的第二导电材料。第二导电材料62可视为包括第二外部表面63，且导电芯材料可视为邻近于此第二外部表面形成。

参看图18，利用第一蚀刻，导电材料48和62在邻近于狭缝40的位置中凹陷于空隙42内。此类凹陷可利用上文相对于图10描述的同一处理(例如，湿蚀刻)，且可利用相对于含钌材料46针对材料48和62为选择性的蚀刻。

参看图19，通过类似于上文参考图11所描述的第二蚀刻(例如，氧化等离子体蚀刻)使含钌材料46凹陷。

参看图20，绝缘材料50形成于狭缝40内。

图20的组合件10包含交替的导电字线层级14和绝缘层级16的堆叠52。导电字线层级14包括导电字线材料(导电栅极材料)54，其包括三个导电材料46、48和62；其中材料46是含钌材料。

导电字线层级14并入于类似于上文参考图12所描述的NAND存储器阵列60。所述存储器阵列包含多个存储器单元58。导电材料54的区形成存储器单元的栅极56。

上文所论述的组合件和结构可以在集成电路内利用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。这类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。

除非另外指定，否则本文中所描述的各种材料、物质、组成物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。

术语“介电”及“绝缘”可用于描述具有绝缘电学性质的材料。所述术语在本发明中被视为同义的。术语“介电”在一些情况下和术语“绝缘”(或“电绝缘”)在其它情况下可用于在本公开内提供语言变异以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。

图中各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所展示定向旋转。本文中所提供的描述和以下权利要求书涉及在各种特征之间具有所描述关系的任何结构，无关于结构是处于图式的特定定向还是相对于此类定向旋转。

除非另外规定，否则附图说明的横截面图仅示出横截面的平面内的特征，且不示出横截面的平面后面的材料，以便简化图式。

当结构被称作“在另一结构上”、“与另一结构邻近”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中介结构。相反地，当结构被称作“直接在另一结构上”、“与另一结构直接邻近”或“直接抵靠另一结构”时，不存在中介结构。术语“正下方”、“正上方”等不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。

结构(例如，层、材料等)可被称为“竖直延伸”，以指示结构通常从下伏基底(例如，衬底)朝上延伸。竖直延伸的结构可或可不相对于基底的上表面大体正交延伸。

一些实施例包含具有包括钌的导电栅极的存储器单元。电荷阻挡区邻近于导电栅极，电荷存储区邻近于电荷阻挡区，隧穿材料邻近于电荷存储区，且沟道材料邻近于隧穿材料。

一些实施例包含一种具有交替的绝缘层级与字线层级的竖直堆叠的组合件。字线层级含有包含钌的导电字线材料。半导体材料作为沟道结构延伸穿过堆叠。电荷存储区在导电字线材料与沟道结构之间。电荷阻挡区在电荷存储区与导电字线材料之间。

一些实施例包含形成集成组合件的方法。堆叠经形成为包括交替的第一材料和第二材料。第二材料是绝缘材料。沟道材料柱经形成为延伸穿过堆叠。移除第一材料以留下空隙。导电栅极材料形成于空隙内。导电栅极材料包括钌。

根据规定，已经就结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。