【

具体实施方式

】

下面结合实施例并参照附图对本发明作进一步描述。

实施例1

本实施例实现一种高计算准确度、低硬件开销单变量随机电路及其配置方法。

本实施例一种高计算准确度、低硬件开销单变量随机电路的目的在于克服传统单变量随机电路设计硬件开销大的问题。通过插入D触发器降低单变量随机电路的硬件开销，同时应用比特信号选取、重排列与反信号选取，提高电路的计算准确度，从而实现高计算准确度、低硬件开销的单变量随机电路架构设计。

图6是一种高计算准确度、低硬件开销单变量随机电路结构示意图。如附图6所示，本实施一种高计算准确度、低硬件开销单变量随机电路仅包含一个n比特随机源、一个比较器、d-1个D触发器、一个比特信号选取元件、一个n比特重排列元件、一个m比特重排列元件、一个d比特重排列元件、一个n比特反信号选取元件、一个m比特反信号选取元件与随机计算核心电路，其中比特信号选取元件、重排列元件与反信号选取元件不产生硬件开销。本实施一种高计算准确度、低硬件开销单变量随机电路工作原理如下：

1)通过n比特随机源、n比特重排列元件、n比特反信号选取元件与比较器产生一个值为的随机比特流，基于此随机比特流，通过d-1个D触发器，产生另外d-1个值为的随机比特流；

2)通过n比特随机源、比特信号选取元件、m比特重排列元件、m比特反信号选取元件产生m个值为且互相独立的随机比特流；

3)通过d比特重排列元件重排列d个值为的随机比特流的输入顺序；

4)随机计算核心电路基于d+m个输入随机比特流计算并输出最终结果。

本实施例一种高计算准确度、低硬件开销单变量随机电路配置方法，用于合理配置比特信号选取元件、n比特重排列元件、m比特重排列元件、d比特重排列元件、n比特反信号选取元件与m比特反信号选取元件，本实施例提出两种配置方法。本实施例一种高计算准确度、低硬件开销单变量随机电路配置方法针对这些元件的配置，相关定义与假设如下：

1)对于从n个比特中选取m个比特的比特信号选取元件，其可能的配置方式的集合为B，第i种配置方式为B_i，显然B集合的元素个数为假设B₁代表选取第1个至第m个比特输出。

2)对于重排列k个比特的k比特重排列元件，其可能的配置方式的集合为R^k，第i种配置方式为显然R^k集合的元素个数为k！。假设与分别代表倒置k个比特与保持k个比特原样顺序。

3)对于从k个比特中选取若干比特进行取反的k比特反信号选取元件，其可能的配置方式的集合为C^k，第i种配置方式为显然C^k集合的元素个数为2^k。假设代表k个比特均取反。

4)n比特随机源的配置方式的集合为L，第i种配置方式为L_i，假设集合内元素个数为l。

本实施例一种高计算准确度、低硬件开销单变量随机电路配置方法第一种配置方法为迭代优化方法，具体步骤如下：

1)初始化配置，使用L₁配置n比特随机源，使用B₁配置比特信号选取元件，使用配置n比特反信号选取元件，使用配置m比特反信号选取元件，使用配置n比特重排列元件，使用配置m比特重排列元件，使用配置d比特重排列元件。记这些配置为对应元件的最优配置方式。

2)基于如上配置，模拟仿真获得初始的计算准确度MAE_min，并将其赋值给MAE_prev。

3)赋值i＝1。

4)赋值j＝1。

5)赋值k＝1。

6)随机产生一个整数r，其范围是1≤r≤l；使用L_r配置n比特随机源，使用B_i配置比特信号选取元件，使用配置n比特反信号选取元件，使用配置m比特反信号选取元件，其它元件以其最优配置方式配置。

7)基于如上配置，模拟仿真获得电路的计算准确度MAE；如果MAE＜MAE_min，更新n比特随机源、比特信号选取元件、n比特反信号选取元件与m比特反信号选取元件的最优配置为L_r、B_i、与更新MAE_min为MAE；k＝k+1。

8)如果k≤2^m，跳转至6)，否则进行下一步。

9)j＝j+1。

10)如果j≤2ⁿ，跳转至5)，否则进行下一步。

11)i＝i+1。

12)如果跳转至4)，否则进行下一步。

13)赋值i＝1。

14)随机产生一个整数r，其范围是1≤r≤l；随机产生一个整数k，其范围是1≤k≤m！；使用L_r配置n比特随机源，使用配置n比特重排列元件，使用配置m比特重排列元件，其它元件以其最优配置方式配置。

15)基于如上配置，模拟仿真获得电路的计算准确度MAE；如果MAE＜MAE_min，更新n比特随机源、n比特重排列元件与m比特重排列元件的最优配置为L_r，与更新MAE_min为MAE；i＝i+1。

16)如果i≤n！，跳转至14)，否则进行下一步。

17)赋值i＝1。

18)随机产生一个整数r，其范围是1≤r≤l；随机产生一个整数k，其范围是1≤k≤n！；使用L_r配置随机源，使用配置n比特重排列元件，使用配置m比特重排列元件，其它元件以其最优配置方式配置。

19)基于如上配置，模拟仿真获得电路的计算准确度MAE；如果MAE＜MAE_min，更新n比特随机源、n比特重排列元件与m比特重排列元件的最优配置为L_r，与更新MAE_min为MAE；i＝i+1。

20)如果i≤m！，跳转至18)，否则进行下一步。

21)赋值i＝1。

22)使用配置d比特重排列元件，其它元件以其最优配置方式配置。

23)基于如上配置，模拟仿真获得电路的计算准确度MAE；如果MAE＜MAE_min，更新d比特重排列元件的最优配置为更新MAE_min为MAE；i＝i+1。

24)如果i≤d！，跳转至22)，否则进行下一步。

25)如果MAE_min＜MAE_prev，更新MAE_prev为MAE_min，跳转至3)，否则结束整体流程，获得最终所有元件的最优配置方式。

本实施例一种高计算准确度、低硬件开销单变量随机电路配置方法第二种配置方法为快速方法，在此方法中，比特信号选取元件、m比特重排列元件与m比特反信号选取元件的配置方式将由n比特重排列元件与n比特反信号选取元件的配置方式决定。假设经过n比特重排列元件与n比特反信号选取元件，比较器所输入的随机数的第i个比特为n比特随机源的第p_i个输出比特，同时该比特的反信号选取由a_i信号决定(a_i＝1代表取反，a_i＝0代表不变)。则比特信号选取元件、m比特重排列元件与m比特反信号选取元件的配置方式将实现的第i个值为的随机比特流由n比特随机源的第p_n-i+1个输出比特产生，第i个值为的随机比特流的反信号由信号决定。

本实施例一种高计算准确度、低硬件开销单变量随机电路配置方法第二种配置方法快速方法具体步骤如下：

1)初始化配置，使用L₁配置n比特随机源，使用B₁配置比特信号选取元件，使用配置n比特反信号选取元件，使用配置m比特反信号选取元件，使用配置n比特重排列元件，使用配置m比特重排列元件，使用配置d比特重排列元件。记这些配置为对应元件的最优配置方式。

2)基于如上配置，模拟仿真获得初始的计算准确度MAE_min，并将其赋值给MAE_prev。

3)赋值i＝1。

4)随机产生一个整数r，其范围是1≤r≤l；使用L_r配置随机源，使用配置n比特反信号选取元件，基于n比特重排列元件与n比特反信号选取元件的配置方式决定比特信号选取元件、m比特重排列元件与m比特反信号选取元件的配置，记为B_x、与其它元件以其最优配置方式配置。

5)基于如上配置，模拟仿真获得电路的计算准确度MAE；如果MAE＜MAE_min，更新n比特随机源、比特信号选取元件、n比特反信号选取元件、m比特重排列元件与m比特反信号选取元件的最优配置为L_r、B_x、与更新MAE_min为MAE；i＝i+1。

6)如果i≤2ⁿ，跳转至4)，否则进行下一步。

7)赋值i＝1。

8)随机产生一个整数r，其范围是1≤r≤l；使用L_r配置n比特随机源，使用配置n比特重排列元件，基于n比特重排列元件与n比特反信号选取元件的配置方式决定比特信号选取元件、m比特重排列元件与m比特反信号选取元件的配置，记为B_x、与其它元件以其最优配置方式配置。

9)基于如上配置，模拟仿真获得电路的计算准确度MAE；如果MAE＜MAE_min，更新n比特随机源、比特信号选取元件、n比特重排列元件、m比特重排列元件与m比特反信号选取元件的最优配置为L_r、B_x、与更新MAE_min为MAE；i＝i+1。

10)如果i≤n！，跳转至8)，否则进行下一步。

11)赋值i＝1。

12)使用配置d比特重排列元件，其它元件以其最优配置方式配置。

13)基于如上配置，模拟仿真获得电路的计算准确度MAE；如果MAE＜MAE_min，更新d比特重排列元件的最优配置为更新MAE_min为MAE；i＝i+1。

14)如果i≤d！，跳转至12)，否则进行下一步。

15)如果MAE_min＜MAE_prev，更新MAE_prev为MAE_min，跳转至3)，否则结束整体流程，获得最终所有元件的最优配置方式。

与现有技术相比，本实施例一种高计算准确度、低硬件开销单变量随机电路及其配置方法的技术效果是：

1)通过插入D触发器，减少了随机源与比较器的数量，极大减小了电路的硬件开销，与现有技术相比，可以实现70％～76％的硬件开销减小。

2)通过采用比特信号选取、重排列与反信号选取，并应用两种配置算法进行配置，实现了高的电路计算准确度，与现有技术相比，电路计算准确度相近或更优。

实施例2

本实施例实现一种高计算准确度、低硬件开销实现单变量函数0.5cos(πx)+0.5的随机电路及其配置方法。本实施例一种高计算准确度、低硬件开销实现单变量函数0.5cos(πx)+0.5的随机电路及其配置方法基于实施例1实现，其中单变量函数是0.5cos(πx)+0.5。

图7是传统实现单变量函数0.5cos(πx)+0.5的随机电路结构示意图。如附图7所示，传统实现单变量函数0.5cos(πx)+0.5的随机电路的随机计算核心电路由文献【XuesongPeng and Weikang Qian，″Stochastic Circuit Synthesis by Cube Assignment，″inIEEE Transactions on Computer-Aided Design of Integrated Circuits andSystems，vol.37，no.12，pp.3109-3122，Dec.2018.】得到，其需要4个值为的随机比特流输入与6个值为的随机比特流输入；n＝8；为产生10个随机比特流，传统实现单变量函数0.5cos(πx)+0.5的随机电路采用4个8比特的随机源、4个比较器、1个6比特的随机源。本实施例中，采用线性反馈移位寄存器作为随机源。所述传统实现单变量函数0.5cos(πx)+0.5的随机电路的一个8比特的线性反馈移位寄存器每个时钟产生一个8比特的随机二进制数，其与输入X在比较器中比较，如果随机二进制数小于X，比较器输出1，否则输出0，作为值为的随机比特流的信号输入电路。6比特的随机源每个时钟产生6比特0/1信号，作为6个值为的随机比特流的信号输入电路。经过255个时钟后，将输出随机比特流的结果求和除以256，将获得传统实现单变量函数0.5cos(πx)+0.5的随机电路的计算结果

图8是一种高计算准确度、低硬件开销实现单变量函数0.5cos(πx)+0.5的随机电路结构示意图。如附图8所示，本实施例一种高计算准确度、低硬件开销实现单变量函数0.5cos(πx)+0.5的随机电路的单变量函数是0.5cos(πx)+0.5，仅应用一个8比特的线性反馈移位寄存器、一个比特信号选取元件、一个8比特重排列元件、一个6比特重排列元件、一个4比特重排列元件、一个8比特反信号选取元件、一个6比特反信号选取元件、一个比较器与3个D触发器，即产生4个值为的随机比特流输入与6个值为的随机比特流输入。本实施例一种高计算准确度、低硬件开销实现单变量函数0.5cos(πx)+0.5的随机电路的线性反馈移位寄存器的输出经过8比特重排列元件与8比特反信号选取元件重新组合，在与输入X比较后，产生一个值为的随机比特流；此随机比特流经过3个D触发器，分别产生其它3个值为的随机比特流；这4个值为的随机比特流再经过一个4比特重排列元件进行输入顺序重排列，然后分别通过相应的输入端口输入随机计算核心电路。此外，本实施例一种高计算准确度、低硬件开销实现单变量函数0.5cos(πx)+0.5的随机电路的比特信号选取元件从线性反馈移位寄存器的8比特输出中选取6个比特信号，然后这6个比特信号经过6比特重排列元件与6比特反信号选取元件进行重新组合，最终产生6个值为的随机比特流的信号输入电路。在硬件开销方面，由本实施例实现的计算单变量函数0.5cos(πx)+0.5的随机电路，其电路面积为93.72平方微米，远小于传统设计的电路面积323.65平方微米，面积缩小71％。这里使用的标准单元库是Nangate Standard45nm Cell Library【https：//si2.org/open-cell-library/】。在计算准确度方面，本实施例实现的电路在分别由迭代优化方法与快速方法配置下，其平均绝对值误差为0.0034与0.0037。基于相同时间去配置传统设计，对应的平均绝对值误差为0.0030与0.0036。显然两种设计的计算准确度十分相近。

由上可知，经过本实施例一种高计算准确度、低硬件开销单变量随机电路及其配置方法的优化设计与合理配置，单变量随机电路在保持计算准确度仍然高的基础上，硬件开销大规模减小，实现了高计算准确度与低硬件开销。相比较传统设计而言，本发明一种高计算准确度、低硬件开销单变量随机电路及其配置方法具有很强的应用效果与应用前景。

本领域普通技术人员可以理解，实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于任一种计算机可读存储介质中，其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-OnlyMemory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。