具体实施方式

现结合附图对本发明作进一步详细的说明。

本发明用多叉树结构对数字网表实现数据化，数字网表是由多个门级电路的互联组合而成的。其中门级电路包括：AND,OR,NAND,NOR,BUF,INV,OR,XOR,MUX,DFF,Latch。门级电路构成gate，gate和gate之间的连接通过net实现。为了让计算机可以处理这些gate和net，本发明用多叉树结构保存这些gate和net的信息，以达到让计算机理解这些物理上连接的目的。例如，通过gate U1，可以知道其有两个驱动net，分别为输入pin脚A和net N4，而net N4由gate U7驱动，而U7则由net N3驱动。通过如此反复地寻找gate和net，此方法可以找出整个电路的连接关系，为后续的向量推算提供电路连接信息。

推导算法可以用D算法，fan算法或者podem算法，算法推导的基本原则有两个，原则一：这个故障是否能被观测到；原则二这个故障是否能被激励出来；余下的电路值都是为了满足这两点做的相应推导。

本发明测试向量自动生成方法的流程图如图7所示，包含以下步骤：

Step 1:将数字芯片网表读入成软件可以处理的数据库。此数据库记录了网表中的gate，net以及它们之间的连接关系；

Step 2:用于测试的芯片中有几个用于配置状态的pin脚。当pin SE是1时，此芯片属于shift状态。当pin SE为0时，此芯片属于capture状态。Pin CLK用于输入shift或者capture状态时的时钟脉冲。用此方法产生测试向量时，对数据化后的网表需要加上上述配置，以使其处于测试模式；

Step 3:对于数据库化后的网表，对于每一个net，都会对应两个fault。其中fault类型有stuck at和transition两种。将这些fault整理到一张table里，以便于后续的程序对其操作；

Step 4:本方法会在step 3中的fault table中选出一个fault，并且在这个fault上放入1/0(stuck-at 0fault)或这0/1(stuck-at1 fault)这个D value即插入故障(fault)；需说明的是此处的故障类型也可以是transition-0或者transition-1，客户可以根据需要检测的故障类型自行定义，此方法会给客户提供一个接口用于定义故障类型。例如需要检测的是stuck-at 0故障，需要在这个故障点放入1/0这个D值并且将其插入在步骤1生成的数据库中对应的net上；

Step 5:为了使D value能被观测到，D所经过的gate需要设上相应的值，以保证D能被传导到输出pin脚或者扫描单元(SCAN CELL)的D端。同时为了产生这个有效的Dvalue，这个fault所在的gate也需被设上相应的值，持续这个过程直到驱动这个D value的输入pin脚或者扫描单元的Q端设上相应的值。这个过程，就是一个测试向量产生的过程；

Step 6:通常一条测试向量中仅有0.5％-2％的输入pin脚或者扫描单元的Q端需要被设为有效的值，其他的输入pin脚或者扫描单元的值可以是任意值。利用这个特性，如果两个测试向量用到的输入pin脚和扫描单元不相同，那么这两个向量可以被合并成为一条新的向量，这个新的向量可以同时检测到原来两个向量目标检测(target)的fault，这可以减少测试向量的数量，但是又可以保证测试的覆盖率不被影响；

Step 7:重复过程step4-6，直到所有的故障(fault)都已经处理完；

Step 8:退出程序。

为便于本领域的技术人员更好地理解本发明的构思，现提供以下的实施例。本实施例以图1所示的电路为分析对象，此电路包含9个门电路，即一个AND，一个OR，一个Inverter，五个Buffer和一个扫描单元scan cell。其中U1，U2，U3，U4，U5，U6，U7，U8，sdff0分别是这些gate的名字。N1，N2，N3，N4，N5，N6，N7，N8是用于连接这些gate管脚的net的名字。A，B，SI，SE，CLK是输入端口(input port)的名字。SO是输出端口(output port)的名字。

按照图7所示的测试向量自动生成方法的流程图，分别执行以下步骤：

Step 1:将上述电路的网表读入，将这些gate和连接关系存入图2所示的数据库中，此数据库有一个gate table，其中每一个节点保存的都是一个gate的名字和相应的输入输出管脚net；

Step 2:对于每一个测试向量，分为3个window，分别是shift in，capture和shiftout。当向量处于shift in和shift out window时，SE需要配置为1，当向量处于capturewindow时，SE配置为0。同时clock port CLK需要有pulse，如果测试的fault为stuck at时，CLK在capture window需要pulse 1次，如果测试的fault为transition时，需要至少在capture window pulse 2次。Shift in和shift out需要的clock的pulse的次数由scanchain的长度决定。在本实施案例中，因为scan chain长度为1，因此仅需pulse一次(如图3所示)；

Step 3：仅以stuck at fault为例。此电路共有8个net，6个port，其中每个net上有2个fault，每个port上也有两个fault，以net N8为例。如图4所示，N8上有SA0和SA1两个fault；

Step 4：本实施例以N8上的SA0为例，如图5所示。需要被测试的是SA0，N8上的1/0代表需要测试到此fault，N8需要一个target的value是1，如果fault存在，它的实际显示的value是0；

Step 5:如图6所示，为了使N8的target value是1，需要将N4和A的值设为1。为了让N8上的1/0被观测到，N1需要设值为0，进而推断出B需要设为1。由于N4的value可以通过连接sdff0 Q pin的N3 shift in value控制，所以SI的值需要设为1。而最终的fault被检测到将体现在N2上。N2的值又可以通过shift out这个动作被输出到SO上被观测到。整个推测过程都是由软件自动设值的，用户只需要定义SE和clock的行为即可。

Step 6:其实真正的电路会有几十到几百个input port和output port，扫描链(Scan Chain)的长度也可以达到百万级。每一个fault仅仅需要0.5％-2％的input port和scan cell设上相应的值，为了减少向量(pattern)的数量，可以将这些pattern合并成一个有效的pattern，也就是原来可能需要10个pattern来测试10个target fault。但是由于这些pattern之间需要用的input port和scan cell是不一样的，这些pattern就可以被合并了，这个过程就是压缩。通常为了满足某一个故障能被观测到以及能被激励出来，仅有0.5％-2％的输入管脚和扫描链单元需要配置上固定的0或者1值，剩下大量的管脚和扫描链单元的值可以是任意值，这给向量的压缩提供了很好的理论条件；例如存在5个向量，彼此之间需要配置的输入管脚和扫描链单元互不相同，它们就可以被合并成一条向量，同时检测多个故障，向量数目的减少，可以使得测试成本降低。

Step 7:上述例子只是选择了N8的SA0作为目标fault，下一次可以选择N8的SA1fault，也可以选择其他net的SA0或SA1 fault。重复step 4-6的这些步骤。

Step 8：如果所有的fault都已经被处理完，即可退出程序。

本发明通过预先在设计中插入的扫描链Scan Chain实现了可以为每一款芯片量身定制特定的测试向量的目的，而且可以快速且全自动地产生测试向量，这样就可以尽可能多地覆盖芯片中的数字逻辑。具体的覆盖率是由芯片自身的结构决定的，理想情况下本发明可以达到98％的覆盖率，从而可以有效保证芯片量产的成品率。

需要说明的是，以上具体实施方式的描述并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。