一种soc芯片系统老化实验方法
阅读说明：本技术 一种soc芯片系统老化实验方法 (SOC chip system aging experiment method ) 是由 马卫东 张鸿 王帅 何建兵 于 2021-07-09 设计创作，主要内容包括：本发明公开了一种SOC芯片系统老化实验方法,通过LDO控制寄存器提高一档位输出和DCDC控制寄存器提高一档位输出的设置,使得本实验方法能够考验电路对此种变化的承受性能,从而避免在实验过程中电路发生故障,需要花费更多的时间,进一步使得本实验方法花费时间短；通过将芯片的倍频时钟频率、GIPO输入输出属性的设置配置到一个最适合芯片系统老化测试进行的状态,能够最大强度的让芯片发生老化,从而使得试验数据更加稳定。(The invention discloses an aging experimental method of an SOC chip system, which can test the bearing performance of a circuit to the change by improving the first-gear output through an LDO control register and improving the setting of the first-gear output through a DCDC control register, thereby avoiding the circuit from breaking down in the experimental process and spending more time, and further ensuring that the experimental method spends short time; the chip can be aged with the maximum intensity by configuring the settings of the frequency multiplication clock frequency and the GIPO input and output attributes of the chip to a state which is most suitable for the aging test of a chip system, so that the test data are more stable.)
技术领域
本发明涉及SOC芯片技术领域，具体为一种SOC芯片系统老化实验方法。
背景技术
SOC芯片是一种集成电路的芯片，可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式，为了使芯片产品在交付用户之前渡过其失效率“浴盆曲线”的早期失效阶段，需要对芯片系统进行老化测试，现有的SOC芯片老化试验方法往往比较简单，将芯片经过回流焊贴焊在PCB电路板上，然后让其运行于正常工作的状态下，运行比较长的时间，可能几天也可能十几天，对于温度和电压的要求不都不一定，这无疑需要花费时间较长，而忽略了其电路的承受性能，还有就是在对芯片进行初始化时，其初始化的频率不够，导致其无法最大程度上让芯片发生老化，从而对芯片的系统老化试验造成影响，所以这里提出一种SOC芯片系统老化实验方法。
发明内容
本发明解决的技术问题在于克服现有技术的试验时间过长和试验不稳定等缺陷，提供一种SOC芯片系统老化实验方法。所述一种SOC芯片系统老化实验方法具有试验时间短和试验稳定特点。
为实现上述目的，本发明提供如下技术方案：一种SOC芯片系统老化实验方法，包括以下步骤：
S1：芯片状态初始化，设定芯片老化测试的基础参数值；
S2：初始化完成后，进入芯片基础参数值工作状态测试，得到芯片是否正常；是，进入S3，否，判定该芯片损坏，更换芯片，返回S1；
S3：对芯片进行变压老化测试，将DCDC档位控制寄存器调至“0”后，通过LDO控制寄存器，使LDO升高一档位输出，完成LDO输出档位提升后，调整DCDC控制寄存器，使DCDC升高一档位输出，完成老化电压调节；
S4：完成老化电压调节后，通过寄存器配置数字通道输出间隔为“0”和“1”；
S5：完成数字通道输出间隔配置后，将芯片老化系统的USB配置为自环回传输状态；
S6：USB进入自环回传输状态后，配置ROM和RAM的BIST初始化和使能，完成测试芯片内建自测试的寄存器配置，得到芯片在不同电压的状态变量；
S7：得到芯片在不同电压的状态变量后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知芯片老化性能，老化测试结束。
作为本发明的进一步方案，S1中的初始状态是将芯片的倍频时钟频率、GPIO输入输出属性的设置配置到一个最适合老化测试进行的状态。
作为本发明的进一步方案，S3中目的是不断的对LDO的输出档位进行变换,其中，LDO的输出档位初始为3.3伏特，程序写入LDO控制寄存器，使档位升高一级，LDO电压随之也升高一级，可以模拟在使用过程中上电之后LDO输出由初始档位变到高一档的过程，测试倚靠LDO输出供电时，芯片此种变化的承受性能。
作为本发明的进一步方案，S3中在完成LDO升高一档位输出后才能进行DCDC升高一档位输出，其中，DCDC档位控制寄存器调至“0”，使得DCDC的输出值在不停跳变，测试更为苛刻。
作为本发明的进一步方案，S4中为了考验与Flash进行数据交换的数字通道的能力，设定数字通道进行间隔为“0”和“1”输出，使芯片每个管脚它最临近的管脚的输出值是完全相反，对芯片管脚间潜在漏电进行检测，其中，本步骤中通过寄存器的值来决定每个管脚的输出值，配置的数字通道进行间隔值通过寄存器写入，使输出值保持到检测之后的状态恢复。
作为本发明的进一步方案，S5中为模拟芯片老化系统为CR2511，且该步骤中是模拟芯片老化系统一直进行数据传输的过程，将USB配置进入自己发送数据，自己传输的状态，该步骤中只打开传输的动作，不对收到的数据是否有错误进行判断，将真正判断的环节放到测试机上进行，本步骤中只让芯片老化系统进行不停的工作。
作为本发明的进一步方案，S6中ROM是通过内建自测试的方法来进行测试，本步骤中，在ROM的接口处增加了自测试电路，自测试电路在芯片正常工作时是处于关闭的状态，不影响芯片对ROM信息的读取；RAM负责直接与微处理器进行数据交互,本步骤中利用芯片自己搭载的测试激励发生器对芯片的ROM进行读取比较，对RAM进行MarchC+算法遍历，既完成了反复的写入也完成了读取比较，通过一段时间延时之后，自测试电路会将测试是否完成、测试是否通过这两个信息存到寄存器中，程序去读取这个数值，进行判断工作，为了实现反复读写存储单元的效果，每次循环开始之初，需要清空上一次的自测试结果，然后重新开启内建自测试的寄存器配置。
作为本发明的进一步方案，S6中的RAM包括用于读写及芯片使能的写驱动器，分别与写驱动器连接的数据寄存器和存储器单元阵列，分别与数据寄存器和存储器单元阵列连接的放大器，以及分别与存储器单元阵列连接的列解码器和行解码器。
作为本发明的进一步方案，S7中在程序中需要设置一个状态变量，这个值会直接赋值给老化系统，控制相连接的指示LED的发光和熄灭，来显示芯片的程序运行标志，在配置结束后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知测试结果。
与现有技术相比，本发明的有益效果是：
1、本发明在使用时，通过LDO控制寄存器提高一档位输出和DCDC控制寄存器提高一档位输出的设置，使得本实验方法能够考验电路对此种变化的承受性能，从而避免在实验过程中电路发生故障，需要花费更多的时间，进一步使得本实验方法花费时间短；
2、本发明在使用时，通过将芯片的倍频时钟频率、GIPO输入输出属性的设置配置到一个最适合芯片系统老化测试进行的状态，能够最大强度的让芯片发生老化，从而使得试验数据更加稳定。
附图说明
图1为本发明流程图；
图2为本发明RAM结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，本发明提供一种技术方案：一种SOC芯片系统老化实验方法，包括以下步骤：
S1：芯片状态初始化，设定芯片老化测试的基础参数值。具体的，该步骤中的初始状态是将芯片的倍频时钟频率、GPIO输入输出属性的设置配置到一个最适合老化测试进行的状态，从而能够最大强度的让芯片发生老化。
S2：初始化完成后，进入芯片基础参数值工作状态测试，得到芯片是否正常；是，进入S3，否，判定该芯片损坏，更换芯片，返回S1。具体的，该步骤是用于对芯片在老化测试前的好坏进行判定，即确保所老化的芯片为工作正常的芯片，以确保测试的有效性。
S3：对芯片进行变压老化测试，将DCDC档位控制寄存器调至“0”后，通过LDO控制寄存器，使LDO升高一档位输出，完成LDO输出档位提升后，调整DCDC控制寄存器，使DCDC升高一档位输出，完成老化电压调节。具体的，该步骤S3中目的是不断的对LDO的输出档位进行变换,其中，LDO的输出档位初始为3.3伏特，程序写入LDO控制寄存器，使档位升高一级，LDO电压随之也升高一级，可以模拟在使用过程中上电之后LDO输出由初始档位变到高一档的过程，测试倚靠LDO输出供电时，芯片此种变化的承受性能。该步骤中在完成LDO升高一档位输出后才能进行DCDC升高一档位输出，因为DCDC的供电是LDO的输出，实际应用中也是先对LDO进行操作，然后改变DCDC的档位，遵循这个循序更能模拟实际情况，DCDC档位控制寄存器在写入之后会一直保持，如果想要它恢复默认状态，需要通过程序控制方能实现，因此在每个循环开始前DCDC档位控制寄存器调至“0”，使得DCDC的输出值在不停跳变，测试更为苛刻。
S4：完成老化电压调节后，通过寄存器配置数字通道输出间隔为“0”和“1”。该步骤中为了考验与Flash进行数据交换的数字通道的能力，设定数字通道进行间隔为“0”和“1”输出，使芯片每个管脚它最临近的管脚的输出值是完全相反，对芯片管脚间潜在漏电进行检测，其中，本步骤中通过寄存器的值来决定每个管脚的输出值，配置的数字通道进行间隔值通过寄存器写入，使输出值保持到检测之后的状态恢复。
S5：完成数字通道输出间隔配置后，将芯片老化系统的USB配置为自环回传输状态。该步骤中为模拟芯片老化系统为CR2511，且该步骤中是模拟芯片老化系统一直进行数据传输的过程，将USB配置进入自己发送数据，自己传输的状态，该步骤中只打开传输的动作，不对收到的数据是否有错误进行判断，将真正判断的环节放到测试机上进行，本步骤中只让芯片老化系统进行不停的工作。
S6：USB进入自环回传输状态后，配置ROM和RAM的BIST初始化和使能，完成测试芯片内建自测试的寄存器配置，得到芯片在不同电压的状态变量。该步骤中ROM是通过内建自测试的方法来进行测试，本步骤中，在ROM的接口处增加了自测试电路，自测试电路在芯片正常工作时是处于关闭的状态，不影响芯片对ROM信息的读取；RAM负责直接与微处理器进行数据交互,本步骤中利用芯片自己搭载的测试激励发生器对芯片的ROM进行读取比较，对RAM进行MarchC+算法遍历，既完成了反复的写入也完成了读取比较，通过一段时间延时之后，自测试电路会将测试是否完成、测试是否通过这两个信息存到寄存器中，程序去读取这个数值，进行判断工作，为了实现反复读写存储单元的效果，每次循环开始之初，需要清空上一次的自测试结果，然后重新开启内建自测试的寄存器配置。
其中，S6中的RAM包括用于读写及芯片使能的写驱动器，分别与写驱动器连接的数据寄存器和存储器单元阵列，分别与数据寄存器和存储器单元阵列连接的放大器，以及分别与存储器单元阵列连接的列解码器和行解码器。
S7：得到芯片在不同电压的状态变量后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知芯片老化性能，老化测试结束。该步骤中在程序中需要设置一个状态变量，这个值会直接赋值给老化系统，控制相连接的指示LED的发光和熄灭，来显示芯片的程序运行标志，在配置结束后，进行500毫秒的延时等待，然后通过观察LED灯的发光与熄灭便可得知测试结果。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。