具体实施方式

下面结合附图和实施例，对本发明进行详细描述。

相关技术中提出的一种磁芯结构，它集成了用于多相转换器的四个耦合电感器。如图1所示，它展示出了具有负耦合电感器的四相降压转换器。其由四个并联的降压转换器组成，同时它们的电感器彼此耦合。现有的耦合电感器一般具有不平衡的耦合问题或耦合系数不能有效调节的问题。不平衡的耦合系数会造成不平衡的四相耦合电感器的电流，四相电流纹波之间存在很大差异，导致输出电容器中的输出纹波电流更大，电压纹波和效率降低。虽然耦合系数不能有效调节的问题可以通过添加额外的磁性元件来调整耦合系数，但这样会影响整个系统的功率密度。

如图2所示，图中为现有的一种集成四个负耦合电感器的磁芯结构。磁芯100有四个腿，每个腿对应有数字标号，每个腿上都缠绕着绕组200。但是，它具有不平衡耦合问题。例如，第一个腿的支路和第二个腿的支路之间的磁通路径明显短于第一个腿的支路和第三个腿的支路之间的磁通路径，因此，前者的耦合系数为比后者大。这种不平衡的耦合会引起高电流和电压纹波，降低了系统效率并增加了滤波电容器的尺寸。此外，由一个绕组200产生的磁通被其余绕组200完全抵消，耦合系数不能有效地调整，需要额外的磁性元件来参与调整，图中结构使用这种方法也牺牲了系统的功率密度。类似的问题也适用于图3中公开的另一组磁芯100。它由两个EI型磁芯100组成，每个中心脚对应有数字标号，每个中心脚上有绕组200。一个电感器的磁通被其余的电感器抵消。因此，这种磁芯100也需要额外的磁性元件添加到每个相中以调整耦合系数。

图4中示出了一种集成了所有磁性部件的磁芯结构。这种磁芯100由四个侧脚和一个中脚组成，每个侧脚对应有数字标号，侧脚上绕接有绕组200。中心脚为磁通量提供了返回路径，从而为每个相产生了有效的自感，也可以调整耦合系数。但是，它具有耦合系数不平衡的问题。磁通量在两个对角线腿之间传播的距离明显长于两个相邻腿之间的距离。因此，各绕组200的电压和电流纹波之间会产生很大的差异，这会增加系统功耗和滤波电容器的尺寸。

因此需要一种实现了相等耦合的耦合电感器，无需额外的磁性组件来调整耦合系数，能够在多相耦合转换器中实现高效率和高功率密度。

本申请中提出不同的耦合电感器，与相关技术相比，具有耦合系数平衡度高的特点，可实现更高的效率和更高的功率密度。

实施例一：

一种集成多相耦合电感的耦合电感器，如图5与图6所示，包括磁芯100以及绕组200，磁芯100包括均为板状的基座110和平板120，基座110上至少一个端部设有朝向平板120延伸的侧柱111，侧柱111呈矩形体。平板120上一组相对的端部与侧柱111对应，平板120盖合在基座110上，平板120的端部与侧柱111抵接，形成耦合电感器的轮廓。

基座110朝向平板120的一面设有多个中柱112，中柱112可采用圆柱或者棱柱等其它形状的柱体。多个中柱112呈规则形状阵列分布在基座110上，且均朝向平板120延伸。规则形状阵列可为直线、三角形、平行四边形或矩阵等形状的阵列，也可为其它规则形状的阵列。平板120覆盖中柱112，平板120与中柱112抵接，中柱112的中心在两个侧柱111围成的区域内。

中柱112上均绕制有绕组200，各中柱112上绕组200的绕制方向相同，绕制方向为顺时针或逆时针。各绕组200通电后，其电流流向相同。多个绕组200的绕制轴向相互平行且均朝向平板120。如图6与图7所示，侧柱111与距其最近的中柱112上绕组200形成磁通回路300，处于磁通回路300上的绕组200形成自感。若以平板120在基座110的上方确定位置关系，距离最近的两绕组200之间，在绕制轴向的方向上，一绕组200的绕匝210在另一绕组200的绕匝210上方，且一绕组200的绕匝210与相邻另一绕组200的绕匝210进行局部重叠设置，从而形成抵消绕组200上磁通的重叠区域220。

在本实施例中，可采用两个中柱112，侧柱111与中柱112呈直线排列，每个中柱112上绕制有绕组200，绕组200具有两匝绕匝210，一中柱112的绕匝210位于另一中柱112绕匝210的上方。相邻绕组200的绕匝210可交错层叠设置，在其它的一些实施方式中也可不层叠设置，其中，相邻绕组200的绕匝210交错层叠设置的效果优于不层叠设置的效果。绕组200最边缘的绕匝210接触于相邻的中柱112，此设置利于使重叠区域220的面积变得更大，降低耦合电感器上绕组200的总厚度，利于缩小耦合电感器的体积。

绕组200缠绕在中柱112上，磁芯100的两个侧柱111提供磁通路径以产生自感。本实施例中，如图7所示，侧柱111与中柱112一一对应后形成磁通回路300，或者，在另一情况下，如图8和图9所示，每个侧柱111对应于两个或多个中柱112后形成两个或多个磁通回路300。一绕组200与相邻的另一绕组200有一个重叠的区域，以及一个不重叠的区域。不重叠的区域的绕匝210会产生穿过侧柱111和绕组200所在中柱112的磁通量，该磁通量不与其他绕组200产生的其他磁通耦合，因此可以让对应绕组200产生自感。绕组200在中柱112之间形成重叠区域220，在重叠的区域中，绕组200会发生磁通抵消，得益于此配置，涡流效应得以减小，使得交流电阻和绕组200损耗最小化，利于得到更高的效率，具有耦合系数平衡度高的特点。

实施例二：

一种集成多相耦合电感的耦合电感器，如图10所示，与实施例一的区别在于：采用三个呈三角形或等边三角形分布的中柱112，一中柱112的绕匝210位于另外两个中柱112绕匝210的上方，或，一中柱112的绕匝210位于另外两个中柱112绕匝210的下方。

绕组200缠绕在中柱112上，磁芯100的两个侧柱111提供磁通路径以产生自感，一绕组200与另外两个绕组200有两个重叠的区域，以及一个不重叠的区域。不重叠的区域的绕匝210会产生穿过侧柱111和绕组200所在中柱112的磁通量，该磁通量不与其他绕组200产生的其他磁通耦合，因此可以使对应中柱112上的绕组200产生自感。绕组200在中柱112之间形成重叠区域220，在重叠的绕组200区域会发生磁通抵消，得益于此配置，涡流效应得以减小，使得交流电阻和绕组200损耗最小化，利于得到更高的效率。

实施例三：

一种集成多相耦合电感的耦合电感器，如图11所示，与实施例一的区别在于：采用四个呈矩阵分布的中柱112，如图12与图13所示，相邻绕组200的绕匝210交错层叠设置。每个绕组200至少与另两个绕组200重叠，形成至少两个的重叠区域220，最小单元的规则形状阵列内形成至少四个的重叠区域220。在基座110上，重叠区域220的投影面积大于绕组200投影面积的40%，接近于50%，重叠区域220的面积越大，绕组200的涡流效越小，交流电阻和绕组200损耗的最小化效果越优，利于得到更高的效率。

其中，多个中柱112包括：呈矩阵排列的第一中柱112a、第二中柱112b、第三中柱112c以及第四中柱112d，第一中柱112a与第二中柱112b以及第三中柱112c相邻，与第四中柱112d呈对角线设置。

第一中柱112a上绕制有第一绕组200a，第二中柱112b上绕制有第二绕组200b，第三中柱112c上绕制有第三绕组200c，第四中柱112d上绕制有第四绕组200d，第一绕组200a、第二绕组200b、第三绕组200c以及第四绕组200d在基座110上呈顺时针或逆时针绕制，通电后，电流的流向为顺时针或逆时针。

如图12所示，重叠区域220包括：第一绕组200a重叠于第二绕组200b靠近平板120的一侧，形成第一耦合区；第一绕组200a重叠于第三绕组200c靠近平板120的一侧，形成第二耦合区；第四绕组200d重叠于第二绕组200b靠近平板120的一侧，形成第三耦合区；第四绕组200d重叠于第三绕组200c靠近平板120的一侧，形成第四耦合区。

绕组200在中柱112之间形成四个重叠的区域，对于每个绕组200，都有两个重叠的区域，利于交流电阻和绕组200损耗最小化，利于得到更高的效率。矩阵分布能够实现最大化利用安装空间，利于使重叠区域220的面积大小达到最优。

实施例四：

一种集成多相耦合电感的耦合电感器，如图14所示，与实施例一的区别在于：平板120的端部与侧柱111之间设有气隙130，和/或，平板120的中间部位与中柱112之间设有气隙130。利于优化磁通路，也利于优化导磁效果。

实施例五：

一种集成多相耦合电感的耦合电感器，如图15所示，与实施例一的区别在于：平板120的端部与侧柱111之间压接有第一导磁件140，和/或，平板120的中间部位与中柱112之间压接有第二导磁件150。第一导磁件140与第二导磁件150均可采用硅钢片。利于优化磁通路，也利于优化导磁效果。

实施例六：

一种电压转换电路，电路中含有上述实施例中的任意一种集成多相耦合电感的耦合电感器。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。