具体实施方式

为了实现提及主题的不同特征，以下公开内容提供了许多不同的实施例或示例。以下描述组件、配置等的具体示例以简化本公开。当然，这些仅仅是示例，而不是限制性的。例如，在以下的描述中，在第二特征之上或上方形成第一特征可以包括第一特征和第二特征以直接接触形成的实施例，并且还可以包括在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种示例中重复参考数字和/或字母。此重复是为了简单和清楚的目的，并且本身并不表示所讨论的各种实施例和/或配置之间的关系。

此外，本文可以使用空间相对术语，诸如“在…下面”、“在…下方”、“下部”、“在…上面”、“上部”等，以便于描述一个元件或特征与如图所示的另一个元件或特征的关系。除了图中所示的取向之外，空间相对术语旨在包括使用或操作中的装置的不同取向。装置可以以其他方式定向(旋转90度或在其他方向上)，并且同样可以相应地解释在此使用的空间相对描述符号。

光学串扰(optical crosstalk)可能发生在像素阵列(例如，背侧照明(back sideillumination，BSI)互补金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)影像感测器及/或另一类型的CMOS影像感测器)中的相邻像素区域之间。光学串扰为一种现象，在此现象中，入射光以非正交的角度经过像素区域，并且至少部分的入射光由相邻的像素区域的光电二极管所吸收。CMOS影像感测器的像素阵列中的光学串扰可降低CMOS影像感测器的空间解析度、可降低CMOS影像感测器的总灵敏度、可导致CMOS影像感测器的像素区域之间的色彩混合(color mixing)，及/或可导致色彩校正之后的影像杂讯。

本文所述的一些实施提供一种隔离结构，其可形成在影像感测器的相邻及/或非相邻像素区域之间(例如，在对角线或交叉点像素区域之间)，以减少及/或防止光学串扰。此隔离结构可包括深沟槽隔离(deep trench isolation，DTI)结构，或另一类型具有部分填充材料以使得气隙形成于其中的沟槽。空气具有所有材料当中最低的折射率，且最接近于真空的折射率。相对于深沟槽隔离结构(可能包括氧化物或另一类型的材料)中材料的折射率而言，空气具有的低折射率会降低材料与深沟槽隔离结构中的气隙之间的边界处的全内反射的临界角(critical angle)。以等于或大于临界角的角度朝向材料与气隙之间的边界行进的入射光将很可能自材料与气隙的边界处全部反射。因此，较低临界角会增加入射光将在深沟槽隔离结构中发生全内反射的可能性，此将导致入射光自材料与气隙的边界反射并由关联像素区域吸收，而不是(或额外)让入射光穿过深沟槽隔离结构并由相邻(或非相邻)像素区域吸收。因此，形成有气隙的深沟槽隔离结构可减少像素区域之间的光学串扰。减少光学串扰可增加影像感测器的空间解析度、可增加影像感测器的总灵敏度、可减少影像感测器的像素区域之间的色彩混合，及/或可减少在使用影像感测器撷取的影像的色彩校正之后的影像杂讯。

图1为可实施本文所述的系统及/或方法的示例环境100的示意图。如图1中所示，环境100可包括多个半导体制程工具(沉积工具102至布植工具112)及晶圆/晶粒输送工具114。多个半导体制程工具(沉积工具102至布植工具112)可包括沉积工具102、曝光工具104、显影工具106、蚀刻工具108、平坦化工具110、布植工具112及/或另一类型的半导体制程工具。示例环境100中所包括的此些工具可包括在半导体清洁室、半导体代工厂、半导体处理及/或制造设施及/或其类似者中。

沉积工具102为半导体制程工具，其包括半导体制程腔室及能够将各种类型的材料沉积至基板上的一或多个装置。在一些实施方式中，沉积工具102包括旋涂工具，其能够在基板(诸如，晶圆)上沉积光阻层。在一些实施方式中，沉积工具102包括化学气相沉积(chemical vapor deposition，CVD)工具，诸如电浆增强CVD(plasma-enhanced CVD，PECVD)工具、高密度电浆CVD(high-density plasma CVD，HDP-CVD)工具、次大气压CVD(sub-atmospheric CVD，SACVD)工具、电浆增强原子层沉积(plasma-enhanced atomiclayer deposition，PEALD)工具，或另一类型的CVD工具。在一些实施方式中，沉积工具102包括物理气相沉积(physical vapor deposition，PVD)工具，诸如溅射工具或另一类型的PVD工具。在一些实施方式中，示例环境100包括多种类型的沉积工具102。

曝光工具104为能够将光阻层曝光于辐射源的半导体制程工具，诸如紫外线(ultraviolet，UV)光源(例如深UV光源、极UV光源及/或其类似者)、x射线光源及/或其类似者)。曝光工具104可将光阻层曝光于辐射源，以将图案自光罩转印至光阻层。此图案可包括用于形成一或多个半导体装置的一或多个半导体装置层图案、可包括用于形成半导体装置的一或多个结构的图案、可包括用于蚀刻半导体装置的各种部分的图案及/或其类似者。在一些实施方式中，曝光工具104包括扫描器、步进器(stepper)或类似类型的曝光工具。

蚀刻工具108为半导体制程工具，其能够蚀刻基板、晶圆或半导体装置的各种类型的材料。举例而言，蚀刻工具108可包括湿式蚀刻工具、干式蚀刻工具及/或其类似者。在一些实施方式中，蚀刻工具108包括填充有蚀刻剂的腔室，且放置基板在腔室中历时特定时间周期以移除基板的一或多个部分的特定量。在一些实施方式中，蚀刻工具108可使用电浆蚀刻或电浆辅助蚀刻来蚀刻基板的一或多个部分，此电浆蚀刻或电浆辅助蚀刻可涉及使用游离气体等向性或定向蚀刻此一或多个部分的基板。

显影工具106为半导体制程工具，其能够使已曝光于辐射源的光阻层显影，使自曝光工具104转印至光阻层的图案显影。在一些实施方式中，显影工具106通过移除光阻层的未曝光部分而使图案显影。在一些实施方式中，显影工具106通过移除光阻层的已曝光部分而使图案显影。在一些实施方式中，显影工具106通过使用化学显影剂使光阻层的已曝光或未曝光部分溶解而使图案显影。

平坦化工具110为半导体制程工具，其能够研磨或平坦化晶圆或半导体装置的各种层。举例而言，研磨装置可包括化学机械研磨(chemical mechanical polishing，CMP)装置及/或另一类型的研磨装置。在一些实施方式中，研磨装置可研磨或平坦化已沉积或已电镀的材料层。

晶圆/晶粒输送工具114包括移动机器人、机械臂、电车或轨道车及/或另一类型的装置，用以在半导体制程工具(沉积工具102至布植工具112)之间输送晶圆及/或晶粒，以及/或是输送至其他位置(诸如，晶圆架、储存室及/或其类似者)和从其他位置输送至半导体制程工具。在一些实施方式中，晶圆/晶粒输送工具114可为在特定路径上行进及/或可半自主地或自主地操作的程序化装置。

提供图1中所示的装置的数目及布置做为一或多个示例。实务上，可能存在额外装置、更少装置、不同装置或与图1中所示不同的配置的装置。另外，可将图1中所示的两个或多个装置实施在单个装置内，或可将图1中所示的单个装置实施为多个分散式的装置。额外地或是替代地，环境100的一组装置(例如，一或多个装置)可执行上述由环境100的另一组装置执行的一或多个功能。

图2A至图2D为本文所述的示例像素阵列200(或其一部分)的示意图。像素阵列200可包括在影像感测器中，诸如CMOS影像感测器或另一类型的影像感测器。图2A示出像素阵列200的俯视图。如图2A中所示，像素阵列200可包括多个像素区域202。如图2A中进一步示出，像素区域202可为正方形或矩形，且可布置成网格。在一些实施方式中，像素区域202可包括其他形状，诸如圆形、八边形、菱形及/或其他形状。

像素阵列200可电性连接至影像感测器的后段制程(back-end-of-line，BEOL)金属化堆叠(未示出)。BEOL金属化堆叠可将像素阵列200电性连接至控制电路系统，此控制电路系统可用以量测在像素区域202中累积的入射光并将量测值转换成电子信号。

图2B示出像素阵列200的一部分沿图2A中的线A-A的横截面图。图2B中所绘示的像素阵列200的部分可包括多个相邻像素区域202，诸如像素区域202a、像素区域202b及像素区域202c。如图2B中所示，像素区域202中的每一者可形成在基板204中，此基板204可包括半导体晶粒基板、半导体晶圆或其中可形成半导体像素的另一类型的基板。在一些实施方式中，基板204由硅、包括硅的材料、III-V族化合物半导体材料(诸如镓砷(GaAs))、绝缘层上硅晶(silicon on insulator，SOI)或能够由入射光的光子产生电荷的另一类型的半导体材料形成。

每一像素区域202可包括光电二极管206。光电二极管206可包括基板204的区域，此区域掺杂有多种类型的离子以形成p-n接面或PIN接面(例如，p型部分、本征(intrinsic)或未掺杂类型部分及n型部分之间的接面)。举例而言，基板204可掺杂用以形成光电二极管206的第一部分(例如n型部分)的n型掺杂剂及用以形成光电二极管206的第二部分(例如p型部分)的p型掺杂剂。光电二极管206可用以吸收入射光的光子。光子的吸收导致光电二极管206由于光电效应而累积电荷(称作光电流)。光子轰击光电二极管206，导致光电二极管206的电子发射。电子的发射导致形成电子-空穴对，其中电子朝向光电二极管206的阴极迁移且空穴朝向阳极迁移，此情形产生光电流。

像素阵列200可包括在基板204及光电二极管206上方及/或在其上的氧化物层208。氧化物层208可用作光电二极管206与像素阵列200的上部层之间的钝化层。在一些实施方式中，氧化物层208包括氧化物材料，诸如氧化硅(SiOx)。在一些实施方式中，使用氮化硅(SiNx)、碳化硅(SiCx)或其混合物(诸如，碳氮化硅(SiCN)、氧氮化硅(SiON)或另一介电材料)做为钝化层以代替氧化物层208。

像素阵列200可包括在氧化物层208上方及/或在其上的抗反射涂层210。抗反射涂层210可包括适当材料用于减少朝向光电二极管206投射的入射光的反射。举例而言，抗反射涂层210可包括含氮材料。在一些实施方式中，半导体制程工具(例如沉积工具102)可将抗反射涂层210形成为约200埃至约1000埃的范围中的厚度。

像素阵列200可包括在抗反射涂层210上方及/或在其上的色彩滤光片层212。色彩滤光片层212可包括色彩滤光片区域的阵列，其中每一色彩滤光片区域过滤入射光以允许特定波长的入射光通过相关联像素区域202的光电二极管206。举例而言，色彩滤光片区域212a可过滤像素区域202a的入射光，色彩滤光片区域212b可过滤像素区域202b的入射光，色彩滤光片区域212b可过滤像素区域202c的入射光等以此类推。例如，色彩滤光片区域可为蓝色滤光片区域，其准许入射光的接近450纳米波长的部分通过色彩滤光片层212并阻挡其他波长通过。另一色彩滤光片区域可为绿色滤光片区域，其准许入射光的接近550纳米波长的部分通过色彩滤光片层212并阻挡其他波长通过。另一色彩滤光片区域可为红色滤光片区域，其准许入射光的接近650纳米波长的部分通过色彩滤光片层212并阻挡其他波长通过。

在一些实施方式中，省去像素阵列200中的一或多个像素区域202的色彩滤光片层212。举例而言，可自白色像素区域202省去色彩滤光片层212，以准许所有波长的光进入相关联光电二极管206中(例如，为了确定总亮度以增加影像感测器的光敏度)。做为另一示例，可自近红外线(near infrared，NIR)像素区域202省去色彩滤光片层212，以准许近红外线的光进入相关联光电二极管206中。

像素阵列200可包括在色彩滤光片层212上方及/或在其上的微透镜层214。微透镜层214可包括针对像素区域202中的每一者的微透镜。举例而言，可形成微透镜214a以聚焦朝向像素区域202a的光电二极管206的入射光，可形成微透镜214b以聚焦朝向像素区域202b的光电二极管206的入射光，可形成微透镜214c以聚焦朝向像素区域202c的光电二极管206的入射光等以此类推。

在一些实施方式中，影像感测器为BSI CMOS影像感测器。在此些示例中，氧化物层208、抗反射涂层210、色彩滤光片层212及微透镜层214可形成在基板204的背侧上。此外，可在基板204的背侧中形成一或多个深沟槽隔离结构216，以提供像素区域202之间的光学隔离，且因此可称作背侧深沟槽隔离(backside deep trench isolation，BDTI)。深沟槽隔离结构216可为沟槽(例如深沟槽)，其部分地以材料(例如氧化硅(SiOx)的氧化物材料或另一介电材料)填充并提供像素区域202之间的光学隔离。深沟槽隔离结构216可以网格布局形成，其中深沟槽隔离结构216在整个影像感测器上横向地延伸且在影像感测器的各个位置处交叉。

可在光电二极管206中的每一者中形成一或多个高吸收区域218，以增加光电二极管206对入射光的吸收。高吸收区域218可包括形成在相关联光电二极管206中的浅v形(或另一横截面形状)沟槽。在一些实施方式中，可在光电二极管206中形成多个高吸收区域218。在此些示例中，多个高吸收区域218可布置成周期性、之字形或锯齿形结构。在一些实施方式中，高吸收区域218具有在约0.01微米至约8微米的范围中的间距或宽度。在一些实施方式中，高吸收区域218具有在约2微米至约20微米的范围中的高度。在一些实施方式中，高吸收区域218可为锥形、金字塔形或另一三维形状。

在一些实施方式中，可在深沟槽隔离结构216中及高吸收区域218中形成高吸收层，以增加对入射光的吸收。高吸收层可由具有低能带隙的半导体材料形成。例如，低能带隙可为小于约1电子伏特(eV)的能带隙。另外，低能带隙可为小于基板204的能带隙的能带隙。举例而言，高吸收层可包括硅锗或掺杂有硫属元素(例如硫、硒或碲)的单晶硅。

一或多个深沟槽隔离结构216可各自包括气隙220，以增加光电二极管206之间的光学隔离并减少光电二极管206之间的光学串扰。类似地，一或多个高吸收区域218中的每一者可包括气隙222，以增加光电二极管206之间的光学隔离并减少光电二极管206之间的光学串扰。空气具有所有材料当中最低的折射率，且最接近于真空的折射率。相对于深沟槽隔离结构216(其可能包括氧化物或另一类型的材料)中材料的折射率而言，空气具有的低折射率会降低深沟槽隔离结构216中的材料与气隙220之间边界处的全内反射的临界角。因此，如图2B中所示，以等于或大于临界角的角度朝向材料与气隙220之间的边界行进的入射光将很可能自材料-气隙边界处全反射。因此，较低临界角会增加入射光在深沟槽隔离结构216中发生全内反射的可能性，此将导致入射光自材料-气隙边界反射并由相关联像素区域202(例如，像素区域202b)吸收，而不是(或额外地)让入射光行进穿过深沟槽隔离结构216并由相邻(或非相邻)像素区域202(例如，像素区域202a)吸收。

类似地，相对于高吸收区域218(其可能包括氧化物或另一类型的材料)中材料的折射率而言，空气的低折射率会降低高吸收区域218中的材料与气隙222之间边界处的全内反射的临界角。因此，如图2B中所示，以等于或大于临界角的角度朝向材料与气隙222之间的边界行进的入射光将很可能自材料-气隙边界处全反射。因此，较低临界角会增加入射光在高吸收区域218中发生全内反射的可能性，此将导致入射光自材料-气隙边界反射并由相关联像素区域202(例如，像素区域202b)吸收，而不是(或额外地)让入射光行进穿过高吸收区域218并由相邻(或非相邻)像素区域202(例如，像素区域202c)吸收。

此外，随着影像感测器的实体大小持续缩减，包括在其中的深沟槽隔离结构216的尺寸亦继续减小。若深沟槽隔离结构216完全以氧化物材料填充(例如，填充至深沟槽隔离结构216中面积的至少95％)，则深沟槽隔离结构216的尺寸的减小可导致深沟槽隔离结构216的破裂及/或损坏。将气隙220并入深沟槽隔离结构216中可减小深沟槽隔离结构216上的应力，此减小深沟槽隔离结构216的尺寸继续缩减所引起破裂及/或损坏的可能性。

图2C示出像素阵列200的一部分沿图2A中的线B-B的横截面图。图2C中所绘示的像素阵列200的部分可包括多个非相邻像素区域202，诸如像素区域202d、像素区域202b及像素区域202e。如图2C中所示，像素区域202d、像素区域202b及像素区域202e可包括与图2B中所示类似配置的结构。然而，像素区域202d、像素区域202b及像素区域202e可对角线配置，在此情形下，与像素区域202a、像素区域202b及像素区域202c之间的深沟槽隔离结构216(及形成于其中的气隙220)相比较而言，像素区域202d、像素区域202b及像素区域202e之间的深沟槽隔离结构216(及形成于其中的气隙220)的大小可略大。

图2D示出来自于图2B的示例深沟槽隔离结构216的特写视图224及示例高吸收区域218的特写视图226。如示例深沟槽隔离结构216的特写视图224中所示，可形成在深沟槽隔离结构216中的气隙220，使得气隙220的宽度x在大致0.7微米至大致1.3微米的范围中。此外，可形成气隙220在深沟槽隔离结构216中，使得气隙220的高度y在大致1.5微米至大致10微米的范围中。在一些实施例中，形成的气隙220占据深沟槽隔离结构216中至少75％的面积，使得深沟槽隔离结构216中的材料(例如氧化物材料)占据深沟槽隔离结构216中面积的25％或更少。将气隙220形成为占据深沟槽隔离结构216中至少75％的面积会减少及/或最小化相邻(或非相邻)像素区域之间的串扰(包括光学串扰及电学串扰)。举例而言，将气隙220形成为占据像素区域202a与像素区域202b之间的深沟槽隔离结构216中至少75％的面积会减少及/或最小化像素区域202a与像素区域202b之间的串扰(包括光学串扰及电学串扰)。

如示例高吸收区域218的特写视图226中所示，可形成在高吸收区域218中的气隙222，使得气隙222的宽度m在约1500埃至约4000埃的范围中。此外，可形成在高吸收区域218中的气隙222，使得气隙222的高度n在约2000埃至约4000埃的范围中。在一些实施例中，气隙222形成为占据高吸收区域218中至少75％的面积，使得高吸收区域218中的材料(例如氧化物材料)占据高吸收区域218中面积的25％或更少。

提供图2A至图2D中所示的部件、结构及/或层的数目及配置做为一或多个示例。实务上，相比于图2A至图2D中所示，可能存在额外的部件、结构及/或层，更少的部件、结构及/或层，不同的部件、结构及/或层，及/或部件、结构及/或层的不同布置。

图3A至图3J为形成本文所述图2A至图2D的像素阵列200的示例300的示意图。具体而言，图3A至图3J绘示形成像素阵列200的示例300的横截面图。像素阵列200可形成为影像感测器(例如CMOS影像感测器)制造制程的一部分。如图3A中所示，像素阵列200可形成在基板204中。如上所述，基板204可为半导体晶粒(或其部分)、半导体晶圆(或其部分)，或可在其中形成像素阵列的另一类型的基板。

如图3B中所示，像素阵列200的多个像素区域202可形成在基板204中。举例而言，可通过掺杂基板204的一部分而形成像素区域202a、可通过掺杂基板204的另一部分而形成像素区域202b、可通过掺杂基板204的另一部分而形成像素区域202c等以此类推。一些像素区域202可为相邻像素区域(例如彼此相邻及/或共用一侧的像素区域)，且一些像素区域202可为非相邻像素区域(例如彼此对角地交叉的像素区域)。

在一些实施方式中，使用离子布植技术以诸如布植工具112的半导体制程工具掺杂部分的基板204，以在像素区域202中的每一者形成光电二极管206。在此些示例中，半导体制程工具可在电弧腔室中自诸如气体或固体的源材料产生离子。可将源材料置于电弧腔室中，且在阴极与电极之间释放电弧电压以产生含有源材料的离子的电浆。可使用一或多个萃引电极(extraction electrode)以自电弧腔室中的电浆提取离子并使离子加速以形成离子束。在一些实施方式中，使用其他技术及/或类型的离子布植工具来形成离子束。可在像素区域202处引导离子束以将离子布植在基板204中，借此掺杂基板204以在像素区域202中的每一者形成光电二极管206。

可在基板204掺杂多种类型的离子以形成各个光电二极管206的p-n接面。举例而言，基板204可掺杂用以形成光电二极管206的第一部分(例如n型部分)的n型掺杂剂及用以形成光电二极管206的第二部分(例如p型部分)的p型掺杂剂。

如图3C中所示，一或多个深沟槽隔离结构216可形成在基板204中。具体而言，深沟槽隔离结构216可形成在像素区域202的各个光电二极管206之间。做为示例，深沟槽隔离结构216可形成在像素区域202a及像素区域202b的光电二极管206之间、深沟槽隔离结构216可形成在像素区域202b及像素区域202b的光电二极管206之间等以此类推。在一些实施方式中，若像素阵列200为BSI像素阵列，则深沟槽隔离结构216可为形成在基板204的背侧中的背侧深沟槽隔离结构。

在一些实施方式中，可使用一或多个半导体制程工具在基板204中形成一或多个深沟槽隔离结构216。举例而言，沉积工具102可在基板204上形成光阻层，曝光工具104可将光阻层曝光于辐射源以图案化光阻层，显影工具106可显影并移除光阻层的多个部分以曝光图案，且蚀刻工具108可蚀刻基板204的一或多个部分以在基板204中形成一或多个深沟槽隔离结构216。在一些实施方式中，在蚀刻工具108蚀刻基板204之后，光阻剂移除工具移除光阻层的剩余部分(例如，使用化学剥离及/或另一技术)。

如图3C中进一步所示，一或多个高吸收区域218可形成在基板204及/或各个光电二极管206中。各个高吸收区域218可由浅沟槽定义。多个相邻的高吸收区域218可形成周期性或之字形结构，其经蚀刻或其他方式形成在基板204及/或光电二极管206中。一或多个高吸收区域218可形成在与一或多个深沟槽隔离结构216相同的基板204的一侧，且可使用与上述形成一或多个深沟槽隔离结构216类似的相关技术及/或半导体制程形成。

如图3D至图3E中所示，一或多个深沟槽隔离结构216及一或多个高吸收区域218可各自部分地以材料填充，使得气隙220形成在一或多个深沟槽隔离结构216的每一者中，且气隙222形成在一或多个高吸收区域218的每一者中。具体而言，半导体制程工具(例如沉积工具102)可以一沉积速率将氧化物材料(例如氧化硅(SiOx)或另一类型的氧化物)沉积在一或多个深沟槽隔离结构216的每一者中，此沉积速率使得在氧化物材料可以填充一或多个深沟槽隔离结构216的中心部分304之前，氧化物材料填充一或多个深沟槽隔离结构216的顶部部分302。此情形导致未填充的孔隙形成在一或多个深沟槽隔离结构216的每一者中，从而形成气隙220。以类似方式，半导体制程工具可以一沉积速率将氧化物材料沉积在一或多个高吸收区域218的每一者中，此沉积速率使得在氧化物材料可以填充一或多个高吸收区域218的中心部分308之前，氧化物材料填充一或多个高吸收区域218的顶部部分306。在一些实施方式中，可选择沉积速率以使得气隙220占据深沟槽隔离结构216中至少75％的面积(在此情形下，氧化物材料占据深沟槽隔离结构216中的面积为25％或更小)，及/或使得气隙222占据高吸收区域218中至少75％的面积(在此情形下，氧化物材料占据高吸收区域218中的面积为25％或更小)。在一些实施方式中，可使用自大致2埃每秒(A/S)至大致300A/S的范围中的沉积速率。此外，可使用各种CVD技术及/或原子层沉积(atomiclayer deposition，ALD)技术(诸如PECVD、HDP-CVD、SACVD或PEALD)来沉积氧化物材料。

如图3F中所示，半导体制程工具(例如沉积工具102)可进一步在基板204及一或多个光电二极管206上沉积氧化物材料，以形成氧化物层208。如上所述，氧化物层208可用作钝化层。在一些实施方式中，可使用氮化硅(SiNx)、碳化硅(SiCx)或其混合物(诸如碳氮化硅(SiCN)、氧氮化硅(SiON)或另一介电材料)做为钝化层以代替氧化物层208。

如图3G中所示，半导体制程工具(例如，平坦化工具110)可研磨或平坦化氧化物层208以使氧化物层208变平，用于准备在氧化物层208上沉积额外的层及/或结构。可使用研磨或平坦化技术(诸如CMP)来平坦化氧化物层208。CMP制程可包括将浆料(或研磨化合物)沉积至研磨垫上。可将在形成像素阵列200的半导体晶粒或晶圆安装至载体，此载体可在压抵半导体晶粒或晶圆至研磨垫时旋转半导体晶粒或晶圆。浆料及研磨垫做为研磨剂，其随着半导体晶粒或晶圆的旋转而研磨或平坦化氧化物层208。亦可旋转研磨垫，以确保将连续的浆料供应施加至研磨垫。

如图3H中所示，抗反射涂层210可形成在氧化物层208上方及/或氧化物层208上。具体而言，半导体制程工具(例如沉积工具102)可使用CVD技术、PVD技术、ALD技术或另一类型的沉积技术来沉积抗反射涂层210。抗反射涂层210可包括适当材料用于减少朝向光电二极管206投射的入射光的反射。举例而言，抗反射涂层210可包括含氮材料。在一些实施方式中，半导体制程工具可将抗反射涂层210形成为自约200埃至约1000埃的范围中的厚度。

如图3I中所示，色彩滤光片层212可形成在抗反射涂层210上方及/或抗反射涂层210之上。具体而言，半导体制程工具(例如沉积工具102)可使用CVD技术、PVD技术、ALD技术或另一类型的沉积技术来沉积色彩滤光片层212。可形成色彩滤光片层212以使得色彩滤光片层212的每一色彩滤光片区域形成在相关联像素区域202之上。举例而言，可形成色彩滤光片层212以使得色彩滤光片区域212a(例如过滤入射光的一波长范围)形成在像素区域202a之上、色彩滤光片区域212b(例如过滤入射光的一波长范围)形成在像素区域202b之上、色彩滤光片区域212c(例如过滤入射光的一波长范围)形成在像素区域202c之上等以此类推。

如图3J中所示，微透镜层214可形成在抗反射涂层210上方及/或抗反射涂层210上。可形成微透镜层214以使得微透镜层214的每一微透镜形成在相关联像素区域202之上。举例而言，可形成微透镜层214以使得微透镜214a形成在像素区域202a之上、微透镜214b形成在像素区域202b之上、微透镜214c形成在像素区域202c之上等以此类推。例如，微透镜层214可通过旋涂制程或沉积制程及回流操作形成，以使微透镜之上部或顶表面弯曲。

如上所述，提供图3A至图3J做为示例。其他示例可与图3A至图3J所述内容有所不同。

图4为本文所述的另一示例像素阵列400的示意图。如图4中所示，示例像素阵列400可包括与示例像素阵列200类似的部件、结构及/或层的配置。然而，示例像素阵列400包括微透镜系统，此微透镜系统具有形成于其中的气隙，以进一步减少及/或最小化相邻(及非相邻)像素区域之间的串扰(光学串扰及电学串扰)。相邻(及非相邻)像素区域之间的深沟槽隔离结构中的气隙以及微透镜系统中的气隙可以能够在广谱入射角上反射入射光，以进一步提高像素阵列400的量子效率。

如图4中所示，像素阵列400可在影像感测器(例如CMOS影像感测器)的基板404中包括一或多个像素区域402(例如，像素区域402a、像素区域402b、像素区域402c及/或另一像素区域)。各个像素区域402可包括光电二极管406。像素阵列400可包括在基板404及光电二极管406上方及/或在基板404及光电二极管406上的氧化物层408。像素阵列400可包括在氧化物层408上方及/或在氧化物层408上的抗反射涂层410。

像素阵列400可包括在抗反射涂层410上方及/或在抗反射涂层410上的色彩滤光片层412。色彩滤光片层412可包括色彩滤光片区域的阵列，其中各个色彩滤光片区域过滤入射光以允许特定波长的入射光通过相关联像素区域402的光电二极管406。举例而言，色彩滤光片区域412a可过滤像素区域402a的入射光、色彩滤光片区域412b可过滤像素区域402b的入射光、色彩滤光片区域412c可过滤像素区域402c的入射光等此类推。

像素阵列400可包括在色彩滤光片层412上方及/或在色彩滤光片层412上的微透镜层414。微透镜层414可包括针对像素区域402的每一者的微透镜。举例而言，可形成微透镜414a以聚焦朝向像素区域402a的光电二极管406的入射光、可形成微透镜414b以聚焦朝向像素区域402b的光电二极管406的入射光，可形成微透镜414c以聚焦朝向像素区域402c的光电二极管406的入射光等以此类推。

在一些实施方式中，影像感测器为BSI CMOS影像感测器。在此些示例中，氧化物层408、抗反射涂层410、色彩滤光片层412及微透镜层414可形成在基板404的背侧上。此外，可在基板404的背侧中形成一或多个深沟槽隔离结构416，以提供像素区域402之间的光学隔离，且因此可称作背侧深沟槽隔离结构。可在光电二极管406的每一者中形成高吸收区域418，以增加光电二极管406对入射光的吸收。一或多个深沟槽隔离结构416可各自包括气隙420，以增加光电二极管406之间的光学隔离并减少光电二极管406之间的光学串扰。类似地，高吸收区域418的每一者可各自包括气隙422，以增加光电二极管406之间的光学隔离并减少光电二极管406之间的光学串扰。

如图4中进一步示出，微透镜层414可为气隙原位微透镜(air gap in situmicro-lens，AGML)，其包括多个部件、结构及/或层。举例而言，微透镜层414可包括多个微透镜结构424。微透镜结构424可为锥形结构，其包括透明材料、介电材料或另一类型的材料。相邻的微透镜结构424可形成锥形沟槽。可在微透镜结构424上及锥形沟槽中包括介电膜426以密封锥形沟槽。可在介电膜426之上及/或介电膜426上形成钝化膜428，以增加微透镜层414聚焦入射光的能力。钝化膜428可包括氮化硅(SiNx)或具有高折射率的另一材料，其相对于介电膜426更高的折射率。微透镜层414可称为AGML，因为气隙430形成在锥形沟槽中的介电膜426中。此些气隙430的功能与气隙420及气隙422类似，因此气隙430在微透镜层414中反射入射光(例如，由于全内反射现象)，减少了相邻(或非相邻)像素区域(例如，像素区域402b及像素区域402c)之间的光学串扰。

图4中所示的部件、结构及/或层的数目及配置可做为一或多个示例。实务上，相比于图4中所示，可能存在额外的部件、结构及/或层，更少的部件、结构及/或层，不同的部件、结构及/或层，及/或部件、结构及/或层的不同配置。

图5A至图5D为形成本文所述图4的像素阵列400的示例的示意图。如图5A中所示，用于形成光电二极管406、氧化物层408、抗反射涂层410、深沟槽隔离结构416、高吸收区域418、气隙420及气隙422的制程及/或技术可类似于上述图3A至图3J的相关制程及/或技术，且因此将其省略。

如图5B中所示，微透镜结构424可形成在色彩滤光片层412上方及/或色彩滤光片层412上。在一些实施方式中，一或多个半导体制程工具可形成微透镜结构424。举例而言，沉积工具102可在色彩滤光片层412上形成光阻层，曝光工具104可将光阻层曝光于辐射源以图案化光阻层，显影工具106可显影并移除光阻层的多个部分以暴露图案，且沉积工具102可在已移除部分中沉积材料以形成微透镜结构424。在一些实施方式中，光阻剂移除工具移除光阻层的剩余部分(例如，使用化学剥离及/或另一技术)。

如图5C中所示，可在微透镜结构424之上及/或微透镜结构424上及在微透镜结构424之间的锥形沟槽中形成介电膜426。举例而言，半导体制程工具(例如沉积工具102)可沉积介电膜426。在一些实施方式中，半导体制程工具在锥形沟槽中沉积介电膜426，以使得介电膜426部分地填充锥形沟槽中的区域，此导致在其中形成气隙430。具体而言，半导体制程工具可以一沉积速率将介电膜426沉积在锥形沟槽的每一者中，此沉积速率使得气隙430在介电膜426可完全填充锥形沟槽之前闭合。在一些实施方式中，可使用自约2埃每秒至约的范围中的沉积速率。此外，可使用各种CVD技术及/或原子层沉积技术(诸如，PECVD、HDP-CVD、SACVD或PEALD)来沉积氧化物材料。

如图5D中所示，钝化膜428可形成在介电膜426之上及/或介电膜426上。举例而言，半导体制程工具(例如沉积工具102)可使用适当沉积技术(诸如CVD技术、PVD技术、ALD技术及/或另一沉积技术)在介电膜426之上及/或介电膜426上沉积钝化膜428。

如上所述，提供图5A至图5D做为示例。其他示例可与图5A至图5D所述内容有所不同。

图6为装置600的示例部件的示意图。在一些实施方式中，半导体制程工具(沉积工具102至布植工具112)之中的一或多者及/或晶圆/晶粒输送工具114可包括一或多个装置600及/或装置600的一或多个部件。如图6中所示，装置600可包括总线610、处理器620、记忆体630、储存部件640、输入部件650、输出部件660及通讯部件670。

总线610包括能够在装置600的部件之间进行有线及/或无线通讯的部件。处理器620包括中央处理单元、图形处理单元、微处理器、控制器、微控制器、数字信号处理器、现场可程序化(field-programmable)门阵列、专用集成电路及/或另一类型的处理部件。处理器620可实施在硬件、固件或硬件与软件的组合中。在一些实施方式中，处理器620包括能够程序化以执行功能的一或多个处理器。记忆体630包括随机存取记忆体、只读记忆体及/或另一类型的记忆体(例如，快闪记忆体、磁性记忆体及/或光学记忆体)。

储存部件640储存与装置600的操作有关的信息及/或软件。举例而言，储存部件640可包括硬盘驱动器、磁盘驱动器、光盘驱动器、固态磁盘驱动器、压缩光盘、数字多功能光盘及/或另一类型的非暂时性计算机可读媒体。输入部件650使装置600能够接收输入，诸如使用者输入及/或感测到的输入。举例而言，输入部件650可包括触控屏幕、键盘、小键盘、鼠标、按钮、麦克风、开关、感测器、全球定位系统部件、加速度计、陀螺仪、致动器及/或其类似者。输出部件660使装置600能够提供输出，诸如经由显示器、扬声器及/或一或多个发光二极管。通讯部件670使装置600能够与其他装置通讯，诸如经由有线连接及/或无线连接。举例而言，通讯部件670可包括接收器、发射器、收发器、数据机、网络接口卡、天线及/或其类似者。

装置600可执行本文所述的一或多个制程。举例而言，非暂时性计算机可读媒体(例如记忆体630及/或储存部件640)可储存通过处理器620执行的一组指令(例如一或多个指令、代码、软件代码、程序码及/或其类似者)。处理器620可执行此组指令以执行本文所述的一或多个制程。在一些实施方式中，通过一或多个处理器620来执行此组指令导致一或多个处理器620及/或装置600执行本文所述的一或多个制程。在一些实施方式中，可使用硬连线电路系统(hardwired circuitry)以替代此些指令或和此些指令结合，以执行本文所述的一或多个制程。因此，本文所述的实施并不限于硬件电路系统与软件的任何特定组合。

提供图6中所示的部件的数目及配置做为示例。相比于图6中所示，装置600可包括额外的部件、更少的部件、不同的部件或部件的不同配置。额外地或替代地，装置600的一组部件(例如，一或多个部件)可执行上述由装置600的另一组部件执行的一或多个功能。

图7为与形成像素阵列相关联的示例制程700的流程图。在一些实施方式中，可通过半导体制程工具(例如，上述半导体制程工具的沉积工具102至布植工具112之中一或多者)执行图7的一或多个制程方块。额外地或替代地，可通过装置600的一或多个部件(诸如，处理器620、记忆体630、储存部件640、输入部件650、输出部件660及/或通讯部件670)来执行图7的一或多个制程方块。

如图7中所示，制程700可包括在像素阵列的像素区域的基板中形成光电二极管(方块710)。举例而言，如上所述，半导体制程工具(例如布植工具112)可在像素阵列200的像素区域202的基板204中形成光电二极管206。做为另一示例，如上所述，半导体制程工具(例如布植工具112)可在像素阵列400的像素区域402的基板404中形成光电二极管406。

如图7中进一步示出，制程700可包括在光电二极管的第一侧形成第一深沟槽隔离结构(方块720)。举例而言，如上所述，半导体制程工具(例如沉积工具102、曝光工具104、显影工具106、蚀刻工具108及/或另一半导体制程工具)可在光电二极管206的第一侧形成第一深沟槽隔离结构216。做为另一示例，如上所述，半导体制程工具(例如沉积工具102、曝光工具104、显影工具106、蚀刻工具108及/或另一半导体制程工具)可在光电二极管406的第一侧形成第一深沟槽隔离结构416。

如图7中进一步示出，制程700可包括在光电二极管的第二侧(相对侧)形成第二深沟槽隔离结构(方块730)。举例而言，如上所述，半导体制程工具(例如沉积工具102、曝光工具104、显影工具106、蚀刻工具108及/或另一半导体制程工具)可在光电二极管206的第二侧(相对侧)形成第二深沟槽隔离结构216。做为另一示例，如上所述，半导体制程工具(例如沉积工具102、曝光工具104、显影工具106、蚀刻工具108及/或另一半导体制程工具)可在光电二极管406的第二侧(相对侧)形成第二深沟槽隔离结构416。

如图7中进一步示出，制程700可包括在第一深沟槽隔离结构中沉积氧化物材料，使得在第一深沟槽隔离结构的至少75％的面积中形成第一气隙(方块740)。举例而言，如上所述，半导体制程工具(例如沉积工具102)可在第一深沟槽隔离结构216中沉积氧化物材料，使得在第一深沟槽隔离结构216的至少75％的面积中形成第一气隙220。做为另一示例，如上所述，半导体制程工具(例如沉积工具102)可在第一深沟槽隔离结构416中沉积氧化物材料，使得在第一深沟槽隔离结构416的至少75％的面积中形成第一气隙420。

如图7中进一步示出，制程700可包括在第二深沟槽隔离结构中沉积氧化物材料，使得在第二深沟槽隔离结构的至少75％的面积中形成第二气隙(方块750)。举例而言，如上所述，半导体制程工具(例如沉积工具102)可在第二深沟槽隔离结构216中沉积氧化物材料，使得在第二深沟槽隔离结构216的至少75％的面积中形成第二气隙220。做为另一示例，如上所述，半导体制程工具(例如沉积工具102)可在第二深沟槽隔离结构416中沉积氧化物材料，使得在第二深沟槽隔离结构416的至少75％的面积中形成第二气隙420。

制程700可包括额外实施步骤，诸如任何单个实施步骤或任何组合步骤，组合步骤包括以下所述及/或结合本文中所述的一或多个其他制程的实施的任何组合。

在第一实施方式中，在第一深沟槽隔离结构中沉积氧化物材料包括通过PECVD制程、HDP-CVD制程、SACVD制程或PEALD制程中的至少一者在第一深沟槽隔离结构中沉积氧化物材料。在第二实施方式中，单独地或结合第一实施方式，制程700包括在光电二极管上方形成多个高吸收区域(例如高吸收区域218、高吸收区域418)，及在多个高吸收区域中沉积氧化物材料以使得在多个高吸收区域的每一者中形成相应的第三气隙(例如气隙222、气隙422)。

在第三实施方式中，单独地或结合第一及第二实施方式的一或更多者，制程700包括在第一深沟槽隔离结构上方、第二深沟槽隔离结构上方及光电二极管上方形成抗反射涂层(例如抗反射涂层210、抗反射涂层410)、在抗反射涂层上方形成色彩滤光片层(例如色彩滤光片层212、色彩滤光片层412)，及在色彩滤光片层上方形成微透镜(例如微透镜层214、微透镜层414)。在第四实施方式中，单独地或结合第一至第三实施方式的一或更多者，制程700包括在光电二极管及基板上沉积氧化物材料以形成氧化物层(例如氧化物层208、氧化物层408)，及平坦化氧化物层。

在第五实施方式中，单独地或结合第一至第四实施方式的一或更多者，在第一深沟槽隔离结构中沉积氧化物材料包括以一沉积速率在第一深沟槽隔离结构中沉积氧化物材料，使得在氧化物材料可以填充第一深沟槽隔离结构的中心区域之前，氧化物材料填充第一深沟槽隔离结构的顶部区域，从而形成第一气隙。

尽管图7示出了制程700的示例方块，但在一些实施方式中，相比于图7中所示，制程700可包括额外的方块、更少的方块、不同的方块或方块的不同配置。额外地或替代地，可并行地执行制程700的方块中的两者或更多者。

以此方式，可在影像感测器的相邻及/或非相邻像素区域之间(例如，在对角线或交叉点像素区域之间)形成隔离结构，以减少及/或防止光学串扰。此隔离结构可包括深沟槽隔离结构，或部分地以材料填充而使得在其中形成气隙的另一类型的沟槽。其中形成有气隙的深沟槽隔离结构可减少像素区域之间的光学串扰。光学串扰减少可增加影像感测器的空间解析度、可增加影像感测器的总灵敏度、可减少影像感测器的像素区域之间的色彩混合，及/或可减少在使用影像感测器撷取的影像的色彩校正之后的影像杂讯。

如以上更详细的描述，本文所述的一些实施方式提供一种像素阵列，包括第一像素区域、第二像素区域及在第一像素区域与第二像素区域之间的深沟槽隔离结构，深沟槽隔离结构以氧化物材料填充。形成在氧化物材料中的气隙包括深沟槽隔离结构中的至少75％的面积。

在一些实施方式中，气隙的高度在约1.5微米至约10微米的范围中。在一些实施方式中，气隙的宽度在约0.7微米至约1.3微米的范围中。在一些实施方式中，气隙形成以减少第一像素区域与第二像素区域之间的光学串扰。在一些实施方式中，像素阵列进一步包括在第一像素区域中的高吸收区域以及形成在高吸收区域中的额外气隙。在一些实施方式中，额外气隙的高度在约1500埃至约4000埃的范围中。在一些实施方式中，额外气隙的宽度在约2000埃至约4000埃的范围中。在一些实施方式中，第一像素区域及第二像素区域为相邻像素区域。在一些实施方式中，第一像素区域及第二像素区域为像素阵列中的非相邻像素区域。

如以上更详细的描述，本文所述的一些实施方式提供一种形成像素阵列的方法。方法包括在像素阵列的像素区域的基板中形成光电二极管。方法包括在光电二极管的第一侧形成第一深沟槽隔离结构。方法包括在光电二极管的第二侧(相反侧)形成第二深沟槽隔离结构。方法包括在第一深沟槽隔离结构中沉积氧化物材料，使得第一气隙形成在第一深沟槽隔离结构的至少75％的面积中。方法包括在第二深沟槽隔离结构中沉积氧化物材料，使得第二气隙形成在第二深沟槽隔离结构的至少75％的面积中。

在一些实施方式中，在第一深沟槽隔离结构中沉积氧化物材料包括通过电浆增强化学气相沉积制程、高密度电浆化学气相沉积制程、次大气压化学气相沉积制程或电浆增强原子层沉积制程之中至少一者在第一深沟槽隔离结构中沉积氧化物材料。在一些实施方式中，方法进一步包括在光电二极管上方形成多个高吸收区域，以及在高吸收区域中沉积氧化物材料，使得在高吸收区域的每一者中形成相应的第三气隙。在一些实施方式中，方法进一步包括在第一深沟槽隔离结构上方、第二深沟槽隔离结构上方及光电二极管上方形成抗反射涂层、在抗反射涂层上方形成色彩滤光片层，以及在色彩滤光片层上方形成微透镜。在一些实施方式中，方法进一步包括在光电二极管及基板上沉积氧化物材料以形成氧化物层，以及平坦化氧化物层。在一些实施方式中，在第一深沟槽隔离结构中沉积氧化物材料包括以一沉积速率将氧化物材料沉积在第一深沟槽隔离结构中，使得在氧化物材料填充第一深沟槽隔离结构的中心区域之前，氧化物材料填充第一深沟槽隔离结构的顶部区域，从而形成第一气隙。

如以上更详细的描述，本文所述的一些实施方式提供一种像素阵列。像素阵列包括第一像素区域。像素阵列包括第二像素区域。像素阵列包括在第一像素区域与第二像素区域之间的深沟槽隔离结构。像素阵列包括形成在第一像素区域中的第一微透镜。像素阵列包括形成在第二像素区域中的第二微透镜。像素阵列包括形成在第一微透镜与第二微透镜之间的第二气隙。像素阵列包括在第一像素区域中的多个高吸收区域。像素阵列包括形成在高吸收区域每一者中的相应的第三气隙。深沟槽隔离结构的不多于25％的面积以氧化物材料填充。深沟槽隔离结构的至少75％的面积以第一气隙填充，第一气隙通过深沟槽隔离结构中的氧化物材料所形成。

在一些实施方式中，像素阵列进一步包括第三像素区域以及在第一像素区域与第三像素区域之间的额外深沟槽隔离结构，额外深沟槽隔离结构以氧化物材料填充且具有第四气隙形成于其中。在一些实施方式中，像素阵列进一步包括形成在第三像素区域中的第三微透镜以及形成在第一微透镜与第三微透镜之间的第五气隙。在一些实施方式中，深沟槽隔离结构中不多于25％的面积以氧化物材料填充，以及深沟槽隔离结构至少75％的面积以第一气隙填充，第一气隙通过深沟槽隔离结构中的氧化物材料所形成。在一些实施方式中，第一气隙及第二气隙中的每一者的高度在约1.5微米至约10微米的范围中，以及第一气隙及第二气隙中的每一者的宽度在约0.7微米至约1.3微米的范围中。

前面概述一些实施例的特征，使得本领域技术人员可更好地理解本公开的观点。本领域技术人员应该理解，他们可以容易地使用本公开做为设计或修改其他制程和结构的基础，以实现相同的目的和/或实现与本文介绍的实施例相同的优点。本领域技术人员还应该理解，这样的等同构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，可以进行各种改变、替换和变更。