具体实施方式

现在参考图1，示出了示出根据本公开实施例的采用了展现出高线性输入和输出轨到轨特性的放大器102的子系统100的图。应用处理器(未示出)驱动脉冲编码调制(pulse-code modulation，PCM)数据到数模转换器(DAC)104。DAC 104将PCM数据转换成模拟差分电压，放大器106将其转换成模拟单端激励输出电压V_EXO。激励输出电压V_EXO被提供给第一模数转换器(ADC1)108和引脚EXOUT，该引脚EXOUT也耦合到外部负载，该外部负载可以通过电阻器R1和电容器C1的并联组合来建模。激励输出电压V_EXO值可以从ADC1 108读取，并根据期望进行处理。激励输出电压V_EXO耦合到放大器102的非反相输入(non-invertinginput)，该放大器放大激励输出电压V_EXO。激励输出电压V_EXO被放大器102放大，并被复制到节点V_SNS，该节点耦合到放大器102的反相输入和引脚SENSE。电容器C_p耦合在引脚SENSE和接地之间。

激励输出电压V_EXO激励产生电流I_SNS的无源传感器112。电流I_SNS可以通过节点V_SNS处的引脚SENSE检测，并根据期望进行处理。电阻器网络耦合在节点V_SNS和节点V_TIAO之间。节点V_TIAO耦合到放大器102的输出和引脚ZOOT。节点V_TIAO由第二ADC 118感测。激励输出电压V_EXO被放大到节点V_TIAO上。由放大器102通过反馈电阻器网络生成的电流在节点V_TIAO产生电压。

有利地，如下文更详细描述的那样，放大器102是高线性输入和输出轨到轨放大器。更具体地，放大器102包括相对于常规放大器(例如，相对于Carrillo的放大器)的改进，以提高其线性度，并且从而降低其总谐波失真(total harmonic distortion，THD)。在一个实施例中，放大器102输入范围从零到3伏，并且放大器102的开环增益大约为80dB。在图1的示例实施例中，电阻器网络包括与可变电容器C_EXT并联的可变电阻器R_f。在一个实施例中，无源传感器112包括与耦合在接地和节点V_SNS之间的电容器C_SNS并联的电阻器R_SNS。图1的实施例还包括耦合在无源传感器112和节点V_SNS之间的电容器Cs。在一个实施例中，无源传感器112相对于子系统100的其余部分在片外(off-chip)。

在图1的实施例中，传感器112和放大器102的组合作为跨阻放大器(transimpedance amplifier，TIA)操作，使得输出电压V_TIAO与电流I_SNS高度线性地成比例，并且反馈电阻器R_f作为跨阻增益元件操作，以确定输出电压V_TIAO与电流I_SNS的比率，即TIA的跨阻增益。在一个实施例中，使用片上ADC1 108和ADC2 118校准放大器102，以确定跨阻增益元件R_f的值，如下文更详细描述的那样，使得跨阻增益精确到1％以内。

现在参考图2，示出了示出根据本公开的实施例的高线性输入和输出轨到轨放大器102(例如，图1的放大器102)的各部分的电路图。放大器102建立在Carrillo论文中描述的输入级的基础上，但是包括可以增加其线性度性能的改进，从而降低其THD。放大器102包括电流求和器222或输出级，该电流求和器包括恒流源IB5和IB6，这些恒流源接收电源电压V_DD并在相应节点A和B上向输入跨导器GM1提供偏置电流。在一个实施例中，电流求和器222是折叠共源共栅负载，电流源IB5和IB6也向其提供偏置电流。

跨导器GM1包括一对n沟道MOSFET M11和M12，其源极端子与由节点NBIAS处的电压控制的接地侧电流源MNTAIL0B共享公共节点，这将在下面更详细地描述。在一个实施例中，电流源MNTAIL0B包括n沟道MOSFET，其栅极耦合到保持电压NBIAS的节点。晶体管M11的栅极接收输入信号电压V_IP，并且晶体管M12的栅极接收输入信号电压V_IN。在一个实施例中，输入信号电压V_IP和V_IN包括差分输入信号电压的相应正和负部分。在一个实施例中，输入信号电压V_IP和V_IN耦合到包括晶体管M9和M10的单位增益源极跟随器放大器的输入。晶体管M11的漏极耦合到节点A，并且晶体管M12的漏极耦合到节点B。节点A和节点B统称为求和节点。如下文更详细描述的那样，图2的实施例有利地在求和节点处保持有效恒定的DC偏置电流(即使在存在输入信号电压的较大摆幅的情况下)，以改善放大器102的线性度并降低其相对于常规放大器的THD。

放大器102还包括p沟道MOSFET M9，其栅极接收正输入信号电压V_IP、其漏极耦合到接地、以及其源极耦合到恒定电源侧电流源I2。晶体管M9在其源极上生成电压V_{IP_LS}，该电压是正输入信号电压V_IP的电平移位版本。放大器102还包括p沟道MOSFET M10，其栅极接收正输入信号电压V_IN、其漏极耦合到接地、并且其源极耦合到恒定电源侧电流源I3。晶体管M10在其源极上生成电压V_{IN_LS}，该电压是负输入信号电压V_IN的电平移位版本。

跨导器GM2包括一对n沟道MOSFET M5和M6，其源极端子与恒定接地侧电流源MNTAIL1共享公共节点。晶体管M5的栅极接收正电平移位的输入信号电压V_{IP_LS}，并且晶体管M6的栅极接收负电平移位的输入信号电压V_{IN_LS}。晶体管M5的漏极耦合到节点A，并且晶体管M6的漏极耦合到节点B。

跨导器GM3包括一对n沟道MOSFET M7和M8，其源极端子与由电压NBIAS控制的接地侧电流源MNTAIL0A共享公共节点。晶体管M7的栅极接收正电平移位的输入信号电压V_{IP_LS}，并且晶体管M8的栅极接收负电平移位的输入信号电压V_{IN_LS}。晶体管M7的漏极耦合到节点B，并且晶体管M8的漏极耦合到节点A。

放大器102还包括一对p沟道MOSFET M2和M3，其栅极在节点PBIAS处耦合在一起。晶体管M2和M3的源极耦合到电源电压V_DD。n沟道MOSFET M4使得其源极耦合到接地，并且其漏极在节点NBIAS耦合到晶体管M3的漏极，晶体管M4的栅极也耦合到该节点NBIAS。如上所述，电压NBIAS控制电流源MNTAIL0A和MNTAIL0B。

放大器102还包括一对n沟道MOSFET M0和M1，其漏极耦合在一起，并在节点PBIAS处耦合到晶体管M2的漏极。晶体管M0和M1的源极耦合在一起，并耦合到恒定的接地侧电流源I1。晶体管M0的栅极接收正输入信号电压V_IP，并且晶体管M1的栅极接收负输入信号电压V_IN。晶体管M2和M3作为电源侧电流镜操作，该电源侧电流镜在节点PBIAS处生成作为输入信号电压V_IP和V_IN的函数的栅极电压。栅极电压PBIAS用于控制电源侧电流源IB1、IB2、IB3和IB4。电流源IB1和IB2提供跨导器GM2的偏置电流，并且电流源IB3和IB4提供跨导器GM3的偏置电流。在电压PBIAS的控制下，电流源IB1至IB4操作以在求和节点处在输入信号电压V_IP和V_IN的电压摆幅上保持恒定的DC偏置电流，这有利地提高了放大器102的线性度并降低了THD。更具体地，电流源IB1耦合在电源电压V_DD和节点A之间，以向晶体管M5的漏极提供偏置电流，从而在输入信号电压V_IP和V_IN的电压摆幅上保持恒定的偏置电流；电流源IB2耦合在电源电压V_DD和节点B之间，以向晶体管M6的漏极提供偏置电流，从而在输入信号电压V_IP和V_IN的电压摆幅上保持恒定的偏置电流；电流源IB3耦合在电源电压V_DD和节点A之间，以向晶体管M11的漏极提供偏置电流，从而在输入信号电压V_IP和V_IN的电压摆幅上保持恒定的偏置电流；以及电流源IB4耦合在电源电压V_DD和节点B之间，以向晶体管M12的漏极提供偏置电流，从而在输入信号电压V_IP和V_IN的电压摆幅上保持恒定的偏置电流。优选地，电流源IB1、IB2、IB3和IB4包括相同大小的晶体管，并且在连接到相同的电源电压V_DD的情况下，分别向晶体管M5、M6、M11和M12提供相同的电流。在一个实施例中，电流源IB1至IB4各自包括p沟道MOSFET，其栅极耦合到节点PBIAS。PBIAS处的电压用于控制电流源IB1至IB4，如下文更详细描述的那样。

一般而言，放大器102如下操作。当输入信号电压(即，V_IP和V_IN)为低电平时(例如，低于0.8伏)，跨导器GM1和GM3不活动，并且跨导器GM2活动并在节点A和B上提供输出信号电流。跨导器GM1和GM3不活动，因为NBIAS电压控制电流源MNTAIL0A和MNTAIL0B来抑制来自跨导器GM1和GM3的尾电流。控制电压NBIAS如下操作以关断电流源MNTAIL0B和MNTAIL0A。当输入信号电压为低电平(例如，低于0.8伏)时，晶体管M0和M1关断，从而关闭由晶体管M2和M3形成的电流镜，这关断了流入到晶体管M4中的电流，并且电压NBIAS接近零伏。当输入信号电压为高电平(例如，高于2.2伏)时，跨导器GM2和GM3不活动，并且跨导器GM1活动并在节点A和B上提供输出信号电流。跨导器GM2和GM3被关断，因为晶体管M9和M10的源极(其分别电平移位V_IP和V_IN)变得太高，使得电流源I2和I3被关断。因此，在跨导器GM2和GM3的输入上不存在信号内容，这导致跨导器GM2和GM3不生成任何信号电流。当输入信号电压在输入电压范围的中间(例如，在0.8和2.2伏之间)时，全部三个跨导器是活动的；然而，跨导器G2和G3有效地相互抵消(因为它们的输出反向耦合到节点A和节点B，并且如下面参考图3进一步解释的那样)，使得跨导器GM1在节点A和节点B上提供输出信号电流。因此，三个跨导器一起操作以通常提供高线性的输入和输出轨到轨特性，因为对于任何给定的输入电压，只有一个跨导器生成信号电流。

一般而言，到输入跨导器GM2和GM3的电源侧偏置电流随着输入信号电平而切换。当输入信号电平为低电平时(例如，低于0.8伏)，晶体管M0和M1关断，从而关闭由晶体管M2和M3形成的电流镜，并且电压PBIAS接近电源电压V_DD，并且电压NBIAS接近零伏，这关断了电流源IB1、IB2、IB3、IB4、MNTAIL0A和MNTAIL0B。在这种状况期间，流入节点A和B中的电流由电流源IB5和IB6设定，并且流入到节点A和B中的电流等于流入到电流源MNTAIL1中的电流。当输入信号电压不是低电平(例如，高于0.8伏)时，晶体管M0和M1导通，从而导通由晶体管M2和M3形成的电流镜，并且电压PBIAS被设置为期望的操作电压，这导通了电流源IB1、IB2、IB3、IB4、MNTAIL0A和MNTAIL0B。在这个工作状况期间，电流IB1和IB2等于流入到电流源MNTAIL0A中的电流，并且电流IB3和IB4等于流入到电流源MNTAIL0B中的电流。同时，流入到MNTAIL1中的电流由IB5和IB6设定。因此，在所有输入电压电平下，流入求和节点A和B的电流保持恒定，从而减小了求和节点A和B上的电压摆幅。以这样的方式，从求和节点A和B引入的电压非线性被减小。结果，输出级中的偏置电流不会随着输入信号中的摆幅而变化，并且相比于不保持恒定偏置电流的传统放大常规，放大器102享有改善的线性度或较低的THD。在一个实施例中，放大器102能够输入0到3伏的峰间值单端输入信号，同时在输入信号摆幅上保持大于80dB的线性度。

现在参考图3，示出了示出根据本公开的实施例的高线性输入和输出轨到轨放大器102(例如，图2的放大器102)的各部分的电路图。图3示出了例如图2的跨导器GM2和GM3、电流源I2和I3、晶体管M9和M10以及电流源MNTAIL0A和MNTAIL1。跨导器GM2和GM3作为跨导消除跨导器对操作。在图3的实施例中，跨导器GM2的输入器件M5和M6以及跨导器GM3的输入器件M7和M8是n沟道MOSFET；然而，可以设想其中输入设备是其他类型的的其他实施例。当生成相等且相反的电流的两个跨导在其输出处耦合在一起使得由一个跨导生成的信号电流被另一跨导消除并且实际上没有电流流到输出时，形成跨导消除跨导器对。跨导器GM2的源极(即输入器件M5和M6的源极)通过电阻器R2耦合到节点C，并且跨导器GM3的源极(即输入器件M7和M8的源极)通过与电阻器R2值相等的电阻器R3耦合到节点C，使得节点C处的电压是跨导器GM2和GM3的源极电压的平均值。节点C耦合到输入器件M5至M8的阱，使得节点C处的电压被施加到阱，这倾向于有利地消除反向偏置效应，这增加了放大器102的线性度并降低了THD。另外，输入器件M5至M8布置在相同阱中(例如，图4的P阱402，由P衬底406上的深N阱(DNW)404包围)，并且具有公共质心(如图4所示)，这倾向于有利地抵消工艺失配，这增加了放大器102的线性度并降低了THD。以CMOS工艺制造的MOS半导体晶体管具有4个端子：栅极、漏极、源极和主体。栅极和主体端子分别具有相关联的栅极跨导和主体跨导。主体电压和源极电压必须相互跟踪，使得主体/体跨导生成的电流为零。否则，与体端子相关联的跨导将在主体端子和源端子之间注入与电压成比例的电流。注入的电流依赖于信号，并且由此是非线性的。因为在正常操作中，放大器102迫使V_IP和V_IN相等，所以晶体管M5至M8的源极端子看到来自V_IP/V_IN的电平移位电压。由于V_IP和V_IN处的电压可以在0至3伏之间摆动，晶体管M5至M8的源极端子看到较大的电压漂移。通过以上述方式连接电阻器，生成跟踪V_IP和V_IN上的平均电压的公共节点。通过将节点C连接到晶体管的阱/体/主体，体跨导被无效。而且，通过将所有主体端子连接到公共网络，晶体管M5至M8能够集中在相同阱中，这使得能够共同定心晶体管M5至M8。结果，有利地抵消了任何工艺变化，并且GM2和GM3的跨导非常相似，并且由于漏极连接而抵消。

附加地，输入设备M9的源极通过电阻器R4耦合到节点D，并且输入设备M10的源极通过与R4值相等的电阻器R5耦合到节点D，使得节点D处的第二电压是输入设备M9和M10的源极电压的平均值。节点D耦合到输入器件M9和M10的阱，使得节点D处的电压被施加到阱，这倾向于有利地消除反向偏置效应。另外，输入设备M9和M10布置在相同阱中，并且具有共同的质心，这倾向于有利于抵消工艺失配。

现在参考图5，示出了示出根据本公开的实施例的高线性输入和输出轨到轨放大器102(例如，图2的放大器102)的各部分的电路图。更具体地，图5示出了修整放大器102内跨导器GM1至GM3的偏移以改善其在整个轨到轨输入共模电压范围内的线性度的系统和方法。图5中示出的放大器102的各部分类似于图2中示出的那些部分。然而，图5的实施例还包括其输出耦合到求和节点(即，图1的节点A和B)的第一电流数模转换器(I-DAC)502和其输出耦合到生成相应的电平移位的输入电压V_{IP_LS}和V_{IN_LS}的PMOS晶体管M9和M10的相应漏极的第二电流数模转换器504。

如上所述，根据输入信号电平，放大器102使用跨导器GM1、GM2和GM3的不同组合来处理输入电压，以生成输出电流，从而在轨到轨输入共模范围内以高线性的方式操作。在一个实施例中，轨到轨输入共模范围从零伏的下轨到3伏的上轨。特别地，放大器102可以以三种不同的模式操作：当输入电压接近下轨时，GM2提供输出电流；当输入电压接近上轨时，GM1提供输出电流；并且当输入电压在中间时，所有三个跨导器提供输出电流，但是GM2和GM3相互抵消，使得GM1有效地提供输出电流。

在放大器102的制造期间，工艺梯度可能在跨导器内产生偏移或电流失配。例如，如果NMOS晶体管M11和M12的阈值电压略有不同，则跨导器GM1可以生成具有偏移的电流。如果NMOS晶体管M5和M6的阈值电压稍微不同，则可能由跨导器GM2生成类似的电流偏移，并且如果NMOS晶体管M7和M8的阈值电压稍微不同，则可能由跨导器GM3生成电流偏移。附加地，如果PMOS晶体管M9和M10的阈值电压略有不同，则在电平移位的输入电压V_{IP_LS}和V_{IN_LS}上可能出现电压偏移，这可能导致由跨导器GM2和GM3输出的电流的偏移。这些偏移可以在放大器102的制造期间测量并被存储，使得它们可以在放大器102的操作过程中使用I-DAC1 502和I-DAC2 504来修整。

在操作期间，控制电路(未示出)向I-DAC1 502提供代表电流值的数字值，并且作为响应，当由控制电路指示这样做时，I-DAC1 502在求和节点上生成对应于数字值的模拟电流。由I-DAC1 502生成的电流与制造期间测量的偏移的幅值方面相等且符号方面相反，以便无效化所测量的偏移，即修整偏移。类似地，控制电路向I-DAC2 504提供代表电流值的数字值，并且I-DAC2 504响应性地生成与制造期间测量的偏移的幅值方面相等且符号方面相反的相对应的模拟电流，以便修整偏移。有利地，根据放大器102操作的模式，控制电路使I-DAC1 502和I-DAC2 504在适当的时间修整各自的偏移。更具体地，I-DAC1 502修整与在操作模式中的一些期间(例如，当输入电压接近中范围或更高时，例如，高于0.8伏)是活动的NMOS器件M5、M6、M7、M8、M11和M12形成的跨导器GM1、GM2和GM3相关联的偏移，而I-DAC2504修整与在其他操作模式期间(例如，当输入电压接近接地，例如中范围以下时)是活动的PMOS器件M9和M10以及跨导器GM2和GM3相关联的偏移。以这样的方式，在放大器102的操作期间，在轨到轨共模输入电压范围上修整偏移，从而有利地增加放大器102的线性度并降低THD。更具体地，在没有两个I-DAC在整个轨到轨共模输入电压范围上修整偏移的益处的情况下，可能观察到显著的非线性度。例如，假设只有I-DAC1 502存在，而I-DAC2 504不存在。在这种情况下，I-DAC1 502将补偿与高输入电压范围中的操作相关联的偏移；然而，当输入电压接近接地(例如，低于0.8伏)时，可以观察到输出电流方面的偏移，因为对于与PMOS器件相关联的偏移没有补偿，这可能导致二阶非线性度。也就是说，每次输入电压越过某个电平，输出电流中就会出现阶跃，这可能表现为不期望的灰度。

现在参考图6，示出了根据本公开的实施例的保护放大器的输入保护电路600的图。受保护的放大器可以是放大器，诸如图1的子系统100的所采用的放大器102。保护电路600包括一对开关601。开关601中的每一个的一侧耦合到放大器102的输入设备的栅极，例如图2的晶体管M0、M1、M9、M10、M11和M12的栅极。开关601的另一侧连接到输入；更具体地，开关601中的一个经由引脚SENSE连接到外部传感器，并且开关601中的另一个经由引脚EXOUT连接到外部负载。开关601的栅极耦合到由与门605的输出控制的开关驱动器608。与门605的一个输入接收PWRDWNB信号，该信号通常为真，并且当系统100应该执行的断电时变为假。与门605的另一输入是比较器606的输出的取反版本。比较器606在一个输入上接收由耦合在接地和电流源I_bg之间的电阻R6生成的参考电压(例如，大约1.25伏)。比较器606在其另一输入端接收图1的SENSE引脚处的电压V_SNS的步降版本。耦合到接地的电阻器R5和串联耦合在电阻器R5和SENSE引脚之间的电阻器R4实现了电压步降(例如，大约是SENSE引脚处的电压的0.35倍)。如上关于图1所述，SENSE引脚可以用于感测由无源传感器112响应于激励输出电压V_EXO而产生的电流I_SNS。

通常，比较器606输出为假，并且由于PWRDWNB信号通常为真，与门605的输出通常为真，这导致开关601闭合。然而，当在SENSE引脚处出现故障短路状况，使得SENSE引脚上的电压上升到阈值(例如，3.6伏)以上时，比较器606在其输出上生成真信号，这导致与门605生成假输出，这导致开关601断开，从而将短路SENSE引脚与放大器102断开连接，并保护放大器102的输入设备。附加地，比较器606的输出作为中断提供给数字电路(例如，控制处理器)。

现在参考图7，示出了说明根据本公开的实施例的跨阻增益元件的数字校准的图。示出了图1的系统100的各部分，即放大器102、ADC1 108、ADC2 118、外部电流源I_SNS、SENSE引脚和跨阻增益元件Rf。附加地，校准引擎702接收ADC1 108和ADC2118的输出。校准引擎702使用ADC 108/118如下校准跨阻增益元件Rf。

输出电压V_TIAO可计算为所感测的电流I_SNS和跨阻增益元件Rf的乘积，如公式(1)所示。

V_TIAO＝I_snsR_f (1)

校准引擎702可以根据一个实施例执行数字校准循环，如下面关于等式(2)至(5)所述。让N_Rf表示跨阻增益元件R_f的数字表示。让N_TIAO代表ADC2 118的输出。让N_TIAO代表ADC1108的输出。让k代表产生输出N_TIAO的电流I_SNS的数字表示，其可如公式(2)所示计算。

在系统100的制造期间，可以使用外部电流源I_SNS施加电流k，并且可以读出数字输出N_TLAO-1，并且可以使用等式(3)和(4)计算Rf的实际值。

那么可以根据等式(5)在存在激励输出的情况下导出经校准的输出。

可以校准ADC2 118的每个输出样本。以这种方式，可以实现跨阻增益元件R_f的高精度的校准。精度仅被外部电流源和ADC 108/118精度有效限制。在一个实施例中，交流电可以用于移除对系统100中任何直流偏移的依赖。在一个实施例中，实现了±1％的跨阻增益元件精度。

应当理解，尤其是受益于本公开的本领域普通技术人员应当理解，本文描述的各种操作，尤其是结合附图描述的操作，可以由其他电路系统或其他硬件组件来实施。除非另有说明，否则可以改变执行给定方法的每个操作的顺序，并且可以添加、重新排序、组合、省略、修改本文示出的系统的各种元素，等等。本公开旨在包含所有这样的修改和变化，并且因此，以上描述应该以说明性的而不是限制性的意义看待。

类似地，尽管本公开涉及特定实施例，但是在不脱离本公开的范围和覆盖范围的情况下，可以对这些实施例进行某些修改和改变。而且，本文中关于特定实施例描述的任何益处、优点或问题的解决方案不旨在被解释为关键的、必需的或必要的特征或元素。

同样地，受益于本公开的另外的实施例对于本领域普通技术人员来说是显而易见的，并且这些实施例应当被认为包含在本文中。本文所引述的所有示例和条件性语言都是为了教学目的以帮助读者理解发明人为推进本领域所贡献的公开内容和构思，并且被解释为不限于这些具体引述的示例和条件。

本公开涵括本领域普通技术人员将理解的对本文中的示例实施例的所有改变、替换、变化、变更和修改。类似地，在适当的情况下，所附权利要求涵括本领域普通技术人员将理解的对本文中的示例实施例的所有改变、替换、变化、变更和修改。此外，在所附权利要求中对适配成、布置成、能够、配置成、使其能够、能够操作或可操作以执行特定功能的装置或系统或装置或系统的组件的引用涵括该装置、系统或组件，无论其或该特定功能是否被激活、开启或解锁，只要该装置、系统或组件如此适配、布置、能够、配置、使其能够、能够操作或可操作即可。