具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1和图2为本发明实施例提供的一种无线弱能量收集用量子阱沟道MOSFET及其接线示意图。本发明实施例提供了一种无线弱能量收集用量子阱沟道MOSFET，包括：栅区电极、源区电极、漏区电极和衬底，源区电极和衬底之间具有源衬PN结，漏区电极和衬底之间具有漏衬PN结，源区电极为输出端，栅区电极、漏区电极以及衬底短接在一起为输入端；

栅区电极、源区电极、漏区电极三者和衬底之间具有应变Si层，应变Si层形成MOSFET的量子阱沟道。

示例性地，在本发明提供的n-MOSFET及其接线方式下，漏衬PN结被短接，源衬PN结起作用。

不仅如此，本发明提出的接线方式改变了n-MOSFET的体连接，使得源衬之间的偏置电压V_SB不为零，因而存在公式(1)所示的衬底偏置效应。

式中，γ为取决于沟道掺杂的体效应系数，V_SB是源衬电势差，Φ_F是半导体内的费米势，与掺杂浓度和温度有关，V_TH和V_TH0分别是MOS管的实际阈值电压和零衬偏条件下的理想阈值电压。

同时，根据BSIM3晶体管模型提取的电流如公式(2)所示，本发明提出的接线方式下，外加正向电压时V_SB<0，这使得正向开启电压有效降低，且正向偏置电流大大提高；外加反向电压时V_SB>0，从而极大程度地降低了反向泄露电流，这些物理特性都非常利于消除低阈值电压器件反向泄露电流高，以及量子阱沟道亚阈电流大的问题，从而有效提升n-MOSFET整流电路效率的提升。

式中，V_T＝KT/q称为热电压，V_d是加在MOS管漏源两端的输入电压，λ是沟道长度调制系数，μ_n是电子迁移率，ε_Si是Si的介电常数，N_ch为沟道掺杂浓度，是表面势。

在2.45G弱能量密度RF信号收集系统中，信号的输入功率往往很低，-10dBm的射频输入功率在50Ω阻抗下的等效输入振幅仅为100mV。因此，对于2.45G弱能量密度Wi-Fi波段无线能量，保证MOSFET器件正常开启工作至关重要。为此，本发明通过优化设计器件各部分层结构材料的物理参数，尤其是功函数，显著降低n-MOSFET的阈值电压，甚至达到近零阈值电压，以利于器件在2.45G弱能量密度收集的开启应用。

同时，为实现高的能量转换效率，理想的整流器件I-V特性还应同时呈现较大的正向偏置电流与极小的反向泄露电流。为了提高整流正向电流密度，本发明在器件设计时引入应变量子阱沟道，利用应变量子阱沟道无表面粗糙度散射、离化杂质散射以及应变致电子迁移增强的共同效果，显著提升器件在弱能量整流应用时的正向偏置电流。与此同时，为避免低阈值电压器件通常反向泄露电流高，以及量子阱沟道亚阈电流大的问题，本发明进一步引入衬底，利用衬底偏置效应以及新的接线方式，以克服该问题。

本发明实施例还提供了一种无线弱能量收集用量子阱沟道MOSFET的其制备方法，如图3所示，该方法包括以下步骤：

S200，如图3中(a)，选取单晶Si衬底(001)；

S201，如图3中(b)，在单晶Si衬底(001)上使用RPCVD(减压化学气相沉积)技术外延一层Ge组分渐变的SiGe层(002)，厚度为200～300nm，组分渐变的SiGe层(002)沿靠近单晶Si衬底(001)的方向Ge组分比例逐渐降低，最顶层(即Ge组分比例最高的位置)的Ge组分为15％，P型掺杂浓度为1×10¹⁶cm^-3～1×10¹⁷cm^-3；

S202，如图3中(c)，组分渐变的SiGe层(002)上使用RPCVD技术外延生长一层Ge组分比例固定为15％的Si_0.85Ge_0.15层(003)作为虚拟衬底，厚度为400～500nm，P型掺杂浓度为1×10¹⁶cm^-3～1×10¹⁷cm^-3；

S203，如图3中(d)，在步骤S502形成的虚拟衬底表面上赝晶生长一层应变Si层(004)，厚度为10nm。由于Si和SiGe的晶格常数差异，通过控制工艺条件，赝晶生长的应变Si层(004)与下面的组分固定的SiGe层(003)晶格常数保持一致，因此应变Si层(004)中引入了张应变，引入张应变降低了电子的有效质量，从而提高了电子的迁移率；同时也降低了Si的禁带宽度，从而与SiGe层形成深ΔE_C导带偏异质结，有利于形成量子阱沟道；

S204，如图3中(e)，在真空环境下，利用MBE工艺在应变Si层(004)上淀积厚度为4～6nm的本征Si帽层(005)，其与应变Si层(004)形成深ΔE_C导带偏异质结；

S205，如图3中(f)，在250℃～300℃条件下，利用原子层淀积法淀积3nm厚的氧化铪(HfO₂)层(006)，反应前体为[(CH₃)(C₂H₅)N]₄Hf，氧化剂为H₂O；

S206，如图3中(g)，采用反应溅射系统淀积110nm厚的氮化钽(TaN)层(007)；

S207，如图3中(h)，利用刻蚀工艺选择性刻蚀掉指定区域的氮化钽(TaN)层(007)和氧化铪层(006)形成NMOS栅区电极，具体来说是刻蚀掉中央区域以外的两侧区域；

S208，如图3中(i)，在栅区电极以及应变Si层(004)表面淀积一薄层SiO2层(008)，厚度约为10nm；

S209，如图3中(j)，用CVD(化学气相沉积)方法淀积厚度为20～30nm的Si₃N₄层作为牺牲保护层(009)，其作用是在源漏区刻蚀过程中保护栅区电极不受损害，另外不影响源漏离子注入的自对准工艺；

S210，如图3中(k)，刻蚀除栅区电极之外的SiO₂层(008)和牺牲保护层(009)；

S211，如图3中(l)，光刻，涂胶并选择区域曝光。在中心保留区域的光刻胶(010)，并将四周的光刻胶刻蚀掉；

S212，如图3中(m)，采用自对准工艺，对组分渐变的SiGe层、虚拟衬底、应变Si层和本征Si帽层中进行P型离子注入，在250～300℃温度下，在氮气环境下快速退火，形成NMOS源漏区(011)；

S213，如图3中(n)，去除光刻胶并采用湿法刻蚀方式去除栅区电极覆盖的牺牲保护层和SiO₂层；

S214，如图3中(o)，淀积介质层(012)，采用CVD方法淀积20～30nm的BPSG(硼磷硅玻璃)，形成介质层(PMD)。BPSG能俘获移动离子，以防止它们扩散到栅区电极而损害器件性能；

S215，如图3中(p)，刻蚀接触孔。用硝酸和氢氟酸刻蚀BPSG形成源漏接触孔；

S216，如图3中(q)，淀积金属。利用电子束蒸发淀积10～20nm厚的金属镍Ni层(012)，以便形成良好的欧姆接触；

S217，如图3中(r)，利用刻蚀工艺刻选择性蚀掉接触孔以外的金属Ni层，形成源区电极和漏区电极；

S218，如图3中(s)，利用CVD工艺在介质层、源区电极和漏区电极上淀积厚度为20～30nm的SiN材料(013)，用于钝化电介质，最终形成应变Si层量子阱沟道MOSFET。

S219，如图3中(t)和(u)，为无线弱能量收集用量子阱沟道MOSFET的二极管接线方式，在正向偏置条件下源衬PN结导通，沟道电流起作用，能够提供正向导通电流。在反向偏置条件下源衬PN结截止，有极低的反向饱和电流。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。