阅读说明：本技术 一种高k围栅场介质纵向双扩散功率器件 (high-K gate-surrounding field medium longitudinal double-diffusion power device ) 是由 姚佳飞 张振宇 郭宇锋 李曼 于 2021-02-03 设计创作，主要内容包括：本发明公开了一种高K围栅场介质纵向双扩散功率器件,包括半导体漂移区、设置在半导体漂移区上方的半导体阱区、以及设置在半导体漂移区下方的半导体漏区；还包括高K围场介质,将高K围场介质上部刻蚀形成高K围栅介质；所述半导体阱区上方设置有半导体体接触区和半导体源区。本发明在开态时,高K围栅介质降低了器件的阈值电压、沟道电阻以及栅极泄漏电流,增加了器件的跨导和输出电流；栅端金属电极、高K围栅场介质和半导体漂移区构成了MIS电容,在开态时,在漂移区与高K围栅场介质界面处产生电子积累层,降低器件的比导通电阻；在关态时,高K围栅场介质对漂移区有辅助耗尽作用,能够使漂移区具有更高的掺杂浓度,降低器件的比导通电阻。(The invention discloses a high-K surrounding gate field medium longitudinal double-diffusion power device, which comprises a semiconductor drift region, a semiconductor well region arranged above the semiconductor drift region, and a semiconductor drain region arranged below the semiconductor drift region; the high-K gate dielectric is formed by etching the upper part of the high-K enclosure field dielectric; and a semiconductor body contact region and a semiconductor source region are arranged above the semiconductor well region. When the high-K surrounding gate dielectric is in an on state, the threshold voltage, the channel resistance and the gate leakage current of the device are reduced, and the transconductance and the output current of the device are increased; the gate end metal electrode, the high-K surrounding gate field medium and the semiconductor drift region form an MIS capacitor, and when the MIS capacitor is in an on state, an electron accumulation layer is generated at the interface of the drift region and the high-K surrounding gate field medium, so that the specific on-resistance of the device is reduced; in an off state, the high-K surrounding gate field medium has an auxiliary depletion effect on the drift region, so that the drift region has higher doping concentration, and the specific on-resistance of the device is reduced.)

一种高K围栅场介质纵向双扩散功率器件

技术领域

本发明涉及半导体功率器件领域，特别涉及一种高K围栅场介质纵向双扩散功率器件。

背景技术

纵向双扩散功率器件具有耐高压、大电流、开关速度快等优点，被广泛应用于功率集成电路中。但高的击穿电压通常需要长的漂移区以及低的漂移区掺杂浓度，增加了器件的比导通电阻，故设计者的主要目标之一是降低纵向双扩散功率器件的击穿电压与比导通电阻之间的矛盾。

专利CN1181559C公开了一种半导体器件，在常规槽栅纵向双扩散功率器件的耐压层侧壁引入高K介质柱，相较于相同耐压下的常规槽栅纵向双扩散功率器件，提出的器件实现了更低的比导通电阻，但其高K介质调制作用仅限于漂移区，无法调制导电沟道。

专利CN107437566A公开了一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应晶体管及其制作方法，将高K介质柱制备设置在常规槽栅纵向双扩散功率器件的槽底以下区域，该高K介质仅仅调制了漂移区，对导电沟道没有调制。

发明内容

发明目的：针对以上问题，本发明目的是提供一种高K围栅场介质纵向双扩散功率器件，通过引入高K围栅介质，提高器件的整体性能。

技术方案：本发明所述的一种高K围栅场介质纵向双扩散功率器件，包括半导体漂移区、设置在半导体漂移区上方的半导体阱区、以及设置在半导体漂移区下方的半导体漏区；还包括高K围场介质，将高K围场介质上部刻蚀形成高K围栅介质；所述半导体阱区上方设置有半导体体接触区和半导体源区，所述纵向双扩散功率器件底部设置漏极金属电极，位于半导体漏区的下方；所述纵向双扩散功率器件顶部设置源极金属电极，与半导体源区和半导体体接触区接触。

所述高K围场介质位于半导体漂移区的周围，所述半导体源区环绕在半导体体接触区外部，所述高K围栅介质环绕在半导体阱区和半导体源区的四周，所述高K围栅介质的周围为栅端金属电极，构成了金属高K围栅结构。

所述半导体漂移区位于高K围场介质的周围，所述半导体体接触区环绕在半导体源区的外部，所述半导体阱区和半导体源区环绕在高K围栅介质的周围，所述高K围栅介质的内部设置有栅端金属电极，构成了金属高K围栅结构。

所述高K围栅介质的介电常数为20～2000，采用材料为HfO₂、TiO₂、SrTiO₃或PZT。

所述高K围栅介质的厚度范围为0.05μm～0.5μm，高K围场介质厚度范围为0.5μm～1.5μm，且高K围场介质的厚度大于高K围栅介质的厚度。

所述高K围场介质包围在半导体漂移区四周，所述高K围场介质和半导体漏区接触。

所述高K围场介质包围在半导体漂移区四周的一部分，所述高K围场介质底部和半导体漏区不接触。

所述高K围场介质和高K围栅介质与半导体有源区直接接触。

所述半导体有源区与高K介质之间生长一薄层氧化硅充当缓冲层，缓冲层厚度范围为0.5～10nm。

所述纵向双扩散功率器件为立方型或圆柱型。

所述双扩散功率器件制备材料选用Si、SiC或Ga₂O₃。

所述半导体漏区重掺杂，所述半导体漂移区轻掺杂。

有益效果：本发明与现有技术相比，其显著优点是：

1、在开态时，高K围栅介质降低了器件的阈值电压、沟道电阻以及栅极泄漏电流，增加了器件的跨导和输出电流；

2、栅端金属电极、高K围栅场介质和半导体漂移区构成了MIS电容，在开态时，在漂移区与高K围栅场介质界面处产生电子积累层，进一步降低器件的比导通电阻；

3、在关态时，高K围栅场介质对漂移区有辅助耗尽作用，能够使漂移区具有更高的掺杂浓度，降低器件的比导通电阻；

4、高K围栅场介质全方位调制漂移区的电场分布，使漂移区的电场更加均匀，增加器件的击穿电压。

附图说明

图1为本发明结构示意图；

图2为本发明沿AA'线的半原胞示意图；

图3为本高K围场介质与半导体漏区接触的结构示意图；

图4为在半导体漂移区上方制备阱区、源区和体接触区后的结构示意图；

图5为形成高K围栅后的一体化高K围栅场介质结构示意图；

图6为形成栅端金属电极和源端金属电极后的结构示意图；

图7为圆柱型的纵向双扩散功率器件结构示意图；

图8为高K围场介质部分包围半导体漂移区的纵向双扩散功率器件结构示意图；

图9为高K围栅场介质被制备于有源区内的纵向双扩散功率器件结构示意图；

图10为纵向双扩散功率器件结构沿BB'线的半原胞示意图；

图11为高K围栅场介质被制备于对称的纵向绝缘栅双极晶体管的结构示意图；

图12为高K围栅场介质被制备于非对称的纵向绝缘栅双极晶体管的结构示意图。

具体实施方式

实施例1

本实施例所述的一种高K围栅场介质纵向双扩散功率器件，其中图1为结构示意图，图2为沿图1中AA'线所截的半原胞图，包括重掺杂半导体漏区1，半导体漏区1上方为轻掺杂半导体漂移区2，以及半导体漂移区2四周的高K围场介质6；半导体漂移区2的上方为半导体阱区3；半导体阱区3上方为半导体源区4和半导体体接触区5，半导体源区4环绕半导体体接触区5；高K围栅介质7位于半导体阱区3和半导体源区4的四周；高K围栅介质7是将高K围场介质6的上层刻蚀后形成的，形成了一体化的高K围栅场介质；高K围栅介质7的四周为栅端金属电极8，构成了金属高K围栅结构；源端金属电极9与半导体源区4和半导体体接触区5相接触；漏端金属电极10位于半导体漏区1的下方。

在本实施例中，纵向双扩散功率器件是以N型漂移区为例，下面对该实施例中的高K围栅场介质纵向双扩散功率器件结构进行详细地说明。

高K围栅场介质纵向双扩散功率器件形成于高掺杂的半导体漏区1上，漏区的磷离子掺杂浓度可为5×10¹⁹个/cm^-3-1×10²⁰个/cm^-3。在高掺杂的半导体漏区1上形成低掺杂的半导体漂移区2，磷离子的掺杂浓度范围为1×10¹⁵个/cm^-3-2×10¹⁷个/cm^-3，半导体漂移区2的厚度根据所需的耐压值而定。

在半导体漂移区2刻蚀出高K围场介质6沟槽，然后通过磁控溅射将高K介质淀积于高K围场介质6沟槽，并抛光，使高K围场介质6与有源区顶部高度一致，高K围场介质6的厚度范围为0.5μm-1.5μm，高K围场介质6与半导体漏区1接触，如图3所示。

通过离子注入在漂移区的顶部依次形成半导体阱区3、半导体源区4和半导体体接触区5，并通过退火以激活杂质原子的活性和修复离子注入引起的晶格损伤，有源区制备完的结构如图4所示。通过刻蚀高K围场介质6形成了高K围栅介质7，高K围栅介质7的厚度范围为0.05μm-0.5μm，高K围栅介质7的刻蚀深度要足以保证器件的开启，形成的高K围栅场介质结构如图5所示。

淀积并刻蚀金属，形成栅端金属电极8和源端金属电极9，正面电极制备后的结构如图6所示，其中，栅端金属电极8和高K围栅介质7构成了金属高K围栅结构。淀积背面金属，形成漏端金属电极10。

高K围栅场介质是立方形的或圆柱型的，圆柱型的高K围栅场介质纵向双扩散功率器件结构如图7所示。

实施例2

本实施例与实施例1的区别在于，本实施例中的高K围场介质6部分包围半导体漂移区2，此时高K围场介质6不与半导体漏区1接触，纵向双扩散功率器件结构如图8所示。

实施例3

本实施例与实施例1的区别在于，本实施例中的半导体漂移区2位于高K围场介质6的周围，半导体体接触区5环绕在半导体源区4的外部，半导体阱区3和半导体源区4环绕在高K围栅介质7的周围，高K围栅介质7的内部设置有栅端金属电极8，构成了金属高K围栅结构。图9为高K围栅场介质被制备于有源区内部的纵向双扩散功率器件结构，制备于有源区内部的高K围栅场介质也可以对半导体漂移区2以及导电沟道进行全面地调制。沿图9中BB'线的半原胞结构如图10所示。

实施例4

本实施例与实施例1的区别在于，半导体漏区1替换为半导体集电区11，半导体集电区11为高掺杂，掺杂类型与半导体漂移区2的掺杂类型相反。高K围栅场介质制备在纵向绝缘栅双极晶体管中，高K围栅场介质的作用与在纵向双扩散功率器件中一致，高K围栅场介质制备于对称的纵向绝缘栅双极晶体管中的结构如图11所示。

实施例5

本实施例与实施例4的区别在于设置有半导体缓冲层12，设置于半导体集电区11上方，半导体缓冲层12为中掺杂，掺杂类型与半导体漂移区2的掺杂类型一致。高K围栅场介质制备于非对称的纵向绝缘栅双极晶体管中的结构如图12所示。