一种水平同质结双极性晶体管及其制备方法
阅读说明：本技术 一种水平同质结双极性晶体管及其制备方法 (Horizontal homojunction bipolar transistor and preparation method thereof ) 是由 曾祥斌 王士博 王文照 胡一说 陆晶晶 肖永红 周宇飞 王曦雅 王君豪 陈铎 许 于 2020-12-24 设计创作，主要内容包括：本发明公开了一种水平同质结双极性晶体管及其制备方法,属于微电子技术领域,包括：P型掺杂单晶硅、SiO-2氧化层、N型MoS-2薄膜、P型MoS-2薄膜和电极层；其中,SiO-2氧化层位于P型掺杂单晶硅的上表面；N型MoS-2薄膜和P型MoS-2薄膜均位于SiO-2氧化层的上表面,且N型MoS-2薄膜和P型MoS-2薄膜横向连接；电极层分别位于N型MoS-2薄膜和P型MoS-2薄膜的上表面,各电极层之间不相互连接。N型MoS-2薄膜和P型MoS-2薄膜均以MoS-2作为载流子,载流子迁移率高,界面态少,从而使得对应的水平同质结双极性晶体管放大系数高；另外,本发明所提供的水平同质结双极性晶体管可以设置极小尺寸的基区宽度,以及实现发射区载流子浓度远远大于基区载流子浓度,从而实现极高的共射极放大系数。(The invention discloses a horizontal homojunction bipolar transistor and a preparation method thereof, belonging to the technical field of microelectronics, and comprising the following steps: p-type doped monocrystalline silicon and SiO 2 Oxide layer, N-type MoS 2 Thin film, P-type MoS 2 A film and an electrode layer; wherein, SiO 2 The oxide layer is positioned on the upper surface of the P-type doped monocrystalline silicon; n type MoS 2 Thin film and P-type MoS 2 The films are all located on SiO 2 Upper surface of oxide layer, and N-type MoS 2 Thin film and P-type MoS 2 The films are transversely connected; the electrode layers are respectively positioned in the N-type MoS 2 Thin film and P-type MoS 2 The electrode layers are not connected to each other on the upper surface of the film. N type MoS 2 Thin film and P-type MoS 2 All films are MoS 2 As a carrier, the carrier mobility is high, and the interface state is few, so that the amplification factor of the corresponding horizontal homojunction bipolar transistor is high; in addition, the horizontal homojunction bipolar transistor provided by the invention can set the base region width with extremely small size, and the carrier concentration of the emitter region is far greater than that of the base region, so that the extremely high common emitter amplification factor is realized.)
技术领域
本发明属于微电子技术领域，更具体地，涉及一种水平同质结双极性晶体管及其制备方法。
背景技术
近年来，二维过渡金属硫族化合物(TMDCs)由于其具有优异的光、声、电、力、热等特性引起人们的广泛关注。以MoS2为例，本征MoS2为n型半导体，其带隙宽度随着其层数的改变而变化，单层MoS2为直接带隙半导体，其禁带宽度为1.8eV，随着MoS2层数的增加，其禁带宽度逐渐减小至1.2eV。MoS2具有极高的载流子迁移率，单层MoS2载流子迁移率可达到410cm2V-1s-1，多层载流子迁移率高达500cm2V-1s-1。
双极性晶体管(Bipolarjunctiontransistor，BJT)是传统的半导体器件。其在高速、大功率以及模拟集成电路等领域具有相当的应用和发展前景。
目前大多数基于二维材料构建的BJT多采用异质结堆叠的结构，异质结BJT的结构和制备工艺都比较复杂，需要转移或者在原材料上生长第二种材料，容易产生过多的界面态，工艺可控性低、放大系数低，影响器件的性能。而现有的水平同质结双极性晶体管采用电场调控或者溶液法掺杂的方式改变半导体材料的P型和N型，从而构成双极性晶体管。通过电场调控一种半导体材料的类型，所适用的材料种类极少，调控效果差，操作复杂，并且所加电场会严重影响晶体管中载流子的传输速度，使放大系数降低。通过溶液法掺杂的方式制备水平同质结双极性晶体管，器件可靠性低，工艺复杂、可重复性差，同样与传统CMOS工艺不兼容，并且使用溶液法掺杂的方式，很难具体控制双极性晶体管中发射区、基区、集电区的相关尺寸以及很难实现器件不同区域掺杂浓度的具体控制从而使得器件的放大系数较低。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种水平同质结双极性晶体管及其制备方法，其目的在于解决现有技术放大系数低的技术问题。
为实现上述目的，第一方面，本发明提供了一种水平同质结双极性晶体管，包括：P型掺杂单晶硅、SiO2氧化层、N型MoS2薄膜、P型MoS2薄膜和电极层；
其中，SiO2氧化层位于P型掺杂单晶硅的上表面；N型MoS2薄膜和P型MoS2薄膜均位于SiO2氧化层的上表面，且N型MoS2薄膜和P型MoS2薄膜横向连接；电极层分别位于N型MoS2薄膜和P型MoS2薄膜的上表面，各电极层之间不相互连接。
进一步优选地，SiO2氧化层的厚度为50nm-100nm；P型掺杂单晶硅的厚度为350μm-550μm；N型MoS2薄膜和P型MoS2薄膜的厚度为0.65nm-10nm。
进一步优选地，N型MoS2薄膜和P型MoS2薄膜之间通过共价键相连接。
进一步优选地，N型MoS2薄膜采用化学气相沉积法制备得到；P型MoS2薄膜采用低能离子注入掺杂法制备得到。
进一步优选地，电极层包括上下堆叠的两层金属。
进一步优选地，电极层的下层金属为Ti，厚度为5nm-15nm；电极层的上层金属为Au，厚度为60-100nm。
第二方面，本发明提供了一种水平同质结双极性晶体管的制备方法，包括以下步骤：
S1、选取上表面有SiO2氧化层的P型掺杂单晶硅作为衬底，在SiO2氧化层上制备N型MoS2薄膜，得到第一样品；
S2、在第一样品的表面进行第一次紫外光刻，显影后，得到部分N型MoS2薄膜暴露在外，部分N型MoS2薄膜被光刻胶覆盖的第二样品；
S3、采用低能离子注入法对所得第二样品进行掺杂，去胶后得到第三样品；
S4、在第三样品的表面进行第二次紫外光刻，显影后，获得部分区域为N型MoS2薄膜、部分区域为P型MoS2薄膜的第四样品；
S5、在所得第四样品的表面蒸镀金属，得到电极层，去胶后获得水平同质结双极性晶体管。
进一步优选地，步骤S1中，采用化学气相沉积法在SiO2氧化层上制备N型MoS2薄膜。
进一步优选地，紫外光刻包括：旋涂光刻胶，前烘、前曝、后烘和后曝操作；上述紫外光刻过程中，采用匀胶机先以1500r/min转动10～20s，再以4000r/min转动25～35s后，旋涂光刻胶；前曝时长为1.4s～2s；前烘的温度为90～100℃；后烘的温度为110～120℃；后曝时长为14s～20s。
进一步优选地，上述步骤S3中，采用低能离子注入法对所得第二样品掺杂的过程中，掺杂气体为O2，压强为3～7Pa，掺杂射频功率3W～10W，掺杂时间为20～40s。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、本发明提供了一种水平同质结双极性晶体管，包括N型MoS2薄膜、P型MoS2薄膜，该薄膜以MoS2作为载流子，载流子迁移率高，界面态少，从而使得对应的水平同质结双极性晶体管放大系数高。另外，本发明所提供的水平同质结双极性晶体管可以设置极小尺寸的基区宽度，以及实现发射区载流子浓度远远大于基区载流子浓度，从而实现极高的共射极放大系数。
2、本发明所提供的水平同质结双极性晶体管中，N型MoS2薄膜通过化学气相沉积法制备，P型MoS2薄膜通过对N型MoS2薄膜进行低能离子注入的方式获得，低能离子注入的掺杂方式可以实现对N型MoS2薄膜有效、可控、高效、绿色掺杂，掺杂后的薄膜依旧通过共价键的方式连接，载流子迁移率高，界面态少。
3、本发明所提供的水平同质结双极性晶体管，电极层为上下堆叠的两层金属，电极层的下层金属为Ti，电极层的上层金属为Au，其中，Ti金属与N型MoS2薄膜及P型MoS2薄膜形成欧姆接触，降低接触电阻；而Au金属导电性极高，同时避免Ti金属被空气中氧气氧化，提高器件的可靠性。
4、本发明所提供的水平同质结双极性晶体管，材料种类少，避免产生不同材料晶格适配的问题；界面态少，减少对载流子移动的散射，采用异质结堆叠结构的双极性晶体管需要定向转移一种材料到另一种材料上，转移过程复杂、效率低，对材料的损伤大，降低载流子迁移率，同时可能会产生材料晶格失配的情况，使共射极放大系数降低。采用垂直同质结双极性晶体管会严重减小载流子的迁移率，使得共射极放大系数大幅下降，同时材料接触的地方会产生一定程度的褶皱，可能会严重影响器件的性能。
5、本发明提供了一种水平同质结双极性晶体管的制备方法，采用低能离子注入法，通过光刻胶选择性地遮挡特定区域，可控、有选择性地掺杂MoS2薄膜，将N型MoS2选择性掺杂成P型MoS2，所得水平同质结双极性晶体管的载流子迁移率高，界面态少，共射极放大系数高。
6、本发明所提供的水平同质结双极性晶体管的制备方法，可以通过改变相关的光刻参数，设置极小尺寸的基区宽度，使基区宽度远远小于基区少子的扩散长度，大大减少发射极电流在基区的复合；且本发明可以通过改变低能离子的注入参数，使得发射区载流子浓度远远大于基区载流子浓度，使发射区向基区的正向注入电流远大于由基区向发射区的反向注入电流，从而实现极高的共射极放大系数。
7、本发明所提供的水平同质结双极性晶体管的制备方法，采用化学气相沉积法在SiO2氧化层上制备N型MoS2薄膜，相比较于机械剥离法，该方法所制备的膜尺寸更大，更加利于相关微电子器件的构建。
8、本发明所提供的水平同质结双极性晶体管的制备方法，采用低能离子注入，相比于化学掺杂，可控性更好，选择性更灵活，更加绿色环保，与CMOS工艺兼容性较好，对二维材料的损伤较小，在微电子领域有着广阔的应用前景。
9、本发明所提供的水平同质结双极性晶体管的制备方法，采用电子束蒸发法制备器件的接触电极。相比较于热蒸发法，制备得到的电极层更加致密，与MoS2材料的接触更加紧密，利于放大系数的提高。
10、本发明所提供的水平同质结双极性晶体管的制备方法，采用紫外光刻工艺制备出电极图形和特定的遮挡区域，相比较于电子束刻蚀工艺，更加经济，制备效率更高，更加利于批量化操作。
附图说明
图1是本发明第一方面所提出的水平同质结双极性晶体管的结构示意图；
图2是本发明第二方面所提出的水平同质结双极性晶体管的制备方法所对应的工艺流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
为了实现上述目的，第一方面，本发明提出了一种水平同质结双极性晶体管，如图1所示，包括：P型掺杂单晶硅1、SiO2氧化层2、N型MoS2薄膜3、P型MoS2薄膜4和电极层5；
其中，SiO2氧化层2位于P型掺杂单晶硅1的上表面；N型MoS2薄膜3和P型MoS2薄膜4均位于SiO2氧化层2的上表面，且N型MoS2薄膜3和P型MoS2薄膜4横向连接；其中，P型MoS2薄膜为两段，N型MoS2薄膜位于两段P型MoS2薄膜的中间；N型MoS2薄膜3和P型MoS2薄膜4共同覆盖SiO2氧化层2的上表面；N型MoS2薄膜和P型MoS2薄膜之间通过共价键相连接；电极层5分别位于N型MoS2薄膜3和P型MoS2薄膜4的上表面，各电极层之间不相互连接。
优选地，电极层包括上下堆叠的两层金属。电极层的下层金属51为Ti，厚度为5nm-15nm；电极层的上层金属52为Au，厚度为60-100nm。具体的，电极层分别为Ti/Au发射极电极、Ti/Au基极电极和Ti/Au集电极；其中，Ti/Au发射极电极位于一段P型MoS2薄膜的上表面，Ti/Au集电极位于另一段P型MoS2薄膜的上表面；Ti/Au基极电极位于N型MoS2薄膜的上表面；且上述Ti/Au发射极电极、Ti/Au基极电极和Ti/Au集电极互相之间没有接触。
优选地，SiO2氧化层的厚度为50nm-100nm；P型掺杂单晶硅的厚度为350μm-550μm；N型MoS2薄膜和P型MoS2薄膜的厚度为0.65nm-10nm。具体的，N型MoS2薄膜可以采用化学气相沉积法制备得到；P型MoS2薄膜可以采用低能离子注入掺杂法制备得到。
第二方面，本发明提供了一种上述水平同质结双极性晶体管的制备方法，对应的工艺流程图如图2所示，包括以下步骤：
S1、选取上表面有SiO2氧化层的P型掺杂单晶硅作为衬底，在SiO2氧化层上制备N型MoS2薄膜，得到第一样品；
具体的，本实施例中，将表面有SiO2氧化层(厚度为50nm)的P型掺杂单晶硅(厚度为350μm)作为衬底，使用丙酮对其超声5min，去除其表面的有机杂质。再用乙醇对其超声5min，去除其表面的丙酮。然后用去离子水对其超声5min，去除其表面的乙醇。最后使用氮气枪去除其表面的去离子水。其中，上述单晶硅的尺寸为20mm×30mm。另外裁剪一块尺寸为(8～12)mm×30mm的钼片。使用水磨砂纸打磨其表面，去除其表面的氧化层。使用丙酮对其超声5min，去除其表面的有机杂质。再用乙醇对其超声5min，去除其表面的丙酮。然后用去离子水对其超声5min，去除其表面的乙醇。最后使用氮气枪去除其表面的去离子水。然后，采用化学气相沉积法在SiO2氧化层上制备N型MoS2薄膜，具体为：使用丙酮、乙醇、去离子水依次清洗并干燥两块相同的石英舟，分别将其编号为一号和二号，其内径皆为33mm。一号石英舟内铺入一定长度的高纯度硫粉，二号石英舟放入上述处理完的钼片，钼片上均匀铺入高纯度MoO3粉末，并将P型掺杂单晶硅倒扣至钼片上。上述化学气相沉积法用到的管式炉具有一前一后两个升温曲线可控的温区，前温区靠近进气口，后温区靠近排气口。将一号石英舟放入前温区，二号石英舟放入后温区。对管式炉持续通入固定流速的Ar气，使管式炉中处于Ar气气氛。通过设置温度曲线，使前温区达到130～170℃的时候，后温区达到790℃～830℃的温度，并维持各自温度5～30min，自然降温至室温，倒扣的硅片上长出N型MoS2薄膜，得到第一样品，如图2中的步骤①所示。其中，Ar气流速为40～80sccm；MoO3的质量为2～6mg，硫粉的质量为300mg～1100mg。
S2、在第一样品的表面进行第一次紫外光刻，显影后，得到部分N型MoS2薄膜暴露在外，部分N型MoS2薄膜被光刻胶覆盖的第二样品；
具体的，紫外光刻包括：旋涂光刻胶，前烘、前曝、后烘和后曝操作；上述紫外光刻过程中，采用匀胶机先以1500r/min转动10～20s，再以4000r/min转动25～35s后，旋涂光刻胶；前曝时长为1.4s～2s；前烘的温度为90～100℃；后烘的温度为110～120℃；后曝时长为14s～20s。上述显影操作中，显影液与水的比例为1:4；处理时长为40～50s，然后在水中清洗10～20s。
本实施例中，将上述化学气相沉积获得的第一样品放置于匀胶机上，设置匀胶机转速为1500r/min，持续15s，4000r/min持续30s。然后放置于热板以97℃加热2min。然后使用MA-8光刻机对硅片进行光刻，曝光时间1.5s，之后再将硅片放置于热板并以115℃加热2min，然后再曝光，曝光时间15s。将曝光后的硅片先放置于显影液和水1:4比例的混合溶液中放置45s，然后放于清水中清洗15s，最后用氮气枪吹干，部分N型MoS2薄膜暴露在外，部分N型MoS2薄膜被光刻胶覆盖的第二样品，如图2中的步骤②所示。
S3、采用低能离子注入法对所得第二样品进行掺杂，去胶后得到第三样品；
具体的，掺杂气体可以为O2或N2。本实施例中将掺杂气体优选为O2，压强为3～7Pa，掺杂射频功率3W～10W，掺杂时间为20～40s。具体的，使用低能离子注入对第二样品进行掺杂。在高真空下，通入60sccm氧气并设定压强为5pa，开启射频电源，启辉后迅速将功率调整至设定功率，低能离子注入掺杂一定时间后，先后放置于丙酮和异丙醇溶液，去除光刻胶，最后用去离子水清洗并用氮气枪吹去去离子水，得到第三样品，如图2中的步骤③所示。
S4、在第三样品的表面进行第二次紫外光刻，显影后，获得部分区域为N型MoS2薄膜、部分区域为P型MoS2薄膜的第四样品；
具体的，和步骤S2类似，紫外光刻包括：旋涂光刻胶，前烘、前曝、后烘和后曝操作；上述紫外光刻过程中，采用匀胶机先以1500r/min转动10～20s，再以4000r/min转动25～35s后，旋涂光刻胶；前曝时长为1.4s～2s；前烘的温度为90～100℃；后烘的温度为110～120℃；后曝时长为14s～20s。
本实施例中，将第三样品放置于匀胶机上，设置匀胶机转速为1500r/min，持续15s，4000r/min持续30s。然后放置于热板以97℃加热2min。然后使用MA-8光刻机对硅片进行光刻，曝光时间1.5s，之后再将硅片放置于热板并以115℃加热2min，然后再曝光，曝光时间15s。将曝光后的硅片先放置于显影液和水1:4比例的混合溶液中放置45s，然后放于清水中清洗15s，最后用氮气枪吹干，得到部分区域为N型MoS2薄膜、部分区域为P型MoS2薄膜的第四样品，如图2中的步骤⑤所示。
S5、在所得第四样品的表面蒸镀金属，得到电极层，去胶后获得水平同质结双极性晶体管。
具体的，使用电子束蒸发对第四样品蒸镀Ti/Au电极；本实施例中，Ti的厚度为10nm，Au的厚度为80nm，如图2中的步骤⑥所示，然后将所得样品先后放置于丙酮和异丙醇溶液，去除光刻胶，最后用去离子水清洗并用氮气枪吹去去离子水，得到水平同质结双极性晶体管，如图2中的步骤⑦所示。
至此，水平同质结双极性晶体管的制备完成。
现借助具体实例进一步详细说明本发明所提供的水平同质结双极性晶体管的制备技术：
实施例1、
一种水平同质结双极性晶体管的制备方法，包括以下步骤：
S1、选取上表面有SiO2氧化层的P型掺杂单晶硅作为衬底，在SiO2氧化层上制备N型MoS2薄膜，得到第一样品；
S2、在第一样品的表面进行第一次紫外光刻，显影后，得到部分N型MoS2薄膜暴露在外，部分N型MoS2薄膜被光刻胶覆盖的第二样品；
S3、采用低能离子注入法对所得第二样品进行掺杂，去胶后得到第三样品；
S4、在第三样品的表面进行第二次紫外光刻，显影后，获得部分区域为N型MoS2薄膜、部分区域为P型MoS2薄膜的第四样品；
S5、在所得第四样品的表面蒸镀金属，得到电极层，去胶后获得水平同质结双极性晶体管。
本实施的具体操作过程与上述第二方面所提供的水平同质结双极性晶体管的制备方法的具体操作过程相似(相同部分，不做赘述)，区别在于，本实施例在采用化学气相沉积法在SiO2氧化层上制备N型MoS2薄膜时，采用尺寸为10mm×30mm的钼片；且通过设置温度曲线，使前温区达到170℃的时候，后温区达到830℃的温度，并维持各自温度15min，自然降温至室温，倒扣的硅片上长出N型MoS2薄膜，得到第一样品，其中，Ar气流速为60sccm；MoO3的质量为6mg，硫粉的质量为800mg。另外，采用低能离子注入法对所得第二样品进行掺杂时，本实施例在高真空下，通入氧气并设定压强为5pa，开启射频电源，启辉后迅速将功率调整至3W，低能离子注入掺杂30s。
实施例2、
一种水平同质结双极性晶体管的制备方法，包括以下步骤：
S1、选取上表面有SiO2氧化层的P型掺杂单晶硅作为衬底，在SiO2氧化层上制备N型MoS2薄膜，得到第一样品；
S2、在第一样品的表面进行第一次紫外光刻，显影后，得到部分N型MoS2薄膜暴露在外，部分N型MoS2薄膜被光刻胶覆盖的第二样品；
S3、采用低能离子注入法对所得第二样品进行掺杂，去胶后得到第三样品；
S4、在第三样品的表面进行第二次紫外光刻，显影后，获得部分区域为N型MoS2薄膜、部分区域为P型MoS2薄膜的第四样品；
S5、在所得第四样品的表面蒸镀金属，得到电极层，去胶后获得水平同质结双极性晶体管。
本实施的具体操作过程与上述第二方面所提供的水平同质结双极性晶体管的制备方法的具体操作过程相似(相同部分，不做赘述)，区别在于，本实施例在采用化学气相沉积法在SiO2氧化层上制备N型MoS2薄膜时，采用尺寸为12mm×30mm的钼片；且通过设置温度曲线，使前温区达到170℃的时候，后温区达到830℃的温度，并维持各自温度15min，自然降温至室温，倒扣的硅片上长出N型MoS2薄膜，得到第一样品，其中，Ar气流速为60sccm；MoO3的质量为6mg，硫粉的质量为800mg。另外，采用低能离子注入法对所得第二样品进行掺杂时，本实施例在高真空下，通入氧气并设定压强为5pa，开启射频电源，启辉后迅速将功率调整至3W，掺杂30s。
由于制备水平同质结双极性晶体管的步骤是相同的，各个实施例之间的区别仅仅是各个参数的区别的，上述实例仅仅给出了个别实施例中的参数；具体实例如下表1所示，表1列出了水平同质结双极性晶体管的制备方法实施例，需要说明的是，表1中的编号1和编号2分别对应上述实施例1和实施例2。
表1
综上所述，本发明公开的一种水平同质结双极性晶体管及其制备方法，采用低能离子注入法，可控、有选择性地掺杂MoS2薄膜，将N型MoS2选择性掺杂成P型MoS2，所得水平同质结双极性晶体管的载流子迁移率高，界面态少，共射极放大系数高，同时其制备工艺简单绿色可控、与传统CMOS工艺兼容，对二维材料的损伤较小，在微电子领域有着广阔的应用前景。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。