阅读说明：本技术 半导体器件 (Semiconductor device with a plurality of transistors ) 是由 韩广涛 葛薇薇 于 2020-07-29 设计创作，主要内容包括：公开了一种半导体器件,包括衬底和位于衬底上的体区,体区上表面包括依次连接的集电区、基区和发射区,在集电区和基区区域中包括场氧区,在该场氧区上包括场板结构,该场板结构为阶梯场板结构。本发明的半导体器件的场板结构在集电区与基区之间的PN结反偏时,可以调节集电区电场,辅助耗尽集电区,在不影响集电区的尺寸和掺杂浓度的情况下,提升器件的耐压,并且阶梯场板结构在集电区和基区区域中提供不同规格的调节电场,针对不同位置提供不同的调节电场,提升了场板结构的应用效果,提升器件性能。(The semiconductor device comprises a substrate and a body region positioned on the substrate, wherein the upper surface of the body region comprises a collector region, a base region and an emitter region which are sequentially connected, the collector region and the base region comprise field oxide regions, the field oxide regions comprise field plate structures, and the field plate structures are stepped field plate structures. According to the field plate structure of the semiconductor device, when PN junctions between the collector region and the base region are reversely biased, the electric field of the collector region can be adjusted, the collector region is exhausted in an auxiliary mode, the withstand voltage of the device is improved under the condition that the size and the doping concentration of the collector region are not influenced, the stepped field plate structure provides adjusting electric fields with different specifications in the collector region and the base region, different adjusting electric fields are provided for different positions, the application effect of the field plate structure is improved, and the performance of the device is improved.)

半导体器件

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件。

背景技术

BJT(Bipolar Junction Transistor，双极结型晶体管)器件为一种常用的半导体器件，包括基地、集电极和发射极，一般工作在低压情况下，例如集电极接5V电压，基极接一电流，在发射极输出电流，有时需要将BJT器件应用在高压场合，提升集电极电压，集电极电压提升就需要提升集电极与基极之间的耐压，即BJT器件的共基极组态的击穿电压BVcbo(发射极开路时，基极与集电极之间所能承受的最高反向电压)。

在传统技术中，提升BVcbo一般采用降低集电区掺杂浓度或制作更大的集电区来提升耐压，降低集电区掺杂浓度会影响BJT器件的电流能力，制作更大的集电区域会增大器件体积，占用芯片面积。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件，从而在不改变集电区域的掺杂浓度和芯片占用面积的情况下提升器件性能。

根据本发明的一方面，提供一种半导体器件，包括：

衬底和位于所述衬底上的体区，所述体区的上表面包括依次连接的集电区、基区和发射区，其中，

在所述集电区和所述基区区域中包括场氧区，在所述场氧区上包括场板结构，所述场板结构为阶梯场板结构，在所述集电区和所述基区区域中提供不同规格的调节电场。

可选地，在所述半导体器件的纵截面上，所述集电区的尺寸大于所述基区的尺寸。

可选地，在所述半导体器件的纵截面上，所述基区的尺寸大于所述发射区尺寸。

可选地，在所述半导体器件的纵截面上，所述集电区和所述基区呈L型嵌套设置，所述发射区嵌套在所述基区的L型包围空间中。

可选地，所述基区与基极电连接，所述场板结构与所述基极电连接。

可选地，所述发射区连接导线电引出为所述半导体器件的发射极。

可选地，所述集电区包括位于上表面的集电极引出区，所述基区上表面包括基极引出区，所述场氧区位于所述集电极引出区与所述基极引出区之间，隔离所述集电极引出区与所述基极引出区。

可选地，在所述半导体器件的俯视面上，所述场板结构的投影区域与所述基区和所述集电区均相交。

可选地，所述半导体器件为NPN型双极结型晶体管或PNP型双极结型晶体管。

可选地，所述场氧区上还包括氧化物区，所述场板结构位于所述氧化物区上，所述氧化物区为厚氧化物层。

本发明提供的半导体器件包括衬底和位于衬底上的体区，体区上表面包括依次连接的集电区、基区和发射区，在集电区和基区区域中包括场氧区，在该场氧区上包括场板结构，该场板结构为阶梯场板结构，在集电区与基区之间的PN结反偏时，场板结构在集电区和基区区域中提供不同规格的调节电场，对不同的位置提供不同的调节电场调节集电区电场，辅助提升场板结构耗尽集电区的效果，提升器件的耐压，提升性能。

提高集电区尺寸，提高集电区的载流子浓度，提高器件的电流能力，降低沟道电阻，提升耐压。

降低发射区尺寸，为集电区提供尺寸拓展空间，保障集电区尺寸的提升，提升器件性能。

发射区直接作为发射极电引出，降低电引出区的空间占用，为器件的其它区域的拓展提供空间，提升性能。

场板结构与基区均电连接至基极，即场板结构的电压与基极电压相同，可自调节电场，无需额外提供场板结构工作电源，提高实用性。

在场板结构与场氧区之间设置氧化物区，可进一步提高器件耐压。

集电区在半导体器件的纵截面呈L型，场板结构的投影覆盖住该L型集电区的转折区域，对应覆盖更多的集电区和基区构成的PN结结面，提升场板技术的应用效果，提升器件耐压。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本发明实施例的半导体器件的结构示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1示出了根据本发明实施例的半导体器件的结构示意图。

如图所示，图1为纵截面结构示意图，本实施例的半导体器件100为BJT器件，包括衬底110、集电区120、基区130、发射区140，集电区120位于衬底110上，基区130位于集电区120上表面，发射区140位于基区130上表面，集电区120上表面包括集电极引出区121(连接至集电极C)，基区131上表面包括基极引出区131(连接至基极B)，在半导体器件100的上表面(也是集电区120、基区130和发射区140构成的体区上表面)，集电极引出区121、基极引出区131和发射区140为有源区且依次间隔分布，且集电极引出区121和基极引出区131通过第二隔离区152隔离，基极引出区131和发射区141通过第一隔离区151隔离。其中，在第二隔离区152(对应于集电极引出区121和基极引出区131之间的场氧区，场板结构160可直接设置在该场氧区上)上设置有场板结构160，该场板结构160电连接至基极B，与基极引出区131电连接，获得与基极相同的电位。

集电极引出区121、集电极120和发射区140均为第一导电类型掺杂，其中，发射区140自身可直接作为发射极引出区电引出构成发射极E，集电极引出区121与集电区120的掺杂浓度不同，以实现BJT器件的结构要求。

基区130和基极引出区131为第二导电类型掺杂，其掺杂浓度不同，以实现BJT器件的结构要求。对应于NPN型BJT器件，第一导电类型掺杂为N型掺杂，第二导电类型掺杂为P型掺杂；对应于PNP型BJT器件，第一导电类型掺杂为P型掺杂，第二导电类型掺杂为N型掺杂。其中，衬底110可以是P型硅衬底或N型硅衬底。

在本实施例的半导体器件100中，在如图1所示的纵截面上，集电区120和基区130为L型嵌套设置，发射区140嵌套在基区130的L型的包围空间中，整体形成由左上角向右下角的同源辐射状，减小对载流子要求低的发射区140尺寸，可以提供尺寸更大的集电区120，提供更多的集电区载流子，提高半导体器件100的电流能力；或者是以更大的尺寸提供相同的载流子数量，而集电区整体掺杂浓度低，可提高耐压，同时由于场板结构对集电区的辅助耗尽效果，可以保障器件的电流能力。

第一隔离区151(氧化物区)和第二隔离区152(氧化物区)设置在半导体器件100体区上，其材质为硅氧化物，可以用于隔离发射极、基极与集电极，且在制作集电极引出区121、基极引出区131和发射区140时可以用作掩膜对准注入相应的掺杂杂质，该硅氧化物层可以采用硅局部氧化隔离技术制作。

场板结构160设置在集电极引出区121和基极引出区131之间的第二隔离区152上，在集电区与基区之间的PN结反偏时，对应调节半导体器件100体区上表面的集电极引出区121和基极引出区131之间的电场，辅助耗尽集电区120，提高集电极C于基极B之间的耐压，设计该场板结构160可以在不调整原半导体器件100的集电区120的掺杂浓度和横向尺寸的情况下提高集电极和基极之间耐压，提高器件性能。其中，本发明的场板结构160所应用的场板技术可以适用于厚氧化物，即第二隔离区152为厚氧化物层构成的区域，该厚氧化物层的厚度可达20000埃，提高耐压；或者第二隔离区152为浅沟槽隔离。

场板结构160包括第一场板结构161和第二场板结构162，第一场板结构161和第二场板结构162均包括下层的场板氧化层和上层的多晶硅层，多晶硅层连接电极接收电场控制电压(在本实施例中，该多晶硅层在半导体器件100体区外与基极电连接)，场板氧化层与半导体器件100的场氧区接触连接，隔离多晶硅层与半导体体区的直接电连接，达成场效应，以电场调控半导体器件100的相应区域的电学性能，提升器件耐压，其中，第一场板结构161的第一场板氧化层11的厚度小于第二场板结构162的第二场板氧化层21的厚度，以形成阶梯场板结构，在基区130(基极引出区131)至集电区120(集电极引出区121)之间形成不同规格(包括场源至体区上表面的距离，即场板结构的多晶硅层下表面至体区上表面的距离)的调节电场，对基极至集电极之间的体区的不同区域提供不同的调节电场，提升场板结构的应用效果，提升器件性能。在本实施例中，场板结构160为两阶的阶梯场板结构，但本发明的实施不限于两阶，还可以设置更多阶。

其中，在半导体器件100的俯视面上，场板结构160的投影区域与基区130和集电区120均相交，使场板结构160提供的电场可以同时对基区130和集电区120进行直接调控，提高对基区和集电区构成的PN结的调控效果，提高场板技术的实施效果，进一步提高器件耐压，在本实施例中，第一场板结构161较第二场板结构162靠近基区130，第一场板结构161提供的调节电场对应调节基区130与集电区120形成的PN结结面区域的电场。

同时，在第二隔离区152设置场板结构160与调整集电区120的掺杂浓度和尺寸设计相互独立，可以同时实施，进一步提高器件耐压。

本发明的半导体器件在集电区与基区之间的隔离区上设置场板结构，调节对应的集电区至基区的体区电场，辅助耗尽集电区，无需对集电区的掺杂浓度和尺寸进行调整，即可提升器件耐压，保障集电区的掺杂浓度，保障了载流子浓度，保障了器件电流性能，获得了电流性能和耐压性能均优异的半导体器件。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。