阅读说明：本技术 一种碳化硅肖特基钳位晶体管及其制备方法 (Silicon carbide Schottky clamp transistor and preparation method thereof ) 是由 温正欣 叶怀宇 张新河 陈施施 张国旗 于 2019-10-22 设计创作，主要内容包括：本发明涉及半导体器件领域,公开了一种碳化硅肖特基钳位晶体管,包括一N+型衬底集电区(1),位于所述N+型衬底集电区的一N型集电区(2)和一P型基区(3)；位于所述P型基区的一N+型发射区(4),所述N+型发射区(4)内设置一P+型基区接触区(5)；氧化隔离层(6),所述氧化隔离层(6)位于N+发射区(4)的侧壁和P型基区(3)以及N型集电区(2)的侧壁；本发明还提供了肖特基钳位晶体管的制备方法,利用碳化硅不同晶面的氧化速率不同,Ni金属和N型P型碳化硅形成接触现象不同的特性,大幅降低了器件制备工艺难度和成本。(The invention relates to the field of semiconductor devices, and discloses a silicon carbide Schottky clamp transistor which comprises an N + type substrate collecting region (1), an N type collecting region (2) and a P type base region (3), wherein the N type collecting region and the P type base region are positioned in the N + type substrate collecting region; an N + type emitter region (4) positioned on the P type base region, wherein a P + type base region contact region (5) is arranged in the N + type emitter region (4); the oxide isolation layer (6) is positioned on the side wall of the N + emitter region (4), the side wall of the P-type base region (3) and the side wall of the N-type collector region (2); the invention also provides a preparation method of the Schottky clamp transistor, and the difficulty and the cost of the device preparation process are greatly reduced by utilizing the characteristics that different crystal faces of silicon carbide have different oxidation rates and the contact phenomena of Ni metal and N-type P-type silicon carbide are different.)

一种碳化硅肖特基钳位晶体管及其制备方法

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种碳化硅肖特基钳位晶体管及其制备方法。

背景技术

TTL是Transistor-Transistor Logic的缩写，主要由BJT(Bipolar JunctionTransistor即双极结型晶体管)，和电阻构成，TTL电路是数字集成电路的一大门类。它采用双极型工艺制造，具有高速度的特点。但与CMOS电路相比，TTL电路的功耗较大，集成度相对较低。

STTL即肖特基钳位晶体管—晶体管逻辑，是一种改进型的TTL电路。肖特基钳位晶体管在双极结型晶体管的基区和集电区之间集成一个肖特基二极管。当晶体管工作在正向有源区时，晶体管的基区/集电区结反偏，集成的肖特基二极管反偏，在电路中不起作用。当晶体管工作在饱和区时，基区/集电区结正偏，由于肖特基二极管的开启电压小于基区/集电区的内建势，大部分过剩基极电流都被肖特基二极管从基区中分流。这样存储在基区和集电区的过剩少子数量大幅减少，存储时间减少，提高了器件的开关速度，降低了器件的工作能耗，进一步的降低了集成电路的总功耗。

随着碳化硅材料及半导体工艺技术的进步，利用碳化硅优良的材料特性制造碳化硅集成电路逐渐被提上了日程。TTL电路作为一种双极型集成电路，因其内部器件结构中不存在低良率、低高温可靠性的MOS结构，而被认为是较为理想的碳化硅数字集成电路。借助碳化硅半接触的一些特性，可以开发出结构简单，性能高的碳化硅肖特基钳位二极管，进而应用在碳化硅STTL电路中。

发明内容

(一)要解决的技术问题

本发明的目的是提出一种碳化硅肖特基钳位晶体管器件，该器件具有较低的关断功耗，且制造工艺简单，便于制造高性能碳化硅STTL集成电路。

(二)技术方案

本发明的技术方案综合考虑材料特性、工艺难度、器件性能和成本等方面，提供一种碳化硅肖特基钳位晶体管，包括一N+型衬底集电区(1)，位于所述N+型衬底集电区的一N型集电区(2)和一P型基区(3)；位于所述P型基区的一N+型发射区(4)，所述N+型发射区(4)内设置一P+型基区接触区(5)；氧化隔离层(6)，所述氧化隔离层(6)位于N+发射区(4)的侧壁和P型基区(3)以及N型集电区(2)的侧壁；一发射极(7)，所述发射极(7)位于N+型发射区(4)的上方，基极(8)位于所述P+型基区接触区(5)的上方，集电极(9)覆盖所述氧化隔离层(6)和N+型衬底集电区(1)，所述集电极(9)部分覆盖所述P型基区(3)；所述集电极(9)和P型基区(3)形成肖特基接触，所述集电极(9)与N+衬底集电区(1)形成欧姆接触。

优选的，所述N+型衬底集电区(1)为碳化硅N型高掺衬底，掺杂浓度为1×10¹⁸cm^-3-1×10²¹cm^-3；所述N型集电区(2)的掺杂浓度为1×10¹⁵cm^-3-1×10¹⁸cm^-3，厚度1μm-20μm。

优选的，所述P型基区(3)的掺杂浓度为1×10¹⁵cm^-3-5×10¹⁷cm^-3，厚度为0.5μm-3μm；所述N+发射区(4)为重掺杂区域，掺杂浓度为1×10¹⁸cm^-3-1×10²¹cm^-3，厚度为0.2μm-1μm。

优选的，所述P+接触区(5)深度0.1μm至0.5μm，掺杂浓度5×10¹⁷cm^-3至1×10¹⁸cm^-3。

优选的，所述氧化隔离层(6)厚度为50nm-300nm。

优选的，所述发射极(7)和发射区(4)形成欧姆接触，所述发射极(7)材料为金属Ni；所述基极(8)和P+型基区接触区(5)形成欧姆接触，所述基极(8)材料为Ti/Al；所述集电极(9)材料为Ni。

本发明的另一方面，提供了一种制备碳化硅肖特基钳位晶体管的方法，包括以下步骤：

S1：在(0001)面的N+型衬底集电区(1)上生长N/P/N+外延层；

S2：刻蚀所述外延层至P型基区(3)，在所述P型基区(3)的一端部形成N+型发射区(4)；

S3：刻蚀所述外延层至N+型衬底集电区(1)；

S4：在所述P型基区(3)内形成P+型基区接触区(5)；

S5：热氧化法在所述N+发射区(4)的侧壁、P型基区(3)的侧壁以及N型集电区(2)的侧壁形成氧化层隔离层；

S6：溅射金属并剥离形成发射极(7)、基极(8)、集电极(9)。

优选的，所述S5具体为

S5.1通过在所述外延层{0001}面和{11-20}面的不同湿氧化速率形成{11-20}面厚度高于{0001}面厚度的氧化层；

S5.2使用BOE溶液腐蚀氧化层，去除{0001}面上的氧化层，保留{11-20}面上的部分氧化层形成氧化隔离隔离层(6)。

由于碳化硅{11-20}面上的氧化速率大约是{0001}面上的三倍，因此{0001}面上的氧化层完全去除后，{11-20}面上的氧化层尚有剩余，形成氧化隔离层(6)。

优选的，所述S6包括

S6.1涂胶光刻显，溅射金属Ni，厚度为200nm，剥离形成发射极、集电极；

S6.2涂胶光刻显影，溅射金属Ti/Al，厚度分别为20nm/80nm，剥离形成基极；

S6.3在975℃下快速热退火1分30秒，实现发射极与N+发射区的欧姆接触、基极和P+基区接触区的欧姆接触、集电极和N+型衬底集电区的欧姆接触、集电极和P型基区的肖特基接触。

优选的，形成P+型基区接触区(5)的方式为离子注入法。

(三)有益效果

本发明设计了一种碳化硅肖特基钳位晶体管，集电极金属延伸至基区之上，与基区形成肖特基接触。当晶体管工作在饱和区时，基区/集电区结正偏，由于集电极金属和基区构成的肖特基二极管的开启电压小于基区/集电区的内建势，大部分过剩基极电流都被肖特基二极管从基区中分流。这样关断过程中，存储在基区和集电区的过剩少子数量大幅减少，存储时间减少，提高了器件的开关速度，降低了器件的工作能耗，进一步的降低了集成电路的总功耗。

本发明提出的碳化硅肖特基二极管的制造过程中，利用了碳化硅材料在{0001}面和{11-20}面的氧化速率的不同的特性。由于碳化硅在{11-20}面的氧化速率大约为{0001}面的三倍，因此在各项同性的湿法腐蚀过程中，通过精准的掌握腐蚀速率，可以保证腐蚀去除{0001}面上由热氧化形成的氧化层，同时部分保留{11-20}面上的氧化层。介质该特性，可以很方便的制造本器件的氧化隔离层。提高了器件的工艺可靠性，降低了工艺难度和制造成本。

本发明还利用Ni和N型掺杂SiC容易形成欧姆接触，和P型掺杂SiC形成肖特基接触的特性，使用单一的集电极金属，同时实现了肖特基钳位晶体管的基区肖特基接触和集电极欧姆接触，降低了工艺难度和制造成本。

附图说明

图1为本发明碳化硅肖特基钳位晶体管结构示意图；

图2为本发明碳化硅肖特基钳位晶体管制造工艺流程图；

图3为本发明碳化硅肖特基钳位晶体管工艺步骤S1示意图；

图4为本发明碳化硅肖特基钳位晶体管工艺步骤S2示意图；

图5为本发明碳化硅肖特基钳位晶体管工艺步骤S3示意图；

图6为本发明碳化硅肖特基钳位晶体管工艺步骤S4示意图；

图7为本发明碳化硅肖特基钳位晶体管工艺步骤S5示意图；

图8为本发明碳化硅肖特基钳位晶体管工艺步骤S6示意图；

N+型衬底集电区1，N型集电区2，P型基区3，N+型发射区4，P+型基区接触区5，氧化隔离层6，发射极7，基极8，集电极9。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

实施例：

本发明实施例的一方面提供了一种碳化硅肖特基钳位晶体管，结构如图1所示，包括一N+型衬底集电区1，其上方依次为一N型集电区2，一P型基区3，一N+型发射区4。一P+型基区接触区5位于P型基区3之中，两个氧化隔离层6分别位于N+发射区4的侧壁和P型基区3以及N型集电区2的侧壁。一发射极7位于N+型发射区4的上方，一基极8位于P+型基区接触区5的上方，一集电极9覆盖部分P型基区3，且覆盖P型基区3和N型发射区2侧面的氧化隔离层6以及N+型衬底集电区1。

在本实施例中，优选的，所述N型高掺杂衬底1为大规模商业化的碳化硅N型高掺衬底，其掺杂浓度为1×10¹⁸cm^-3至1×10²¹cm^-3。所述N型集电区2的掺杂浓度为1×10¹⁵cm^-3至1×10¹⁸cm^-3，厚度1μm至20μm。所述P型基区3的掺杂浓度为1×10¹⁵cm^-3至5×10¹⁷cm^-3，厚度为0.5μm至3μm。所述N+发射区4位重掺杂区域，掺杂浓度为1×10¹⁸cm^-3至1×10²¹cm^-3，厚度为0.2μm至1μm。

在本实施例中，优选的，所述P+接触区5通过离子注入形成，深度0.1μm至0.5μm，掺杂浓度5×10¹⁷cm^-3至1×10¹⁸cm^-3。

在本实施例中，优选的，所述氧化隔离层6厚度为50nm至300nm，一般通过热氧化形成。

在本实施例中，优选的，所述发射极7选择金属Ni，和发射区4形成欧姆接触；所述基极8选择金属Ti/Al，和P+型基区接触区5形成欧姆接触；所述集电极9选择金属Ni，和P型基区3形成肖特基接触，和N+型衬底集电区1形成欧姆接触。

本发明实施例的另一方面，提供了制造该碳化硅肖特基钳位晶体管的制造方法，包括以下步骤：

步骤S1：在{0001}面的N+衬底上外延生长N/P/N+结构；

如图3所示，首先在N+型衬底1上外延生长N/P/N+结构。

步骤S2：刻蚀碳化硅至P型层，形成N+型发射区；

如图4所示，首先利用PECVD沉积一层厚度为1μm的SiO₂；涂胶光刻显影后，以光刻胶为掩膜，刻蚀SiO₂；再以SiO₂为掩膜刻蚀碳化硅至P型层3，形成N+型发射区4。

步骤S3：刻蚀碳化硅至N+衬底集电区；

如图5所示，利用PECVD沉积一层厚度为3μm的SiO₂；涂胶光刻显影后，以光刻胶为掩膜，刻蚀SiO₂；再以SiO₂为掩膜刻蚀碳化硅至N+衬底集电区1，形成基区3和衬底集电区2。清洗晶片后，在1200℃下进行氧化30分钟，使用BOE溶液洗去表面氧化层和刻蚀损伤层。

步骤S4：离子注入形成P+型基区接触区；

如图6所示，清洗外延片表面后，沉积厚二氧化硅，刻蚀二氧化硅形成注入掩膜。离子注入温度550℃，注入完成后RCA清洗碳化硅表面，沉积碳膜，并在1800℃以上退火激活30分钟，最终形成P+型基区接触区5。

步骤S5：氧化晶片，在表面形成隔离层；

如图7所示，再次清洗外延片表面，在1250℃下对外延片进行湿氧氧化，时间约2小时，原位退火30分钟后，在NO环境下退火1小时，温度均为1250℃。

步骤S6：湿法腐蚀晶片，完全去除{0001}面上的氧化层，保留{11-20}面上的氧化隔离层；

如图8所示，使用BOE溶液腐蚀氧化层，去除{0001}面上的氧化层。由于碳化硅{11-20}面上的氧化速率大约是{0001}面上的三倍，因此{0001}面上的氧化层完全去除后，{11-20}面上的氧化层尚有剩余，形成氧化隔离层6。

步骤S7：剥离形成发射极7、基极8、集电极9。

涂胶光刻显影后，溅射金属Ni，厚度为200nm，剥离形成发射极7、集电极9；再次涂胶光刻显影，溅射金属Ti/Al，厚度分别为20nm/80nm，剥离形成基极9。之后在975℃下快速热退火1分30秒，实现发射极7与N+发射区4的欧姆接触、基极8和P+基区接触区5的欧姆接触、集电极9和N+型衬底集电区1的欧姆接触、集电极9和P型基区3的肖特基接触。最终形成如图1所示的一种碳化硅肖特基钳位晶体管。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明。凡在本发明的精神和原则之内，通过改变某个区域厚度或掺杂浓度，改变栅介质层、欧姆接触选择的金属材料，均应包含在本发明的保护范围之内。