具体实施方式

尽管讨论了具体配置和排列，但是应当理解所述讨论仅是出于说明的目的来进行的。本领域技术人员将认识到的是，在不脱离本公开内容的精神和范围的情况下，可以使用其它配置和排列。本领域技术人员显然将认识到还可以在各种各样的其它应用中采用本公开内容。

要注意的是，在本说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的参考仅指示所描述的实施例可以包括特定的特征、结构或特性。此外，这样的短语未必是指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，结合明确或未明确描述的其它实施例实现这样的特征、结构或特性处于相关领域技术人员的知识范围之内。

一般而言，应当至少部分地根据上下文的使用来理解术语。例如，至少部分地基于上下文，如本文中使用的术语“一个或多个”可以用以在单数的意义上描述任何特征、结构或特性，或者可以用以在复数的意义上描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，还可以将术语“一”、“一个”或“该”再次理解为传达单数用法或者传达复数用法。

应当容易地理解，应当按照最广泛的方式解释本公开中的“在……上”、“在……上方”和“在……之上”的含义，使得“在……上”不仅意指直接地在某物上，而且包括在某物上且其间具有中间特征或层的含义，以及“在……上方”或者“在……之上”不仅意指在某物上方或之上的含义，而且包括在某物上方或之上且其间没有中间特征或层的含义(即，直接地在某物上)。

此外，文中为了便于描述可以采用空间相对术语，诸如“下面”、“下方”、“下部”、“上方”、“上部”等，以描述一个元件或特征与其它元件或特征的如图所示的关系。空间相对术语旨在包含除了附图所描绘的取向之外的处于使用或操作中的器件的不同取向。设备可以具有其它取向(旋转 90度或者处于其它取向上)，以及同样地，本文中使用的空间相对描述词可以是相应地解释的。

本文使用的术语“衬底”可以指期望在其上形成或处理材料层的任何工件。非限制性示例包括硅、锗、二氧化硅、蓝宝石、氧化锌、碳化硅、氮化铝、氮化镓、尖晶石、氧化物上硅、氧化物上碳化硅、氮化镓、氮化铟、氮化铝、玻璃、多晶二氧化硅、它们的组合或合金以及其它固态材料。衬底本身可以成像。添加到衬底顶部的材料可以成像，或者可以保持不成像。此外，衬底可以包括广泛的半导体材料，包括但不限于硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料(诸如玻璃、塑料或者蓝宝石晶圆)形成。

如文中使用的术语“层”指代包括具有厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是均匀或者非均匀的连续结构的区域，其具有小于该连续结构的厚度的厚度。例如，层可以位于所述连续结构的顶表面与底表面之间的任何成对水平面之间，或者位于所述顶表面和底表面处。层可以水平地延伸、垂直地延伸和/或沿锥形表面延伸。衬底可以是层，可以在其内包括一个或多个层，和/或可以具有位于其上、其上方和/ 或其下方的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或通孔)以及一个或多个电介质层。

如本文所用的术语“水平”将被理解为被定义成平行于衬底的平面或表面的平面，而考虑衬底的取向。术语“垂直”将指代垂直于如先前定义的“水平”的方向。诸如“在……上方”、“在……下方”、“底部”、“顶部”、“侧”(例如，侧壁)、“较高”、“较低”、“上部”、“在……之上”和“在……之下”的术语是相对于该水平平面定义的。术语“在……上”意指元件之间存在直接接触。术语“在……上方”将允许存在居间元件。

如本文所用，如果材料(例如，电介质材料或电极材料)如通过诸如x射线衍射(XRD)的技术所测量的表现出大于或者等于30％的结晶度，则该材料将被认为是“晶体”。无定形材料被认为是非晶体。

如本文所用，术语“第一”、“第二”和其它序数词将被理解为仅提供区分，而不施加任何特定的空间或时间顺序。

如本文所用，术语(元素的)“氧化物”将被理解为包括除了该元素和氧之外的额外元素，包括但不限于掺杂剂或合金。如本文所用，(元素的) “氮化物”一词应当被理解为包括除了该元素和氮之外的额外元素，包括但不限于掺杂剂或杂质。

如本文中所用，术语“镶嵌”应当被理解为意指镶嵌工艺。在这种工艺中，下层氧化硅绝缘层被成像有开口沟槽或沟道，导体应当位于沟槽或沟道中。在该绝缘体上沉积对沟槽显著地过填充的厚的铜涂层，以及使用化学机械平坦化(CMP)去除延伸到绝缘层的顶部上方的铜(被称为过载)。沉入到绝缘层的沟槽或沟道内的铜不被去除以及变为成像的导体。镶嵌工艺通常在每镶嵌阶段形成并且利用铜填充单个特征。双重镶嵌工艺通常立即形成并且利用铜填充两个特征。

此外，如本文中所用，“自对准双重成像(SADP)”是一种形式的双重成像。有时将其称为间隔划分、间隔体或侧壁辅助双重成像。SADP工艺使用一个光刻步骤以及额外沉积和蚀刻步骤来限定间隔体式特征。通常，在SADP工艺中，第一步骤是在衬底上形成心轴。然后，利用沉积层覆盖该图像。然后，对该沉积层进行蚀刻，其继而形成间隔体。最后，顶部部分经历化学机械研磨或平坦化(CMP)步骤。

本技术应用于一种新型垂直3D X-Point PCM存储器以及编程/读取方案等，以降低生产成本。新提出的三维存储架构提供更低的成本和其它益处。在所提出的针对垂直3Dx-point存储器的集成方案中，字线与替代金属一起形成，以及局部位线全部垂直于字线垂直地形成，其中，全局位线连接不同页面中的局部位线。PCM单元形成于字线的凹陷内，同时沉积双向阈值开关(OTS)薄膜作为连续膜(由于其绝缘体特性)。与常规的堆叠的设置3D x-point架构相比，该垂直3D X-point提供了更灵活的缩放和成本降低途径等。本文还给出了单元阵列架构的多个实施例。该新型架构的额外益处包括但不限于：对WL的替换不需要可能增加生产成本的额外的自对准双重成像(SADP)；在相邻存储单元之间的共享的WL和BL，以及由于共享的WL和BL的更低的WL和BL电阻。此外，在不同堆叠层之间没有未对准问题。该新型架构具有向更多堆叠层的高度可扩展性，而不需要增加光刻步骤。该新型技术可以扩展至其它电阻式存储技术。此外，本文公开的该新型技术可以利用到其它电阻式存储技术当中。

转到附图，图1A中示出了三维(3D)存储器的通用现有示例。具体而言，图1A是三维交叉点存储器的区段的等轴视图。该存储器包括第一层存储单元5和第二层存储单元10。在第一层存储单元5和第二层存储单元之间是沿X方向延伸的数个字线15。在第一层存储单元5上方是沿Y方向延伸的数个第一位线20，以及在第二层存储单元下方是沿Y方向延伸的数个第二位线25。此外，如从该图可以看出，位线-存储单元-字线-存储单元的顺序结构可以沿Z方向重复，以实现堆叠的配置。在任何情况下，可以通过选择性地激活对应于单元的字线和位线来访问单独存储单元。

在图1B中示出了图1A中的单元结构的单个区段100。其示出了连接至顶部单元堆叠层150的顶部单元位线110。堆叠层150由若干个层组成，在对该标准堆叠层150的改进中将在本文中描述所述若干个层。顶部单元字线130和底部单元字线140与顶部单元位线110垂直。底部单元堆叠层 160连接至底部单元字线140。底部单元位线120平行于顶部单元位线110。底部单元位线120耦合至底部单元堆叠层160。与单元堆叠层150类似，单元堆叠层160也由若干个层组成。图1A和图1B示出了3D X-Point存储单元的一般结构，在本文中使用术语3D X-Point存储单元来描述改进。图1A 描绘了沿Z(深度)方向来看的区段。该区段包括沿X(水平)方向延伸的数个字线(例如，字线130、140)、沿Y(垂直)方向延伸并且与存储单元 150的顶部单元阵列相对应的数个顶部单元位线(例如，位线110、120)、以及沿垂直方向延伸并且与存储单元160的底部单元阵列相对应的数个底部单元位线。将利用图1A-1B中所示的方向模型来进行对X方向和Y方向的参考。图1A-1B示出了3D X-Point存储单元的一般结构，以及在本文中使用术语3D X-Point存储单元来描述改进。取决于实施例，字线、顶部单元位线和底部单元位线通常可以是或可以不是根据20nm/20nm线/间隔 (L/S)图像形成的，以及形成于硅衬底上。此外，该存储器可以采用互补金属氧化物半导体(CMOS)技术。

如上文所述，通过本公开内容来解决针对每个堆叠层重新使用SADP 成像的问题。转到图2A，其是结构沿x方向的平面图，其示出了形成多层氮化物/多晶二氧化硅(poly或多晶Si)堆叠层200。堆叠层200包括交替的层，其具有多个氮化物层204和多个多晶二氧化硅层211。取决于实施例，所述层可以在氮化物层处于顶部位置和/或底部位置的情况下交替，如图2A 中所示。衬底201用于对多个氮化物/多晶二氧化硅堆叠层200的形成。图 2B-1是图2A中的堆叠层200的俯视视图。其示出了对多个孔202或沟道孔202的形成，所述孔穿入该堆叠层，以用于后续的存储单元和位线限定。孔202穿入堆叠层200的全部层直到衬底201。取决于实现方式，孔202可以或可以不部分地穿入通过堆叠层202和/或按照各种深度穿入堆叠层200。对于本文中的说明而言，孔202具有均匀深度，以及完全地穿入通过堆叠层200直到衬底201。然而，该实施例不意指将本发明的范围限制为任何这样的实施例。

沿A-A线取得图2B-1的截面图，以及该截面图是与图2A类似的x 方向来看的。在图2B-2中示出了该截面图。图2B-2中示出了指存储区1、指存储区2和指存储区3。在本公开内容中可以利用多个指存储区以及数个孔。取决于实施例，孔的数量可以是6到8个或者6个或者8个孔。指存储区1-3是通过堆叠层200中的孔形成的。图2C示出了层关键信息(key)。层关键信息指示可以或者可以不添加到堆叠层200的各种层。同样，层204 是氮化物层。这样的材料的示例包括但不限于诸如TiN、TiAlN、TaN、BN 的金属氮化物、诸如TiON的金属氮氧化物、诸如PtSi的金属硅化物、诸如硅或锗的半导体(有或没有掺杂)、诸如TiOx(x<2表示还原)的还原金属氧化物、诸如W、Ni、Co的金属或者基于碳的材料。

层211是多晶二氧化硅或多晶硅(poly或多晶Si)材料。取决于实施例，层211可以包括任何膜厚度，以及通常可以是2-5μm。层208是双向阈值开关(OTS)材料。OTS材料通常是基于玻璃的开关，在使其从高电阻态变为导通态之后，当电流落到低于保持电流值时，所述开关返回至高电阻态。同样，任何OTS材料可以与本公开一起使用。

层206是相变材料(PCM)存储单元层。同样，PCM是利用相变材料(如硫族元素化合物，诸如GST(锗锑碲))在具有不同电阻的状态之间的可逆、热辅助切换的非易失性固态存储技术。可以将基本存储单位(单元)编程到表现出不同电阻特性的多个不同状态或级别中。可编程单元状态可以用以表示不同数据值，从而允许信息的存储。

层205是电极层。电极可以由任何方便的导电材料形成，通常为金属材料(例如，纯金属或金属化合物、合金或其它混合物)或者掺杂半导体材料，诸如硅。此外，尽管所描述的特征对于多级别单元特别有优势，但是在一些实施例中这些特征还可以应用于单级别单元中的优势。

层210是钨层。取决于实施例，钨可以用作用于限定写入线和位线的金属。同样，任何基于金属的材料可以利用本公开内容的原理。同样，如前所述，对术语第一、第二和第三的使用仅提供区分，而非施加任何特定的空间或时间顺序。例如，碳电极可以是可互换的，以及对术语第一、第二和第三的提及仅用作描述相邻元件的参考。将各层简写为：氮化物/多晶Si/OTS/PCM/碳电极/W(钨)，如图2C中所示。附图标记201是指衬底或氧化物层，取决于实现方式。

图3A示出了示例性单元指存储区1、2、3。每个指存储区由如前所述的若干个层组成。指存储区1、2、3在功能和成分上类似。为了描述本文公开的材料，在各图中对共同元件的类似附图标记表示所示出和描述的元件的类似材料和功能。还示出了对多晶Si层的凹入。对这些多晶Si层 211的凹入可以是通过本领域技术人员已知的各种方法实现的。取决于实现方式，可以对全部的层211进行凹入，或者可以对选定数量的层211进行凹入。凹陷是通过对从多晶二氧化硅(多晶Si)层211的材料的去除来限定的，或者凹陷是通过部分地去除的多晶二氧化硅层来限定的。凹入之后是利用PCM材料206对形成的凹陷进行填充，如图3A所示。对PCM材料211的填充之后可以或者可以不是干法或湿法回蚀。可以使用湿法蚀刻来去除多晶Si材料211，以用于利用PCM材料206进行填充。取决于实现方式，在蚀刻工艺中可以利用氢氧化铵或过氧化氢。

图3B中示出了在指存储区1、2、3之上沉积OTS材料208。这些沉积在指存储区之上形成OTS层208的包封层以及覆盖衬底201的顶部。每个指存储区堆叠层内的OTS或双向阈值开关208用作选择器。

图4A示出了向图3B中的孔202内沉积金属或者该实施例中的钨(W) 210。取决于实施例，向孔202内的金属材料的填充可以与堆叠层的顶层(该示例中为顶层204)平齐或不平齐。对W或其它材料的填充或沉积之后进行化学机械研磨或平坦化(CMP)工艺，以形成局部位线。氧化物/氮化物化学机械平坦化(CMP)处理可以产生氧化物层(如果如此期望的话)。图 4B示出了在堆叠层200中形成切口以及利用湿法蚀刻去除多晶Si，从而在各指存储区中形成间隙209。通常沉积可以通过化学气相沉积(CVD)完成。在该过程中，使用真空沉积方法产生高质量、高性能的固态材料。在典型的CVD中，将晶圆(衬底)暴露于一种或多种挥发性前体(volatile precursor) 之下，前体在衬底表面上反应和/或分解，以产生预期的沉积。取决于实现方式，还可以利用其它方法。

图5示出了利用字线(WL)金属210或材料来填充图4B中的间隙 209以形成字线。WL材料可以是本领域技术人员使用的材料。如果期望使用间隙填充，则可以通过原子层沉积氧化物、旋涂电介质(SOD)或者可流动化学气相沉积(CVD)氧化物来获得间隙填充。间隙填充材料的示例包括但不限于砷化镓(GaAs)、砷化镓铟(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、亚碲酸镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅(PbSe)、和基于钴的化合物以及它们的任何组合。

图6A和图6B示出了全局位线(GBL)，全局位线连接至堆叠层的每个页面或区段中的单独局部位线(LBL)以及随着堆叠层的增大而连接至多个页面中的多个LBL。图6A示出了被分别标记为610和620的全局位线1 和2。GBL1或610以及GBL2或620分别与被标记为630的垂直局部位线 LBLa和被标记为640的垂直局部位线LBLb连通，如图6A中所示。分别向垂直局部位线水平地形成字线，分别如被标记为660的WL1和被标记为 670的WL2中所示。取决于实施例，字线与局部位线连通。如图6B中所示，其示出了阵列架构。黑点表示图6A中的垂直位线。在阵列650中示出了分别用于GBL 1、2、3、4的全局位线610、620、653、654。在该示例中，两个区段或页面是所示出的用于页面1的页面655以及用于页面2的页面656。然而，随着堆叠层的构建具有多个页面是处于本公开内容的范围内的。给出给定结构仅为了描述本公开内容的给出的方法和系统的原理。每个GBL连接至每个页面中的单独LBL，如图6B中所示。示出了LBLa (630)和LBLi(668)与GBL1(610)连通。LBLc(662)和LBLg(667) 与GBL2(620)连通。LBLb(640)和LBLf(664)与GBL4(654)连通。 LBLd(663)和LBLh(665)与GBL3(653)连通。

图7A和图7B示出了用于图6A-6B中的图示的单元偏置，其中，类似的附图标记表示类似的结构。示出了属于单元710的选定单元700的被偏置到+Vhh上的GBL 610和LBL 630以及被偏置到-Vll上的字线(WL) 670。全部其它GBL/LBL和WL被偏置到0，例如，如针对附图标记GBL 620、 653和654所示。例如，选定单元700和710被偏置到Vhh+Vll。未选定单元(诸如720)被偏置到Vhh或Vll或0。

图8A和图8B是图6A和图6B的阵列架构的针对堆叠层200的第二实施例。示出了每个GBL连接至每个页面中的单独LBL以及多个页面中的多个LBL。该阵列架构实施例可能需要自对准四重成像(SAQP)。SAQP (比如SADP)是用于制造集成电路(IC)的多重成像(或多成像)类别的技术，这种技术被开发用于光刻技术，以增强特征密度。其预期是10nm 和7nm节点半导体工艺和更高工艺所必要的。其前体是单次光刻曝光可能不足以提供足够的分辨率。因而，将需要额外的曝光，否则使用蚀刻出的特征侧壁(使用间隔体)的定位图像将是必要的。在图8A中分别示出了被标记为810和820的全局位线1和2。GBL1或810以及GBL2或820分别与被标记为830的垂直局部位线LBLa和被标记为840的垂直局部位线 LBLb连通，如图8A中所示。分别向垂直局部位线水平地形成字线，如被标记为860的WL1和被标记为870的WL2中所示。取决于实施例，字线与局部位线连通。如图8B中所示，其示出了阵列架构。黑点表示图8A中的垂直位线。在阵列850中分别示出了用于BL 1、2、3、4、5、6的全局位线810、820、853、854、856、857。在该示例中，示出了两个页面，例如，用于页面1的页面855以及用于页面2的页面856。然而，随着堆叠层的构建具有多个页面是处于本公开内容的范围内的。给出给定结构仅为了描述本公开内容的给出的方法和系统的原理。每个GBL连接至每个页面中的单独LBL，如图8B中所示。示出了LBLa(830)与GBL 1(810)连通。 LBLc(862)与GBL 2(820)连通。LBLe(865)与GBL 3(853)连通。 LBLb(840)与GBL 4(854)连通。LBLd(863)与GBL5(856)连通。以及LBLf(864)与GBL 6(857)连通。

图9A-9B示出了图6A-6B的第三实施例。示出了每个GBL连接至每个页面中的单独LBL以及多个页面中的多个LBL。该阵列架构实施例可能需要如图8A-8B中所示的第二实施例中的自对准四重成像(SAQP)。图 8A中分别示出了被标记为910和920的全局位线1和2。GBL1或910以及GBL2或920分别与被标记为930的垂直局部位线LBLa和被标记为940 的垂直局部位线LBLb连通，如图9A中所示。分别向垂直局部位线水平地形成字线，如被标记为960的WL1和被标记为970的WL2中所示。取决于实施例，字线与局部位线连通。如图9B中所示，其示出了阵列架构。黑点表示图9A中的垂直位线。在阵列950中分别示出了用于BL 1、2、3、4、5、6、7、8的全局位线910、920、953、954、956、957、958、959。在该示例中，示出了一个页面，例如，用于页面1的页面955。然而，随着堆叠层的构建具有多个页面是处于本公开内容的范围内的。给出给定结构仅为了描述本公开内容的给出的方法和系统的原理。每个GBL连接至每个页面中的单独LBL，如图9B中所示。示出了LBLa(930)与GBL 1(910)连通。LBLc(962)与GBL2(920)连通。LBLe(965)与GBL3(953)连通。LBLf(964)与GBL7(958)连通。LBLg(969)与GBL4(954)连通。LBLd(963)与GBL6(957)连通。LBLf(964)与GBL7(958)连通。以及LBLh(967)与GBL8(959)连通。

图10A-C、图11-11B、图12是本公开内容的第四实施例的说明。其示出了对用以实现本公开内容的目的的核心思想、概念、方法、结构、材料成分和/或工艺步骤的另一替代描述。图10A、图10B和图10C具有与图 2A、图2B-2和图2B-1类似的结构和附图标记，以及分别具有与前文描述的类似的描述。图10A、图10B和图10C示出了形成多个氮化物/多晶硅堆叠层200以及在该堆叠层内形成孔或沟道孔202，以用于后续的单元和位线限定。

图11-11B具有与先前描述的图3A-3B类似的附图标记和结构。然而，图11A所示与图3A的不同之处在于：图11A示出了对多晶硅进行凹入，以及利用碳层205和PCM材料206来填充凹陷，以形成由材料层205和206 两者限定的口袋单元。该凹陷利用干法或湿法回蚀来形成。图11B示出了沉积OTS材料208作为选择器。

图12示出了沉积钨或其它金属，之后进行CMP，以形成局部位线。图4A-4C和图5中所示的类似的附图标记和结构示出了公共结构和描述。在堆叠层200内形成切口，以及通常通过湿法蚀刻技术来去除多晶Si。利用字线金属来填充通过湿法蚀刻形成的间隙，以形成字线，例如图12中的 660和670。同样，先前的图4A-4C、图5和图6A中的实施例之间的差异在于：添加了利用碳层205和PCM材料206来填充凹陷以形成口袋单元，而不是仅使用PCM材料206。

图13A、图13B、图13C、图14A-14B和图15是本公开内容的第五实施例的说明。其示出了对用以实现本公开内容的目的的核心思想、概念、方法、结构、材料成分和/或工艺步骤的另一替代描述。图13A、图13B和图13C具有与图2A、图2B-2和图2B-1类似的结构和附图标记，以及分别具有与先前描述的类似的描述。图13A、图13B和图13C示出了形成多个氮化物/多晶硅堆叠层200以及在该堆叠层内形成孔或沟道孔202，以用于后续的单元和位线限定。

图14-14B具有与先前描述的图3A-3B类似的附图标记和结构。然而，图14A所示与图3A和先前的图11A的不同之处在于：图14A示出了对多晶硅进行凹入，以及利用碳层205和PCM材料206来填充凹陷，并再次利用碳层205来填充凹陷，以形成由材料层205和材料层206两者限定的口袋单元。该凹陷利用干法或湿法回蚀来形成。图14B示出了沉积OTS材料 208作为选择器。

图15示出了沉积钨或其它金属，之后进行CMP，以形成局部位线。图4A-4C和图5中所示的类似的附图标记和结构示出了公共结构和描述。在堆叠层200内形成切口，以及通常通过湿法蚀刻技术来去除多晶Si。利用字线金属来填充通过湿法蚀刻形成的间隙，以形成字线，例如图15中的 660和670。同样，先前的图4A-4C、图5和图6A以及图11A-B和图12 中的实施例之间的差异在于：添加了利用碳层205和PCM材料206来填充凹陷并且然后再次利用第二碳层205来填充该凹陷以形成口袋单元，而不是如图5中所示的仅使用PCM材料206或者如图12中的说明性示例中所示的使用PCM材料206和一个碳层205。

大部分先前替代示例不相互排斥，而是可以按照各种组合来实现，以实现独特的优势。由于在不脱离权利要求限定的主题的情况下可以利用上文描述的特征的这些和其它变型和组合，因而应当按照说明的方式而非对权利要求限定的主题的限制的方式来理解对实施例的先前描述。作为示例，不一定要按照上文描述的精确顺序来执行先前的操作。而是，可以按照不同的顺序来处理各种步骤，诸如颠倒顺序或者同时进行。除非以其它方式申明，否则还可以省略步骤。此外，提供本文描述的示例以及被表达为“诸如……”、“包括……”等的从句不应被解释为将权利要求的主题限制为具体示例；而是，示例意指对许多可能的实施例中的仅一个实施例进行说明。此外，在不同附图中，相同的附图标记可以标识相同或类似的要素。

尽管已经参考特定实施例描述了本公开内容，但是要理解的是，这些实施例仅示出了本公开内容的原理和应用。因此，要理解的是，在不脱离所附权利要求限定的本公开内容的精神和范围的情况下，可以对所示出的实施例做出众多修改，以及可以设计其它排列。