阅读说明：本技术 半导体装置的形成方法 (Method for forming semiconductor device ) 是由 李健玮 宋学昌 李彦儒 林俊池 徐梓翔 杨丰诚 于 2020-04-20 设计创作，主要内容包括：此处提供半导体装置与半导体装置的形成方法,且半导体装置包括的源极/漏极区具有V形下表面并延伸于与栅极堆叠相邻的栅极间隔物之下。在一实施例中,方法包括形成栅极堆叠于鳍状物上；形成栅极间隔物于栅极堆叠的侧壁上；由非等向的第一蚀刻工艺蚀刻鳍状物,以形成与栅极间隔物相邻的第一凹陷；由第二蚀刻工艺蚀刻鳍状物,以自第一凹陷移除蚀刻残留物,且第二蚀刻工艺与第一蚀刻工艺采用的蚀刻剂不同；由非等向的第三蚀刻工艺蚀刻第一凹陷的表面以形成第二凹陷,第二凹陷延伸至栅极间隔物之下且具有V形下表面,且第三蚀刻工艺与第一蚀刻工艺采用的蚀刻剂不同；以及外延形成源极/漏极区于第二凹陷中。(Semiconductor devices and methods of forming semiconductor devices are provided herein and include source/drain regions having V-shaped lower surfaces and extending under gate spacers adjacent to a gate stack. In one embodiment, a method includes forming a gate stack on a fin; forming a gate spacer on sidewalls of the gate stack; etching the fin by a non-isotropic first etch process to form a first recess adjacent to the gate spacer; etching the fin by a second etching process to remove the etching residues from the first recess, wherein the second etching process uses a different etchant than the first etching process; etching the surface of the first recess by a non-isotropic third etching process to form a second recess, the second recess extending below the gate spacer and having a V-shaped lower surface, the third etching process using a different etchant than the first etching process; and epitaxially forming source/drain regions in the second recesses.)

半导体装置的形成方法

技术领域

本发明实施例关于半导体装置，更特别关于改善的源极/漏极区与其形成方法。

背景技术

半导体装置用于多种电子应用，比如个人电脑、手机、数码相机、与其他电子设备。半导体装置的制作方法通常为依序沉积绝缘或介电层、导电层、与半导体层的材料于半导体基板上，并采用微影图案化多种材料层，以形成电子构件与单元于其上。

半导体产业持续缩小最小结构尺寸以持续改进多种电子构件(如晶体管、二极管、电阻、电容、或类似物)的集成密度，使更多构件整合至给定面积中。然而随着最小结构尺寸缩小，产生需解决的额外问题。

发明内容

本发明一实施例提供的半导体装置的形成方法，包括形成栅极堆叠于自基板延伸的鳍状物上；形成栅极间隔物于栅极堆叠的侧壁上；由第一蚀刻工艺蚀刻鳍状物，以形成与栅极间隔物相邻的第一凹陷，其中第一蚀刻工艺为非等向；由第二蚀刻工艺蚀刻鳍状物，以自第一凹陷移除蚀刻残留物，且第二蚀刻工艺与第一蚀刻工艺采用的蚀刻剂不同；由第三蚀刻工艺蚀刻第一凹陷的表面，以形成第二凹陷，第二凹陷在垂直于基板的主要表面的方向中延伸至栅极间隔物之下，且第二凹陷具有V形下表面，其中第三蚀刻工艺沿着基板的结晶平面为非等向，且第三蚀刻工艺与第一蚀刻工艺采用的蚀刻剂不同；以及外延形成源极/漏极区于第二凹陷中。

本发明一实施例提供的半导体装置，包括：鳍状物，自基板延伸；栅极堆叠，位于鳍状物上；栅极间隔物，位于栅极堆叠的侧壁上；以及源极/漏极区，位于与栅极间隔物相邻的鳍状物中，源极/漏极区具有(111)结晶平面中的V形下表面，源极/漏极区在平行于基板的主要表面的方向与(110)结晶平面中延伸于栅极间隔物之下，其中源极/漏极区在20nm至30nm的深度与平行于基板的主要表面的方向中，在栅极间隔物之下延伸至少4nm至8nm。

本发明一实施例提供的半导体装置的形成方法，包括：形成鳍状物于半导体基板中；形成虚置栅极堆叠于鳍状物上；采用第一蚀刻工艺蚀刻与虚置栅极堆叠相邻的鳍状物以形成第一凹陷，第一蚀刻工艺非等向地蚀刻鳍状物，且蚀刻方向垂直于半导体基板的主要表面；在采用第一蚀刻工艺蚀刻鳍状物之后，自第一凹陷移除蚀刻残留物；采用第二蚀刻工艺蚀刻第一凹陷以形成第二凹陷，第二蚀刻工艺沿着(111)结晶平面与沿着(110)结晶平面为非等向；形成源极/漏极区于第二凹陷中；以及将虚置栅极置换成栅极堆叠。

附图说明

图1是一些实施例中，鳍状场效晶体管的三维图。

图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图14A、图14B、图14C、图14D、图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、图18C、图19A、图19B、图20A、与图20B是一些实施例中，形成鳍状场效晶体管的中间阶段的剖视图。

图13A与图13B是一些实施例中，用于进行等离子体清洁工艺的系统的示意图。

附图标记说明：

θ₁：角度

A-A,B-B,C-C：剖面

D₁：距离

D₂,D₃：深度

D₄：直径

50：基板

50N,50P：区域

51：分隔线

52：鳍状物

54：绝缘材料

56：浅沟槽隔离区

58：通道区

60：虚置介电层

62：虚置栅极层

64：遮罩层

72：虚置栅极

74：遮罩

80：栅极密封间隔物

82：外延的源极/漏极区

86：栅极间隔物

87：接点蚀刻停止层

88：第一层间介电层

89：区域

90,102,103：凹陷

92：栅极介电层

94：栅极

94A：衬垫层

94B：功函数调整层

94C：填充材料

96：栅极遮罩

104：蚀刻残留物

108：第二层间介电层

110：栅极接点

112：源极/漏极接点

200：蚀刻系统

203：工艺腔室

205：第一供给系统

207：第二供给系统

209：气体供应器

211：气流控制器

213：气体控制器

215：控制单元

219：歧管

221：导管

223：等离子体产生腔室

225：壳体

227：排气出口

229：真空泵浦

231：喷洒头

233：气体分布板

235,235a,235b,235c：开口

237：安装平台

239：第一电极

241：第二射频产生器

243：第一射频产生器

具体实施方式

下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件与排列的实施例是用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本发明实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间(即结构未接触另一结构)。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。

多种实施例提供用于半导体装置的改善源极/漏极区与其形成方法。源极/漏极区的形成方法可为采用非等向蚀刻工艺蚀刻凹陷于半导体鳍状物中，采用氨为主的蚀刻自凹陷移除蚀刻残留物，以及采用氢为主的等离子体蚀刻扩展凹陷。完成的凹陷可具有V形下表面，且可延伸于栅极间隔务下。接着形成源极/漏极区于凹陷中。包括此源极/漏极区的半导体装置可具有改善的开启电流与漏电流的差值(比如增加开启电流并降低漏电流)、降低的漏极诱发能障下降效应、减少的装置缺陷、以及整体的改善装置效能。

图1是一些实施例中，鳍状场效晶体管的三维图。鳍状场效晶体管包括鳍状物52于基板50(如半导体基板)上。浅沟槽隔离区56位于基板50中，且鳍状物52形成于相邻的浅沟槽隔离区56之间并凸起高于浅沟槽隔离区56。虽然附图与说明中的浅沟槽隔离区56与基板50分开，但此处所用的术语“基板”可视作只有半导体基板，或含有隔离区的半导体基板。此外，虽然附图中的鳍状物52为单一的连续材料如基板50，鳍状物52及/或基板50可包含单一材料或东种材料。在此状况下，鳍状物52可视作延伸于相邻的浅沟槽隔离区56之间的部分。

栅极介电层92沿着鳍状物52的侧壁与上表面，且栅极94位于栅极介电层92上。外延的源极/漏极区82相对于栅极介电层92与栅极94，位于鳍状物52的两侧上。图1亦显示后续附图所用的参考剖面。剖面A-A沿着栅极94的纵轴，且其方向垂直于鳍状场效晶体管的外延的源极/漏极区82之间的电流方向。剖面B-B垂直于剖面A-A并沿着鳍状物52的纵轴，且其方向为鳍状场效晶体管的外延的源极/漏极区82之间的电流方向。剖面C-C平行于剖面A-A，且延伸穿过鳍状场效晶体管的源极/漏极区。后续附图可依据这些参考剖面以使附图清楚。

此处所述的一些实施例形成鳍状场效晶体管的方法采用栅极后制工艺。在其他实施例中，可采用栅极优先工艺。此外，一些实施例可用于平面装置如平面场效晶体管。

图2至图12B与图14A至图20B为一些实施例中，形成鳍状场效晶体管的中间阶段剖视图。图2至图7沿着图1所示的参考剖面A-A，差别在于多个鳍状物或鳍状场效晶体管。图8A、图9A、图10A、图11A、图12A、图14A、图15A、图16A、图17A、图18A、图19A、与图20A沿着图1所示的参考剖面A-A，而图8B、图9B、图10B、图11B、图12B、图14B、图15B、图16B、图17B、图18B、图18C、图19B、与图20B沿着图1所示的类似剖面B-B，差别在于多个鳍状物或鳍状场效晶体管。图14C与图14D沿着图1所示的参考剖面C-C，差别在于多个鳍状物或鳍状场效晶体管。

在图2中，提供基板50。基板50可为半导体基板如基体半导体、绝缘层上半导体基板、或类似物，其可掺杂(比如掺杂p型或n型掺质)或未掺杂。基板50可为晶圆如硅晶圆。一般而言，绝缘层上半导体基板为半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层、或类似物。绝缘层可提供于基板上，通常为硅基板或玻璃基板。亦可采用其他基板如多层基板或组成渐变基板。在一些实施例中，基板50的半导体材料可包含硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。

基板50具有区域50N与区域50P。区域50N可用于形成n型装置如n型金属氧化物半导体晶体管(比如n型鳍状场效晶体管)。区域50P可用于形成p型装置如p型晶体管(比如p型鳍状场效晶体管)。区域50N与区域50P物理分隔(如图示的分隔线51)，且区域50N与50P之间可具有任何数目的装置结构(如其他主动装置、掺杂区、隔离结构、或类似物)。

在图3中，鳍状物52形成于基板50上。鳍状物52可为半导体带状物。在一些实施例中，可蚀刻沟槽于基板50中，以形成鳍状物52于基板50中。蚀刻可为任何可接受的蚀刻工艺，比如反应性离子蚀刻、中性束蚀刻、类似方法、或上述的组合。蚀刻可为非等向。

可由任何合适方法图案化鳍状物。举例来说，可采用一或多道光微影工艺图案化鳍状物，包括双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合光微影与自对准工艺，其产生的图案间距小于采用单一的直接光微影工艺所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光微影工艺图案化牺牲层。采用自对准工艺沿着图案化的牺牲层侧部形成间隔物。接着移除牺牲层，而保留的间隔物可用于图案化鳍状物。在一些实施例中，遮罩(或另一层)可保留于鳍状物52上。

在图4中，绝缘材料54形成于基板50之上与相邻的鳍状物52之间。绝缘材料54可为氧化物如氧化硅、氮化物、类似物、或上述的组合，且其形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积(比如在远端等离子体系统中沉积化学气相沉积为主的材料，之后固化材料使其转变成另一材料如氧化物)、类似方法、或上述的组合。亦可采用任何可接受的工艺所形成的其他绝缘材料。在所述实施例中，绝缘材料54为可流动的化学气相沉积工艺所形成的氧化硅。一旦形成绝缘材料，可进行退火工艺。在一实施例中，形成绝缘材料54，使多余的绝缘材料54覆盖鳍状物52。虽然附图中的绝缘材料54为单层，但一些实施例可采用多层的绝缘材料54。举例来说，一些实施例可先沿着基板50与鳍状物52的表面形成衬垫层(未特别图示)。之后可形成填充材料如上述于衬垫层上。

在图5中，对绝缘材料54施加移除工艺，以移除鳍状物52上的多余绝缘材料54。在一些实施例中，可采用平坦化工艺如化学机械研磨、回蚀刻工艺、上述的组合、或类似工艺。平坦化工艺露出鳍状物52，因此平坦化工艺完成之后可使鳍状物52与绝缘材料54的上表面齐平。在遮罩保留于鳍状物52上的实施例中，平坦化工艺可露出遮罩或移除遮罩，使平坦化工艺完成后的遮罩或鳍状物52的上表面与绝缘材料54的上表面齐平。

在图6中，使绝缘材料54凹陷以形成浅沟槽隔离区56。由于绝缘材料54凹陷，区域50N与区域50P中的鳍状物52的上侧部分自相邻的浅沟槽隔离区56之间凸起。此外，浅沟槽隔离区56的上表面可具有平坦表面如图示、凸起表面、下凹表面(如碟状)、或上述的组合。浅沟槽隔离区56的上表面可平坦，及/或凹陷(由适当蚀刻造成)。使浅沟槽隔离区56凹陷的方法可采用可接受的蚀刻工艺，比如对绝缘材料54具有选择性的蚀刻工艺(其对绝缘材料的蚀刻速率大于对鳍状物52的材料的蚀刻速率)。举例来说，移除氧化物的方法可采用稀氢氟酸。

图2至图6所示的工艺仅为如何形成鳍状物52的一例。在一些实施例中，鳍状物52的形成方法可为外延成长工艺。举例来说，可形成介电层于基板50的上表面上，并蚀刻沟槽穿过介电层以露出下方的基板50。同质外延结构可外延成长于沟槽中且可使介电层凹陷，因此同质外延结构自介电层凸起以形成鳍状物52。此外，一些实施例中的异质外延结构可用于鳍状物52。举例来说，图5中的鳍状物52可凹陷，而不同于鳍状物52的材料的其他材料可外延成长于凹陷的鳍状物52上。在这些实施例中，鳍状物52包括凹陷的材料，以及外延成长的材料位于凹陷的材料上。在另一实施例中，可形成介电层于基板50的上表面上，并蚀刻沟槽穿过介电层。接着可外延成长材料不同于基板50的异质外延结构于沟槽中并使介电层凹陷，因此异质外延结构自介电层凸起以形成鳍状物52。在外延成长同质外延结构或异质外延结构的实施例中，可在成长时原位掺杂外延成长的材料，其可省略之前或之后的布植。不过原位掺杂与布植掺杂亦可搭配使用。

此外，在区域50N(如n型金属氧化物半导体区)中成长的材料不同于区域50P(如p型金属氧化物半导体区)中的材料具有优点。在多种实施例中，鳍状物52的上侧部分的组成可为硅锗(Si_xGe_1-x，其中x可为0至1)、碳化硅、纯锗或实质上纯锗、III-V族半导体化合物、II-VI族半导体化合物、或类似物。举例来说，形成III-V族半导体化合物的可行材料包括但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铟铝、锑化镓、锑化铝、磷化铝、磷化镓、或类似物。

在图6中，亦可形成合适井(未图示)于鳍状物52及/或基板50中。在一些实施例中，p井可形成于区域50N中，且n井可形成于区域50P中。在一些实施例中，p井(或n井)可形成区域50N与区域50P中。

在具有不同井形态的实施例中，可采用光刻胶或其他遮罩(未图示)以达区域50N与区域50P所用的不同布植步骤。举例来说，可形成光刻胶于区域50N中的浅沟槽隔离区56与鳍状物52上。图案化光刻胶以露出基板50的区域50P(如p型金属氧化物半导体区)。光刻胶的形成方法可采用旋转涂布技术，而光刻胶的图案化方法可采用可接受的光微影技术。一旦图案化光刻胶，可在区域50P中进行n型杂质的布植，且光刻胶可作为遮罩以实质上避免n型杂质布植至区域50N(如n型金属氧化物半导体区)中。n型杂质可为磷、砷、锑、或类似物，其布植至区域中的浓度小于或等于10¹⁸cm^-3，比如介于约10¹⁶cm^-3至约10¹⁸cm^-3之间。在布植之后可移除光刻胶，且移除方法可为可接受的灰化工艺。

在布植区域50P之后，可形成光刻胶于区域50P中的浅沟槽隔离区56与鳍状物52上。图案化光刻胶以露出基板50的区域50N(如n型金属氧化物半导体区)。光刻胶的形成方法可采用旋转涂布技术，而光刻胶的图案化方法可采用可接受的光微影技术。一旦图案化光刻胶，可在区域50N中进行p型杂质布植，且光刻胶可作为遮罩以实质上避免p型杂质布植至区域50P(如p型金属氧化物半导体区)中。p型杂质可为硼、氟化硼、铟、或类似物，其布植至区域中的浓度小于或等于10¹⁸cm^-3，比如介于约10¹⁶cm^-3至约10¹⁸cm^-3之间。在布植之后可移除光刻胶，且移除方法可为可接受的灰化工艺。

在布植区域50N与区域50P之后，可进行退火以修复布植损伤并活化布植的p型及/或n型杂质。在一些实施例中，可在成长外延鳍状物时原位掺杂成长材料，其可省略布植。然而原位掺杂与布植掺杂可搭配使用。

在图7中，虚置介电层60形成于鳍状物52上。举例来说，虚置介电层60可为氧化硅、氮化硅、上述的组合、或类似物，且可依据可接受的技术沉积或热成长虚置介电层60。虚置栅极层62形成于虚置介电层60上，而遮罩层64形成于虚置栅极层62上。可沉积虚置栅极层62于虚置介电层60上，接着以化学机械研磨等工艺平坦化虚置栅极层62。遮罩层64可沉积于虚置栅极层62上。虚置栅极层62可为导电或非导电材料，其可为非晶硅、多晶硅、多晶硅锗、金属氮化物、金属硅化物、金属氧化物、或金属。虚置栅极层62的沉积方法可为物理气相沉积、化学气相沉积、溅镀沉积、或本技术领域中用于沉积选定材料的其他已知技术。虚置栅极层62的组成可为在蚀刻隔离区时具有高蚀刻选择性的其他材料。举例来说，遮罩层64可包含氮化硅、氮氧化硅、或类似物。在此例中，形成单一的虚置栅极层62与单一的遮罩层64于区域50N与50P。值得注意的是，虚置介电层60在附图中只覆盖鳍状物52，但此配置仅用于说明目的。在一些实施例中，可沉积虚置介电层60，使虚置介电层60覆盖浅沟槽隔离区56(延伸于虚置栅极层62与浅沟槽隔离区56之间)。

图8A至图12B与图14A至图20B显示形成实施例的装置的多种额外步骤。图8A至图12B与图14A至图20B显示区域50N与区域50P中的结构。举例来说，图8A至图12B与图14A至图20B所示的结构可用于区域50N与区域50P中。若区域50N与区域50P的结构具有任何差异，将搭配附图说明这些差异。

在图8A与图8B中，可采用可接受的光微影与蚀刻技术图案化遮罩层64(见图7)以形成遮罩74。可采用可接受的蚀刻技术将遮罩74的图案转移虚置栅极层62，以形成虚置栅极72。在一些实施例中，遮罩74的图案亦可转移至虚置介电层60。虚置栅极72覆盖鳍状物52的个别通道区58。遮罩74的图案可用于物理分隔虚置栅极72的每一者与相邻的虚置栅极。虚置栅极72的纵向亦可实质上垂直于个别外延鳍状物的纵向。

在图8A与图8B中，可形成栅极密封间隔物80于虚置栅极72、遮罩74、及/或鳍状物52的露出表面上。热氧化获沉积后可进行非等向蚀刻，以形成栅极密封间隔物80。栅极密封间隔物80的组成可为氧化硅、氮化硅、氮氧化硅、或类似物。

在形成栅极密封间隔物80之后，可进行轻掺杂源极/漏极区所用的布植。在不同装置形态的实施例中，可与图6所示的上述布植类似，形成遮罩如光刻胶于区域50N上并露出区域50P，且可布植合适形态(如p型)的杂质至区域50P中露出的鳍状物52中。接着可移除遮罩。之后可形成遮罩如光刻胶于区域50P上并露出区域50N，且可怖植合适形态(如n型)的杂质至区域50N中露出的鳍状物52中。接着可移除遮罩。n型杂质可为任何前述的n型杂质，而p型杂质可为任何前述的p型杂质。轻掺杂源极/漏极区的杂质浓度可为约10¹⁵cm^-3至约10¹⁹cm^-3。可采用退火修复布植损伤，并活化布植的杂质。

在图9A与图9B中，栅极间隔物86形成于沿着虚置栅极72与遮罩74的侧壁的栅极密封间隔物80上。栅极间隔物86的形成方法可为顺应性地沉积绝缘材料，接着非等向蚀刻绝缘材料。栅极间隔物86的绝缘材料可为氧化硅、氮化硅、氮氧化硅、碳氮化硅、上述的组合、或类似物。

值得注意的是，上述内容通常说明形成间隔物与轻掺杂源极/漏极区的工艺。亦可采用其他工艺与顺序。举例来说，可采用更少或更多个间隔物或不同的步骤顺序，比如在形成栅极间隔物86之前可不蚀刻栅极密封间隔物80以得L形的栅极密封间隔物、可形成与移除间隔物、及/或类似方法。此外，可采用不同结构或步骤形成n型装置与p型装置。举例来说，可在形成栅极密封间隔物80之前形成n型装置所用的轻掺杂源极/漏极区，并可在形成栅极密封间隔物80之后形成p型装置所用的轻掺杂源极/漏极区。

图10A至图12B显示形成凹陷102(见图12B)于相邻的虚置栅极72之间的鳍状物52中的工艺。在图10A与图10B中，凹陷103形成于鳍状物52中。凹陷103可延伸于相邻的栅极间隔物86之间。凹陷103的蚀刻方法可采用合适的蚀刻工艺，比如采用栅极间隔物86、栅极密封间隔物80、与遮罩74作为组合遮罩的非等向干蚀刻工艺。在一些实施例中，蚀刻凹陷103的方法可采用反应性离子蚀刻、中性束蚀刻、上述的组合、或类似物。在采用反应性离子蚀刻形成凹陷103的一些实施例中，可选择工艺参数如工艺气体混合物、偏电压、或射频功率，使蚀刻主要采用物理蚀刻如离子轰击，而非化学蚀刻如经由化学反应的自由基蚀刻。在一些实施例中可增加偏电压，以增加离子轰击工艺所用的离子能量，并使物理蚀刻速率增加。由于物理蚀刻为非等向且化学蚀刻为等向，此蚀刻工艺在垂直方向的蚀刻速率大于在横向方向的蚀刻速率。在一些实施例中，可采用含氟化甲烷、甲烷、溴化氢、氧气、氩气、上述的组合、或类似物的工艺气体混合物，进行非等向蚀刻工艺。

如图10B所示，凹陷103可具有U形下表面。在蚀刻凹陷之后，蚀刻残留物104可保留于凹陷103的表面上。蚀刻残留物104可包含沿着凹陷103的表面形成的原生氧化物以及碳残留物。蚀刻残留物104的厚度可为约0.1nm至约1nm。在形成外延的源极/漏极区82之后，若蚀刻残留物104存在于完成的装置中，则可能增加电阻并造成缺陷。如此一来，需要移除蚀刻残留物104。

在图11A与图11B中，可采用第一蚀刻工艺自凹陷103移除蚀刻残留物104。在一些实施例中，第一蚀刻工艺可采用氨气、三氟化氮、上述的组合、或类似物，且可包含载气如氦气或类似物。在一些例子中，第一蚀刻工艺可减少或移除形成于凹陷103的侧壁及/或下表面的蚀刻残留物的碳残留物与原生氧化物。第一蚀刻工艺时的氨气流速可为约100sccm至约200sccm，第一蚀刻工艺时的三氟化氮流速可为约10sccm至约50sccm，且第一蚀刻工艺时的载气流速可为约100sccm至约500sccm。第一蚀刻工艺的温度可为约100℃至约200℃。第一蚀刻工艺的压力为约1Torr至约5Torr。第一蚀刻工艺的时间足以自凹陷103物理清洁蚀刻残留物104。举例来说，一些实施例的第一蚀刻工艺历时约10秒至约50秒。短时间的第一蚀刻工艺，可在第一蚀刻工艺时减少损伤凹陷103或虚置栅极72的轮廓的风险。第一蚀刻工艺采用的蚀刻剂与蚀刻参数，可与图10A与图10B所述的形成凹陷103所采用的蚀刻剂与蚀刻参数不同。移除蚀刻残留物104可减少后续形成的外延的源极/漏极区82的电阻，并减少含有外延的源极/漏极区82的最终装置的缺陷。

在图12A与图12B中，采用第二工具扩展凹陷103以形成凹陷102。暴露鳍状物52至第二蚀刻工艺，以扩展凹陷103。第二蚀刻工艺暴露鳍状物52至氢自由基(H·)，以移除鳍状物52的部分。暴露鳍状物52至氢自由基可增加鳍状物52中的氢浓度，使鳍状物52暴露至第二蚀刻工艺之后，与凹陷102相邻的鳍状物52中的氢浓度为约5x 10¹⁸原子/cm³至约5x 10¹⁹原子/cm³。举例来说，氢自由基的形成方法可为将氢气流入等离子体产生腔室(比如图13A所示的等离子体产生腔室223)，并在等离子体产生腔室223中点燃等离子体。在一些实施例中，可在等离子体产生腔室223中点燃额外气体如氩气。在一些实施例中，基板50可置入工艺腔室(如图13A所示的工艺腔室203)，而等离子体产生腔室223可为连接至工艺腔室203的分开腔室。在此方式中，产生的等离子体可为远端等离子体。用于进行第二蚀刻工艺的系统例子将搭配图13A与图13B说明如下。进行第二蚀刻工艺的工具可与进行第一蚀刻工艺的工具相同或不同。在一些实施例中，可采用相同蚀刻剂与工艺参数进行第一蚀刻工艺与第二蚀刻工艺。此外，进行第一蚀刻工艺与第二蚀刻工艺所用的蚀刻剂与工艺参数，可与形成凹陷103所用的蚀刻剂与工艺参数不同，如搭配图10A与图10B说明的内容。在其他实施例中，可视情况进行第一蚀刻工艺，且可采用第二蚀刻工艺移除蚀刻残留物104并扩展凹陷103以形成凹陷102。

在第二蚀刻工艺中，进入等离子体产生腔室(如图13A所示的等离子体产生腔室223)的氢气流速可为约50sccm至约200sccm，且进入等离子体产生腔室的载气流速可为约100sccm至约500sccm。施加至等离子体产生腔室的功率可为约20W至约400W，其频率可大于或等于约13.56MHz。在工艺腔室(如图13A所示的工艺腔室203)中进行的第二蚀刻工艺，其压力可为约0.1Torr至约1Torr，且压力可为约250℃至约450℃。在工艺腔室中进行第二蚀刻工艺的时间可为约10秒至约200秒。

在一些实施例中，第二蚀刻工艺的氢自由基较易蚀刻鳍状物52的半导体材料的一些结晶平面，因此可为沿着结晶平面的非等向蚀刻。举例来说，鳍状物52的材料为硅的实施例中，氢自由基可选择性蚀刻(100)平面而非(111)平面或(110)平面。在一些实施例中，(100)平面的蚀刻速率可为(111)平面的蚀刻速率的约3倍。由于第二蚀刻工艺时的氢自由基蚀刻选择性，在沿着硅的(111)平面或(110)平面的蚀刻较慢甚至停止。

如图12B所适，凹陷102可具有V形下表面。凹陷102之一的下表面与形于基板50的主要表面的线之间的角度θ₁，可为约55°至约65°(比如约60°)。凹陷102延伸于栅极间隔物86下的距离D₁可为约4nm至约8nm，比如约6nm。距离D₁在深度D₂(低于鳍状物52的上表面)为约20nm至约30nm(如约25nm)时具有最大值。凹陷102的深度D₃可为约40nm至约50nm(如约45nm)。

凹陷102延伸于栅极间隔物86下并具有V形下表面，可使更多的掺质自后续形成的外延的源极/漏极区82扩散至通道区58。这可降低通道电阻R_ch。此外，凹陷102在(110)方向中延伸于栅极间隔物86下，可提升装置、避免漏极诱发的能障降低效应、并改善开启电流与漏电流的差值(比如增加开启电流并降低漏电流)。

图13A与图13B显示的蚀刻系统200，可用于进行第二蚀刻工艺。蚀刻系统200包括等离子体产生腔室223，其连接到工艺腔室203。在一实施例中，蚀刻系统200自第一供给系统205接收第一工艺气体(如氢气)，及/或自第二供给系统207接收第二工艺气体。第一供给系统205与第二供给系统207可彼此配合，以供给多种不同工艺气体到放置基板50的工艺腔室203。第一供给系统205与第二供给系统207可具有彼此类似的物理构件。在其他实施例中，可采用较少或较多的供给系统。

在一实施例中，第一供给系统205与第二供给系统207可各自包括气体供应器209与气流控制器211。气体供应器209可为容器如储气槽，其可位于工艺腔室203附近或远端。在其他实施例中，气体供应器209有利于独立地制备与供给工艺气体制气流控制器211。可采用任何合适源作为气体供应器209以用于工艺气体，且所有这些源完全包含于实施例范围中。

气体供应器209可供应所需的工艺气体至气流控制器211。气流控制器211可用于控制工艺气体至气体控制器213以及最后到等离子体产生腔室223的气流，进而帮助控制等离子体产生腔室223中的压力。气流控制器211可为比例阀、调节阀、针阀、压力调整器、质流控制器、上述的组合、或类似物。然而可采用任何合适方法以控制并调整工艺气体流，且这些构件与方法完全包含于实施例范围中。

虽然此处所述的第一供给系统205与第二供给系统207具有相同构件，但此仅为例示性的例子而非用于局限实施例至任何模式。可改用任何类型的合适工艺气体供给系统，其包含的任何种类与数目的个别构件，可与蚀刻系统200中任何其他供给系统相同或不同。这些供给系统完全包含于实施例范围中。

在多种实施例中，工艺气体可包含前驱物与载气的混合物。在以固态或液态存储前驱物的实施例中，气体供应器209可存储载气，并可将载气导入存储固态或液态的前驱物的前驱物罐(未图示)。在将前驱物送至气体控制器之前，先在前驱物罐中挥发或升华前驱物成气体部分，接着采用载气推进与承载前驱物。可采用任何合适方法与单元的组合以提供前驱物，且这些单元的组合完全包含于实施例范围中。载气可包含氮气、氦气、氩气、氙气、上述的组合、或类似物，但可改用其他合适载气。

第一供给系统205与第二供给系统207可供应个别的工艺气体至气体控制器213。气体控制器213自等离子体产生腔室223连接并隔离第一供给系统205与第二隔离系统207，以供应所需的工艺气体到等离子体产生腔室223。气体控制器213可包含装置如阀件、感测器、与类似物，以控制每一工艺气体的供应速率，且可接收来自控制单元215的指令以控制气体控制器213。

气体控制器213可自控制单元215接收指令，以开启或关闭阀件，使第一供给系统205或第二供给系统207的一或多者连接至等离子体产生腔室223，并将所需的工艺气体经由歧管219导入等离子体产生腔室223。

在一些实施例中，等离子体产生腔室223可包含变压器耦合等离子体产生器，且可为线圈。线圈可贴合至提供功率至等离子体产生腔室223所用的第一射频产生器243，以在导入工艺气体及/或载气时点燃等离子体。虽然上述的等离子体产生腔室223包含变压器耦合等离子体产生器，但实施例不限于变压器耦合等离子体产生器。相反地，可采用任何合适方法产生等离子体，比如改用电感耦合等离子体系统、磁性辅助反应性离子蚀刻、电子回旋共振、远端等离子体产生器、或类似方法。所有的这些方法完全包含于实施例范围中。

工艺腔室203还包含经导管221连接至等离子体产生腔室223的喷洒头231。导管221可自等离子体产生腔室223传输等离子体产物(如氢自由基H.或其他等离子体产物)至喷洒头231中。喷洒头231可用于分散等离子体产物到工艺腔室203中，并可设计为均匀分散等离子体产物以最小化不想要的工艺条件(来自于不均匀分散)。在一实施例中，喷洒头231可包含气体分布板233，其可具有多个开口235以分散等离子体产物到工艺腔室203中。

图13B显示喷洒头231的一实施例。图13B所示的喷洒头231可设置以均匀分布等离子体产物(如氢自由基)于工艺腔室203中。在现有的喷洒头中，自导管离开并进入喷洒头的等离子体产物分布，维持集中在对准导管的轴线附近。举例来说，靠近喷洒头中心的等离子体产物较浓。由于等离子体产物离开喷洒头的分布不均匀，等离子体产物可能会不均匀地撞击于基板如基板50上，因此在第二蚀刻工艺时造成不均匀的蚀刻或清洁。如此一来，需提供喷洒头231以更均匀地分布撞击基板50的等离子体产物。

在图13B中，气体分布板233包括开口235，其含有三种尺寸的开口235a、235b、与235c。开口235的直径自气体分布板233的中心朝气体分布板233的边缘逐渐增加，且开口分布自气体分布板233的中心朝气体分布板233的边缘减少。如图13B所示，开口235a可位于气体分布板233的中心且具有最小直径，开口235b可围绕开口235a且具有中等直径，而开口235c可围绕开口235b并具有最大直径。开口235a的直径为约5mm至约15mm(比如约10mm)，开口235b的直径为约25mm至约35mm(比如约30mm)，且开口235c的直径为约40mm至约60mm(比如约50mm)。此外，开口235a的分布大于开口235b的分布，而开口235b的分布大于开口235c的分布。举例来说，开口235a的分布可为约4开口/cm²至约8开口/cm²，开口235b的分布可为约2开口/cm²至约6开口/cm²，且开口235c的分布可为约1开口/cm²至约4开口/cm²。在一些实施例中，气体分布板233的直径D₄可为约100mm至约200mm。开口235a可位于直径最大为约20mm的圆中，开口235b可位于内侧直径为约20mm至约50mm且外侧直径为约50mm至约80mm的环中，而开口235c可位于内侧直径为约80mm至约130mm且外侧直径为约130mm至约180mm的环中。

靠近气体分布板233的边缘的开口235c的尺寸较大，可使喷洒头231中的氢自由基离开喷洒头231时，较靠近气体分布板233的边缘。靠近气体分布板233的中心的开口235c的尺寸较小，可让喷洒头231中的等离子体产物离开喷洒头231时，靠近气体分布板233的中心的量较少。此外，靠近气体分布板233的中心的开口235a的分布，大于靠近气体分布板233的边缘的开口235c的分布，可让等离子体产物离开喷洒头231时，靠近气体分布板233的中心的等离子体产物量大于靠近气体分布板233的边缘的等离子体产物量。开口的尺寸与分布可一起使自导管221进入喷洒头231且由喷洒头231离开的等离子体产物具有更均匀的分布。举例来说，靠近喷洒头231的边缘(比如在喷洒头231的边缘的50mm内)的等离子体产物流速，可为靠近喷洒头231的中心(比如在喷洒头231的中心的20mm内)的等离子体产物流速的70％。图13B所示的例示性例子中，开口235包括开口235a、235b、与235c。在不偏离本发明实施例范围的情况下，其他实施例中开口235的数目、开口235的配置、不同尺寸的开口235的数目、开口235的配置、开口235的相对尺寸、以及开口235的其他特性(如形状、间隔、或分布等等)可不同。

然而经由单一喷洒头231或单一导入点位将等离子体产物导入工艺腔室203的上述内容，仅用于说明而非局限实施例。可改用任何数目的分开独立喷洒头231或其他开口，以导入等离子体产物到工艺腔室203中。喷洒头与其他导入点位的所有组合，完全包含于实施例的范围中。

如图13A所示，工艺腔室203可接收等离子体产物，并暴露基板50至等离子体产物。工艺腔室203可为任何所需形状，其可适于分散等离子体产物并使等离子体产物接触基板50。壳体225可围绕工艺腔室203，且壳体225的组成材料对多种工艺材料呈惰性。如此一来，壳体225可为承受沉积工艺相关的化学剂与压力的任何合适材料。在一实施例中，壳体225可为钢、不锈钢、镍、铝、上述的合金、陶瓷、上述的组合、或类似物。

在工艺腔室203中，可将基板50置于安装平台237上，以在沉积工艺时定位并控制基板50。虽然图13A显示单一的安装平台237，工艺腔室203中可额外包含任何数目的安装平台237。此外，多个晶圆或基板50可置于单一的安装平台237上。

在一些实施例中，安装平台237的组成材料适于承受工艺的相对高温。举例来说，安装平台237的组成可为氮化铝材料、另一金属合金材料、或另一合适材料。安装平台237可设置以均匀分布热至安装于安装平台237上的晶圆或基板50。

安装平台237可额外包含耦接至第二射频产生器241的第一电极239。在第二蚀刻工艺或其他工艺时，第二射频产生器241在控制单元215的控制下，可由射频电压电性偏置第一电极239。

工艺腔室203亦可具有排气出口227，使工艺腔室203可排出材料。真空泵浦229可连接至工艺腔室203的排气出口227，以利抽出废弃材料。在控制单元215的控制下，真空泵浦229亦可用于降低与控制工艺腔室203中的压力至所需压力，且可用于自工艺腔室203排出废弃材料或反应副产物。

在图14A与图14B中，一旦形成凹陷102，即形成外延的源极/漏极区82于鳍状物52中并填入凹陷102，以施加应力于个别的通道区58中，进而改善效能。外延的源极/漏极区82形成于鳍状物52中，使每一虚置栅极72位于个别的相邻一对外延的源极/漏极区82之间。在一些实施例中，外延的源极/漏极区82可延伸至鳍状物52中，亦可穿过鳍状物52。在一些实施例中，栅极间隔物86用于使外延的源极/漏极区82与虚置栅极72分隔一段适当的横向距离，让外延的源极/漏极区82不会向外短接至最终鳍状场效晶体管其后续形成的栅极。

区域50N(如n型金属氧化物半导体区)中的外延的源极/漏极区82，其形成方法可为遮罩区域50P(如p型金属氧化物半导体区)。接着外延成长区域50N中的外延的源极/漏极区82于凹陷102中。区域50N(如n型金属氧化物半导体区)中外延的源极/漏极区82可包含任何可接受的材料，比如适用于n型鳍状场效晶体管的材料。举例来说，若鳍状物52为硅，区域50N中的外延的源极/漏极区82可包含施加拉伸应力于通道区58中的材料，比如硅、碳化硅、掺杂磷的碳化硅、磷化硅、或类似物。区域50N中的外延的源极/漏极区82可具有自鳍状物52的个别表面隆起的表面且可具有晶面。

在区域50P(如p型金属氧化物半导体区)中的外延的源极/漏极区82的形成方法，可为遮罩区域50N(如n型金属氧化物半导体区)并蚀刻区域50P中的鳍状物52的源极/漏极区，以形成凹陷102于鳍状物52中。接着外延成长区域50P中的外延的源极/漏极区82于凹陷102中。区域50P(如p型金属氧化物半导体区)中的外延的源极/漏极区82，可包含任何可接受的材料如适用于p型鳍状场效晶体管的材料。举例来说，若鳍状物52为硅，则区域50P中的外延的源极/漏极区82可包含施加压缩应力于通道区58中的材料，比如硅锗、掺杂硼的硅锗、锗、锗锡、或类似物。区域50P中的外延的源极/漏极区82亦可具有自鳍状物52的个别表面隆起的表面，且可具有晶面。

外延的源极/漏极区82及/或鳍状物52可布值掺质以形成源极/漏极区，接着进行退火。布植掺质的步骤与形成轻掺杂源极/漏极区的前述工艺类似。外延的源极/漏极区82的杂质浓度可介于约10¹⁹cm^-3至约10²¹cm^-3之间。用于外延的源极/漏极区82的n型及/或p型杂质可为任何前述杂质。在一些实施例中，可在成长时原位掺杂外延的源极/漏极区82。

用于形成外延的源极/漏极区82于区域50N与区域50P中的外延工艺，造成外延的源极/漏极区的上侧表面具有晶面，其横向地向外延伸出鳍状物52的侧壁。在一些实施例中，这些晶面造成相同的鳍状场效晶体管的相邻的外延的源极/漏极区82合并，如图14C所示。其他实施例在完成外延成长工艺之后，相邻的外延的源极/漏极区82维持分开，如图14D所示。在图14C与图14D所示的实施例中，栅极间隔物86覆盖鳍状物52延伸于浅沟槽隔离区56上的侧壁部分，以阻挡外延成长。在一些实施例中，可调整用于形成栅极间隔物86的蚀刻间隔物步骤，以移除间隔物材料并使外延成长区延伸至浅沟槽隔离区56的表面。

在图15A与图15B中，第一层间介电层88沉积于图14A与图14B所示的结构上。第一层间介电层88的组成可为介电材料，且其沉积方法可为任何合适方法如化学气相沉积、等离子体辅助化学气相沉积、或可流动的化学气相沉积。介电材料可包含磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物。亦可采用任何可接受的工艺所形成的其他绝缘材料。在一些实施例中，接点蚀刻停止层位于第一层间介电层88以及外延的源极/漏极区82、遮罩74、与栅极间隔物86之间。接点蚀刻停止层87可包含介电材料如氮化硅、氧化硅、氮氧化硅、或类似物，其蚀刻速率不同于第一层间介电层88上的材料。

在图16A与图16B中，可进行平坦化工艺如化学机械研磨使第一层间介电层88的上表面与虚置栅极72或遮罩74的上表面齐平。平坦化工艺亦可移除虚置栅极72上的遮罩74，以及沿着遮罩74的侧壁的栅极密封间隔物80与栅极间隔物86的部分。在平坦化工艺之后，虚置栅极72、栅极密封间隔物80、栅极间隔物86、与第一层间介电层88的上表面齐平。综上所述，虚置栅极72的上表面经由第一层间介电层88露出。在一些实施例中，可保留遮罩74，且平坦化工艺使第一层间介电层88的上表面与遮罩74的上表面齐平。

在图17A与图17B中，蚀刻步骤移除虚置栅极72与遮罩74(若存在)，以形成凹陷90。亦可移除凹陷90中虚置介电层60的部分。在一些实施例中，只移除虚置栅极72并保留虚置介电层60，且凹陷90露出虚置介电层60。在一些实施例中，自晶粒的第一区(如核心逻辑区)中的凹陷90移除虚置介电层60，但保留晶粒的第二区(如输入/输出区)中的凹陷90的虚置介电层60。在一些实施例中，可由非等向干蚀刻工艺移除虚置栅极72。举例来说，蚀刻工艺可包含干蚀刻工艺，其采用的反应气体可选择性地蚀刻虚置栅极72而不蚀刻第一层间介电层88或栅极间隔物86。每一凹陷90露出及/或重叠个别鳍状物52的通道区58。每一通道区58位于相邻的一对外延的源极/漏极区82之间。在蚀刻移除虚置栅极72时，虚置介电层60可作为蚀刻停止层。在移除虚置栅极72之后，接着可视情况移除虚置介电层60。

在图18A与图18B中，形成栅极介电层92与栅极94以作为置换栅极。图18C显示图19B的区域89的细节图。栅极介电层92顺应性地沉积于凹陷90中，比如沉积于鳍状物52的侧壁与上表面以及栅极密封间隔物80及/或栅极间隔物86的侧壁上。栅极介电层92亦可形成于第一层间介电层88的上表面上。在一些实施例中，栅极介电层92包含氧化硅、氮化硅、或上述的多层。在一些实施例中，栅极介电层92包含高介电常数的介电材料。在这些实施例中，栅极介电层92的介电常数大于约7.0，且可包含铪、铝、锆、镧、锰、钡、钛、铅、或上述的组合的金属氧化物或硅酸盐。栅极介电层92的形成方法可包含分子束沉积、原子层沉积、等离子体辅助化学气相沉积、或类似方法。在虚置介电层60的部分保留于凹陷90的实施例中，栅极介电层92包含虚置介电层60的材料如氧化硅。

栅极94分别沉积于栅极介电层92上，并填入凹陷90的其余部分。栅极94可包括含金属材料，比如氮化钛、氧化钛、氮化钽、碳化钽、钴、钌、铝、钨、上述的组合、或上述的多层。举例来说，虽然图18B所示的栅极94为单层，但栅极94可包含任何数目的衬垫层94A、任何数目的功函数调整层94B、与填充材料94C，如图18C所示。在填入凹陷90之后，可进行平坦化工艺如化学机械研磨，以移除第一层间介电层88的上表面上的栅极介电层92与栅极94的材料的多余部分。因此栅极94与栅极介电层92的材料的保留部分形成最终鳍状场效晶体管的置换栅极。栅极94与栅极介电层92可统称为“栅极堆叠”。栅极与栅极堆叠可沿着鳍状物52的通道区58的侧壁延伸。

可同时形成栅极介电层92于区域50N与区域50P中，使每一区域中的栅极介电层92由相同材料组成。可同时形成栅极94，使每一区域中的栅极94由相同材料组成。在一些实施例中，可由分开工艺形成每一区域中的栅极介电层92，使每一区中的栅极介电层92为不同材料，及/或以分开工艺形成每一区域中的栅极94，使每一区中的栅极94为不同材料。在采用分开置程时，多种遮罩步骤可用于遮罩并露出适当的区域。

在图19A与图19B中，第二层间介电层108沉积于第一层间介电层88上。在一些实施例中，第二层间介电层108为可流动的化学气相沉积法所形成的可流动膜。在一些实施例中，第二层间介电层108的组成为介电材料如磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物，且其沉积方法可为任何合适方法如化学气相沉积或等离子体辅助化学气相沉积。一些实施例在形成第二层间介电层108之前，使栅极堆叠(包括栅极介电层92与对应的上方栅极94)凹陷，以直接形成凹陷于栅极堆叠之上与栅极间隔物86的相对部分之间，如图19A与图19B所示。栅极遮罩96包括一或多层的介电材料，比如氮化硅、氮氧化硅、或类似物，其填入凹陷之后可进行平坦化工艺，以移除延伸高于第一层间介电层88的介电材料的多余部分。后续形成的栅极接点110(见图20A与图20B)穿过栅极遮罩96以接触凹陷的栅极94的上表面。

在图20A与图20B所示的一些实施例中，形成栅极接点110与源极/漏极接点112穿过第二层间介电层108、第一层间介电层88、与栅极遮罩96。形成源极/漏极接点112所用的开口穿过第一层间介电层88与第二层间介电层108，并形成栅极接点110所用的开口穿过第二层间介电层与栅极遮罩96。开口的形成方法可采用可接受的光微影与蚀刻技术。可形成衬垫层(如扩散阻障层、粘着层、或类似物)与导电材料于开口中。衬垫层可包含钛、氮化钛、钽、氮化钽、或类似物。导电材料可为铜、铜合金、银、金、钨、钴、铝、镍、或类似物。可进行平坦化工艺如化学机械研磨以自第二层间介电层108的表面移除多余材料。保留的衬垫层与导电材料可形成源极/漏极接点112与栅极接点110于开口中。可进行退火工艺以形成硅化物于外延的源极/漏极区82与源极/漏极接点112之间的界面。源极/漏极接点112物理与电性耦接至外延的源极/漏极区82，而栅极接点110物理与电性耦接至栅极94。源极/漏极接点112与栅极接点110可由不同工艺形成，或可由相同工艺形成。虽然源极/漏极接点112与栅极接点110在附图中形成于相同剖面中，但应理解上述两者可形成在不同剖面中以避免接点短路。

如上所述，移除蚀刻残留物104可减少装置缺陷并改善装置效能。形成具有V形下表面的凹陷102(填有外延的源极/漏极区82)，可自后续形成的外延的源极/漏极区扩散较多掺质至通道区58，以降低通道区58中的通道电阻R_ch。此外，形成延伸至栅极间隔物86下方的凹陷102(填有外延的源极/漏极区82)，可改善装置、避免漏极诱发能障下降效应、并改善开启电流与漏电流的差值(比如增加开启电流并降低漏电流)。如此一来，上述方法形成的装置可具有改善的装置效能与减少的装置缺陷。

在一实施例中，方法包括形成栅极堆叠于自基板延伸的鳍状物上；形成栅极间隔物于栅极堆叠的侧壁上；由第一蚀刻工艺蚀刻鳍状物，以形成与栅极间隔物相邻的第一凹陷，其中第一蚀刻工艺为非等向；由第二蚀刻工艺蚀刻鳍状物，以自第一凹陷移除蚀刻残留物，且第二蚀刻工艺与第一蚀刻工艺采用的蚀刻剂不同；由第三蚀刻工艺蚀刻第一凹陷的表面，以形成第二凹陷，第二凹陷在垂直于基板的主要表面的方向中延伸至栅极间隔物之下，且第二凹陷具有V形下表面，其中第三蚀刻工艺沿着基板的结晶平面为非等向，且第三蚀刻工艺与第一蚀刻工艺采用的蚀刻剂不同；以及外延形成源极/漏极区于第二凹陷中。在一实施例中，蚀刻残留物包括原生氧化物或碳残留物。在一实施例中，第二蚀刻工艺为氨为主的蚀刻工艺。在一实施例中，第二蚀刻工艺的温度为100℃至200℃。在一实施例中，第三蚀刻工艺为氢为主的等离子体蚀刻工艺。在一实施例中，第一蚀刻工艺为反应性离子蚀刻。在一实施例中，第二蚀刻工艺与第三蚀刻工艺所用的蚀刻剂相同。在一实施例中，由第三蚀刻工艺蚀刻第一凹陷的表面的步骤包括经由喷洒头流出氢自由基，且靠近喷洒头中心的开口密度高于靠近喷洒头边缘的开口密度。

在另一实施例中，装置包括：鳍状物，自基板延伸；栅极堆叠，位于鳍状物上；栅极间隔物，位于栅极堆叠的侧壁上；以及源极/漏极区，位于与栅极间隔物相邻的鳍状物中，源极/漏极区具有(111)结晶平面中的V形下表面，源极/漏极区在平行于基板的主要表面的方向与(110)结晶平面中延伸于栅极间隔物之下，其中源极/漏极区在20nm至30nm的深度与平行于基板的主要表面的方向中，在栅极间隔物之下延伸至少4nm至8nm。在一实施例中，源极/漏极区的V形下表面与平行于基板的主要表面的线之间的角度为55°至65°。在一实施例中，源极/漏极区在基板的主要表面之下延伸40nm至50nm。在一实施例中，鳍状物中与源极/漏极区相邻的氢浓度为5x10¹⁸原子/cm³至5x 10¹⁹原子/cm³。

在又一实施例中，方法包括：形成鳍状物于半导体基板中；形成虚置栅极堆叠于鳍状物上；采用第一蚀刻工艺蚀刻与虚置栅极堆叠相邻的鳍状物以形成第一凹陷，第一蚀刻工艺非等向地蚀刻鳍状物，且蚀刻方向垂直于半导体基板的主要表面；在采用第一蚀刻工艺蚀刻鳍状物之后，自第一凹陷移除蚀刻残留物；采用第二蚀刻工艺蚀刻第一凹陷以形成第二凹陷，第二蚀刻工艺沿着(111)结晶平面与沿着(110)结晶平面为非等向；形成源极/漏极区于第二凹陷中；以及将虚置栅极置换成栅极堆叠。在一实施例中，第二蚀刻工艺移除蚀刻残留物。在一实施例中，第二蚀刻工艺包括氢为主的等离子体蚀刻。在一实施例中，自第一凹陷移除蚀刻残留物的步骤采用氨为主的蚀刻工艺，其中在自第一凹陷移除蚀刻残留物之后采用第二蚀刻工艺蚀刻第一凹陷，且其中采用第二蚀刻工艺蚀刻第一凹陷的步骤采用氢为主的等离子体蚀刻工艺。在一实施例中，氨为主的蚀刻工艺温度为100℃至200℃，且氢为主的等离子体蚀刻工艺温度为250℃至450℃。在一实施例中，方法还包括形成与虚置栅极堆叠相邻的栅极间隔物，其中采用第一蚀刻工艺蚀刻鳍状物之后，第一凹陷的侧壁与栅极间隔物的侧壁相邻，且在采用第二蚀刻工艺蚀刻第一凹陷之后，第二凹陷的侧壁在垂直于半导体基板的主要表面方向中延伸于栅极间隔物之下。在一实施例中，蚀刻残留物包括原生氧化物或碳残留物。在一实施例中，采用第一蚀刻工艺蚀刻与虚置栅极堆叠相邻的鳍状物之后，以及自第一凹陷移除蚀刻残留物之前，蚀刻残留物的厚度为0.1nm至1nm。

上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的构思与范围的前提下进行改变、替换、或变动。