具体实施方式

半导体制造多年以来已变得越来越复杂。自从本世纪初以来，随着工业从130纳米(nm)进步到10nm技术节点，最小特征尺寸已缩小了超过一个量级。同时，处理器复杂度已急剧增大。当前的旗舰产品具有远超过百亿的晶体管计数。为了应对这些减小的特征尺寸和增大的芯片复杂度，公司必须投资数十亿美元和数年的研究来构建最先进的制造设施。研究和开发成本被先进工艺所需要的越来越精密的设备的上升成本不断向上驱动。业界已采取步骤来减小每晶体管制造成本(例如，通过在90nm技术节点从200mm转移到300mm晶圆)，但整体趋势是每一代工艺比上一代花费更多成本。在直径跨度一英尺的晶圆上有多达数百个个体晶粒(die)的情况下，在晶圆上可印刷的晶体管的总数大约是一万亿的量级。开发能够在这种极端规模下可靠地制造晶体管的高容量制造工艺提出了相当大的挑战。

一个这种挑战是发现物理设计中作为限制工艺产率的原因的图案和几何结构。制造缺陷可通过对在晶圆制造期间由成像工具生成的图像的分析来发现，但为了定位缺陷要分析的图像数据的量可能是巨大的(多达数百万个图像)。随着工艺成熟，可生成的巨量图像数据中的制造缺陷的存在可能是稀有事件。一旦定位了缺陷，确定特定的物理设计图案或几何结构是否是一类缺陷的成因则是另一个困难的任务，尤其是考虑到要分析的数据的量。

本文描述的技术从大量硅数据中提取语义模式以辅助半导体制造工艺开发。分析大量的图像以确定晶圆上的感兴趣区域中的制造缺陷的存在。生成连续项目集，该项目集中所具有的项目包含：与感兴趣区域相对应的物理设计特征的值和指示出在该位置处是否存在制造缺陷的事件值。对离散化项目集执行基于熵的离散化以生成候选语义模式的集合。就本文使用的而言，短语“语义模式(semantic pattern)”指的是描述一个或多个物理设计特征值上的约束的一个或多个句子或短语。语义模式可描述：特征的单个值，“栅极长度＝20nm”，特征的取值范围，“栅极端盖间隔(gate endcap space)≤18nm”，以及多个特征的约束条件，“栅极长度＝20nm，栅极端盖间隔≤18nm”。

候选语义特征的集合被化简成最终语义特征的集合，这些最终语义特征被排名并呈现给用户，例如工艺工程师。语义特征可基于其准确性、覆盖范围、可解释性和独立性被排名。一般而言，排名前列的语义模式一般是很好地说明制造缺陷(模式是准确的并且提供良好的缺陷覆盖，这将在下文更详细论述)并且用户理解起来简单的那些语义模式。用户可使用提取的语义模式来通过更新为工艺设置的设计规则、改善光学邻近修正(OPC)配方或者以其他方式改善工艺。

现在参考附图，其中相似或相同的标号可用于指定不同图中的相同或相似的部分。在不同图中使用相似或相同的标号并不意味着包括相似或相同标号的所有附图构成单个或同一个实施例。

现在转到图1-图3，呈现了半导体器件制造的各种方面的概览。图1A图示了示例性平面晶体管的物理设计。如下文将更详细论述的，晶体管的物理设计被用于生成掩模，这些掩模将在制造期间被用于将特征印刷在实现特定设计所需要的晶圆上。物理设计通常是在诸如栅极层、接触层和金属-1层之类的各种层描绘的多边形的集合。

晶体管100是场效应晶体管(field-effect-transistor，FET)，这是包括在现代半导体器件中使用的大多数晶体管的晶体管类型。晶体管100包括栅极110、漏极120和源极130区域。FET中的栅极区域可被认为是“通-断”开关，其控制漏极和源极区域之间的电流的流动。当栅极110“关断”时，没有(或者只有很少)电流流经将漏极120连接到源极130的沟道区域，而当栅极110“接通”时，电流容易地流经沟道区域。晶体管100由垂直堆叠在晶体管100上面的一组互连层连接到其他晶体管。触点140将漏极120连接到第一金属层(M1)的片段150，并且触点160将源极130连接到M1片段170。M1片段150和170进而分别通过第一层的“过孔(via)”(V1)192和196连接到第二金属层(M2)片段180和190。一般而言，金属层厚度随着沿互连堆叠向上移动而增大，更薄的较低层级金属一般被用于信号的本地路由，而更厚的较高层级金属被用于全局信号路由和电源/地平面。为了简单，图1A只示出了两个层级的金属。当前的半导体制造处理具有多达十层的金属互连。

图1B图示了沿着线A-A'截取的图1A的平面晶体管的示例性截面。截面105示出了栅极110通过高k介电层124与漏极120和源极130分离，该高k介电层124将栅极110与漏极120和源极130电绝缘。晶体管100在衬底区域186中并且通过氧化区域182与邻近晶体管绝缘。图1A和1B中所示的平面晶体管只是一种类型的晶体管形貌，晶体管的平面性质反映出栅极、源极和漏极区域位于相对平坦的表面上或者邻近相对平坦的表面。另一种类型的晶体管形貌是FinFETS中使用的非平面晶体管形貌，FinFETS被广泛用于前沿制造工艺中。FinFETS是与平面FET晶体管在相同的一般原理下操作的场效应晶体管—栅极控制漏极和源极区域之间的电流的流动—变化在于栅极卷绕着从晶圆表面垂直向上延伸的一组鳍片(fins)。

对于半导体制造必不可少的是光刻的工艺，通过光刻，图案被从掩模转印到晶圆上。如先前提到的，掩模被用于定义对于给定的工艺层要摹制在晶圆上的各种特征的形状和位置。例如，一个掩模定义氧化区域位于何处，另一掩模定义高k电介质位于何处，另一掩模定义源极和漏极区域的位置，还有一个掩模将定义触点将被置于何处。额外的掩模可用于定义每个金属层和居间过孔层。

图2A-2F图示了示例性光刻工艺。工艺200图示了可如何利用光刻来定义图1B中的氧化区域182。在图2A中，薄二氧化硅层220被热生长在晶圆的硅衬底210的上面。作为保护层的氮化硅层230被淀积在二氧化硅层220的上面。在图2B中，光刻胶240被淀积在氮化硅层230的上面。光刻胶是一种材料，该材料对蚀刻剂或溶剂的电抗在暴露于光时增大(如果是正性光刻胶)或减小(负性光刻胶)。在工艺200中，光刻胶240是正性光刻胶。在图2C中，具有图案260的掩模250被定位在晶圆上方并且暴露于光。光经过掩模250的透明区域254并且将光刻胶240曝光。图案化区域260对于光是不透明的并且图案260下方的光刻胶区域不被曝光。在图2D中，光刻胶240被化学显影并且曝光区域被溶解。光刻胶240的剩余部分现在可充当晶圆上的掩模来允许对晶圆的选择性处理。在图2E中，晶圆经历蚀刻步骤，该步骤去除氮化硅层230、二氧化硅层220和衬底210的一部分以创建沟槽270。在图2F中，光刻胶和氮化物层被去除，并且沟槽270被填充以二氧化硅以创建浅沟槽隔离(shallow trenchisolation，STI)区域280，该STI区域280用于保持区域294和298中形成的晶体管与彼此电隔离。

由于掩模是用来在半导体器件中实现特征的手段，所以任何半导体器件设计都必须最终被化简到物理设计，掩模是从这个设计抽象的层级生成的。要制造的晶体管(例如图1A)、电路或者处理器的物理设计经常被称为“布局”。电子设计自动化(electronic designautomation，EDA)工具允许处理器架构师和电路设计者在物理设计层级之上的抽象层级进行设计。他们从而无需再花费其时间来在布局工具中描绘多边形以实现其设计。架构师通常利用诸如VHDL或Verilog之类的硬件设计语言(hardware design language，HDL)来定义其设计。一旦他们已验证了其设计的表现符合期望，就可利用标准布局单元的库来自动生成物理设计。电路设计者常常追求利用标准单元不可得的性能或功能，并且常常将其设计输入到原理图捕获工具中。一旦其定制设计被定案，电路原理图就被转交给手动制作定制物理设计的布局设计者。

无论物理设计是自动还是手动生成的，其都必须符合为制造工艺建立的一组布局设计规则。设计规则是物理设计为了确保可制造性而必须遵循的约束。大多数设计规则表述特征的最小宽度或空间，例如“栅极长度≥10nm”、“触点的源极/漏极扩散包封≥16nm”以及“金属-1迹线之间的空间≥20nm”。设计规则表示特征密度和可制造性之间的折衷。能够印刷更小的特征尺寸可意味着更多的晶粒可被封装到晶圆上，但如果工艺不能可靠地印刷更小的特征，则所造成的晶圆产率的减小可能超幅抵消由能够在晶圆上印刷更多晶粒所赢得的成本降低。

为新的工艺开发设计规则可能是困难的，因为意料之外的困难可发生。例如，由于新处理步骤或新工具的未预见到的困难，特征相对于先前的技术世代可能不像预期那样多地升级。随着工艺工程师开发出新的制造工艺，他们不断地微调个体处理步骤以去除尽可能多的缺陷源。在某个点，工艺可被足够地调谐，使得需要被根除的剩余缺陷发生得如此不频繁以至于它们是难以找到的。工艺工程师需要在工艺开发期间发现这些稀有事件的发生，以使得他们可确定是否可以想出对工艺的轻微调整来减少稀有事件的发生，或者向设计规则集合添加设计规则以使得与特定缺陷相关的物理设计几何结构和图案可被保持在最终物理设计之外。

一旦物理设计清除了设计规则违反并且已通过了其他设计有效性检查，其就被传递到EDA流程的掩模生成阶段。由于自从90nm技术节点以来所使用的光的波长(λ＝193nm)和当前工艺中使用的最小特征尺寸(10nm)之间的巨大差异，掩模生成阶段完全不是不重要的。在光刻工艺中能够清晰印刷的最小特征尺寸受到所使用的光源的波长的限制，并且半导体工业已开发出分辨率增强技术(resolution enhancement technology，RET)来允许在远低于193nm光源波长下对特征进行印刷。第一组RET技术起到增大分辨率和/或焦深的作用，而第二组对由于利用大于最小特征尺寸的波长来印刷特征而引起的失真效应进行补偿，以及对在淀积、蚀刻和其他工艺步骤中固有的那些失真效应进行补偿。第一组包括诸如相移掩模和双重图案化之类的技术，并且第二组包括光学邻近修正(OPC)。

图3A-3D图示了印刷在掩模上的特征和由于工艺失真效应在晶圆上处理的那些特征之间的差异和使用光学邻近修正来对抗这些效应。图3A图示了在经历OPC过程之前的物理设计中的两个栅极多边形300。图3B图示了多边形300当在晶圆上被处理时看起来可能如何的简化视图。轮廓310表示多边形300的边界并且形状320表示相应的被处理特征。可以看出形状320的末端324和外角328是圆滑的，内角334被填满，并且片段338由于附近的特征而变窄。图3C图示了通过使多边形300经历OPC过程而生成的示例性修改后的多边形340。修改后的多边形340比原始多边形300复杂得多。修改后的多边形340包括对于末端圆滑进行补偿的“狗骨(dog-bone)”特征344，对于外角圆滑进行补偿的“耳朵”特征348，对于内角圆滑进行补偿的“鼠咬(mouse-bite)”特征354，以及对于附近特征的存在进行补偿的加粗特征358。图3D图示了修改后的多边形340在处理之后可如何出现在晶圆上的简化视图。轮廓310同样表示原始多边形300的边界。可以看出，OPC过程对多边形300的修改导致更接近原始多边形300的形状和尺寸的印刷形状360。形状360的末端和拐角不那么圆滑，内角不那么被填满，并且附近邻域特征的影响被减弱了。

虽然OPC生成(以及其他RET技术)允许在光刻光源的波长保持恒定时最小特征随着技术节点而升级，但它不是没有代价的。OPC生成在计算上是密集的。OPC配方可基于各种处理步骤(光刻、扩散、蚀刻、淀积等等)的物理模型，或者可以是基于规则的模型，这些模型基于个体物理设计特征特性(宽度、长度、形状、最近邻域特性)来生成OPC特征，而不依赖于底层处理步骤的物理形态。将基于模型的OPC配方应用到完整物理设计仅在栅极层就可涉及将物理模型应用到超过100亿个形状，以及在其他层上应用到数十亿个额外形状。此外，可节省基于模型的OPC生成的一些计算复杂性的基于规则的OPC模型的生成可能是个复杂的事情。基于规则的OPC配方的生成可基于试错法(trial-and-error)，这是由于缺乏对于前沿处理技术的开发中起作用的复杂物理和化学现象的完全理解。这个试错法可包括用候选OPC配方的许多变体反复地制造特征并且查明哪些配方产生最佳结果。

图4图示了硅数据捕捉和利用硅数据来辅助半导体制造工艺开发的实施例。硅晶圆400包括晶粒410。如前所述，当前技术节点采用300mm晶圆，其可包括数百个晶粒。晶粒被切割线所分隔，这些切割线可包含可用于监视制造工艺的健康性并且被切割过程所消耗的测试结构，在切割过程中晶圆被切割成个体晶粒410。在硅晶圆400的制造期间，可生成硅数据420，硅数据420可用于新工艺的开发或者用于监视成熟工艺的健康。硅数据420可以是在晶圆400的制造期间收集的任何数据，例如由诸如扫描电子显微镜(scanning electronmicroscope，SEM)、透射电子显微镜(transmission electron microscope，TEM)、扫描透射电子显微镜(scanning transmission electron microscope，STEM)或者聚焦离子束显微镜(focus ion beam microscope，FIB)之类的成像工具捕捉的诊断数据或图像。诊断数据可包括从切割线测试结构收集的数据，其可测量各种特征或层的电属性(例如，触点或过孔电阻、金属层薄层电阻)，或者通过测试例如反映关注的最小特征或布局图案的栅极或金属结构之间的短路来指示制造缺陷的存在。

对每个晶圆可生成任何数目的图像。对于晶圆上的各种晶粒，可对个体晶粒上的一个或多个感兴趣区域取得图像。例如，可以对栅极图案尤其密集的区域中(例如存储器阵列中)的栅极层取得图像，以及对于晶圆上的代表性晶粒取得图像来捕捉跨晶圆的制造变化。可在制造工艺中的任何点取得图像。由于图像可捕捉长度和宽度为数百微米的视野，所以个体图像可包含最小特征或感兴趣区域的许多实例。

硅数据420可针对在工艺开发或监视期间处理的晶圆而生成，以及可针对在制造设施间处理的晶圆而生成以评估跨设施的制造鲁棒性。考虑到当今的大晶圆尺寸、工艺复杂度和晶圆运行速率，在工艺开发或监视期间可产生的硅数据的数量可能是巨大的。单是在工艺开发期间生成的图像的数目就可达到数百万。

硅数据420可被提供到语义模式提取系统430，语义模式提取系统430可消化大量的硅数据并且向工艺工程师或者其他用户440呈现对于开发新工艺或者改善现有工艺可能有用的信息。在一些示例中，提供的信息可以是建议哪些物理设计图案或几何结构可能是缺陷的成因的语义模式(人类容易理解的短语和句子)。在其他示例中，系统430可利用硅数据420来确定可改善工艺产率的一个或多个设计规则，并且为工艺更新设计规则数据库450或者通过更新现有OPC配方或创建可改善产率的新OPC配方来更新OPC配方数据库460。

对象排名是一种用于组织和理解数据的常见技术并且可帮助识别问题的根本原因。可基于对每个对象的测量来对对象排名。排名方法一般依赖于测量数据的高信号噪声比。在诸如半导体制造之类的许多应用中，测量数据中的高信号噪声比得不到保证。例如，由于半导体制造工艺涉及若干个复杂的操作，例如光刻、淀积或蚀刻，所以对任何布局图案的测量可能是有噪声且非线性的。参数的变化(例如，工艺变化、邻域几何结构、晶圆与晶圆之间的运行的差异)可导致对于不同图案(甚至对于本质可能相似的图案)的测量值的不同分布。因此，测量值的分布可能是不可预测的，并且排名方法不应当假定特定的分布。

为了基于其测量对对象排名，可向每个对象赋予得分。一旦每个对象被赋予了得分，该对象就可基于其得分被排序。一个打分机制可以是将对象的均值或中值测量值赋予为该对象的得分。另一个打分机制可以是将对象的均值测量值除以对象的标准偏差赋予为该对象的得分。然而，如果对象的测量的分布具有不同的特性，例如不同的散布或形状，则这些简单的打分机制是不鲁棒的。

在本公开的各种实施例中，一种提供鲁棒排名的系统可利用不对测量值的分布做出任何假设的统计打分系统。在各种实施例中，正在考虑的对象的测量值与所有对象的测量值之间的差异被量化并且被用作打分系统的基础。各种实施例利用鲁棒的效应大小度量来为对象打分，并且受到在机器学习中对于多类别分类通常部署的一对所有(one-versus-all)方法的启示。

特定实施例可利用常见语言效应大小统计(common language effect sizestatistic，CLESS)的衍生(derivative)来量化为一对象获得的测量值与为所有对象获得的测量值之间的差异。诸如CLESS之类的效应大小度量可用于社会科学或医疗研究中，来通过比较接受新治疗方案的样本与接受安慰剂治疗的样本来量化新治疗方案的益处。在本公开的各种实施例中，对于数据的非正态分布鲁棒的效应大小度量可用于通过估计正在考虑的对象的随机测量值比所有对象的随机测量值更差的概率来为对象打分

图5图示了根据某些实施例的用于对对象排名的流程500。该流程可由任何适当的计算系统执行，例如图6的计算系统600。流程500描绘了针对特定测量类型对三个对象(A、B和C)的排名，但各种实施例可针对任何一个或多个测量类型对任何适当数目的对象排名。

该流程描绘了对象A的实例的测量值的分布502、对象B的实例的测量值的分布503和对象C的实例的测量值的分布503。分布表示对于每个对象的多个实例做出的相同测量类型的值。每个分布502-504中所表示的测量值可表示在任何适当域上做出的测量，例如在特定的芯片、晶圆或者晶圆群组上对各个对象的不同实例的测量。

对象可以是任何适当的对象。在特定实施例中，对象对应于半导体芯片设计的布局特征，例如在布局数据库文件中定义的某个区域的一个或多个几何设计图案。任何适当的数据库文件格式可被用于布局数据库文件，例如图形数据系统II(Graphic Data SystemII，GDS II)、开放原图系统交换标准(Open Artwork System Interchange Standard，OASIS)或者其他适当的格式。布局数据库文件可按照与例如芯片的金属、氧化物或者半导体层的图案相对应的平面几何形状(例如，多边形)提供半导体芯片的表示。布局数据库文件可表示芯片上的各种器件的物理放置。这种文件可以为用于产生芯片的掩模指定不同掩模层上的各种特征的存在与否。

从而，在特定实施例中，每个对象可对应于由布局数据库文件的一部分表示的区域内的一个或多个特定几何图案。几何图案可由芯片的一层或多层的内容定义。对象在芯片内可以是独特的或者可以在芯片上被重复任意多次(例如，数十次、数百次、数千次或更多次)。在一些实施例中，芯片可包括数万个独特对象。在其他实施例中，芯片可包括额外的或者更少的独特对象。

对象可包括关于多边形间关系的信息。例如，对象可包括特定窗口内的特定多边形(称为锚定点(anchor point))的全部或一部分，其中该窗口可具有任何适当的形状(例如，方形、其他矩形、圆形或者其他形状)或大小。在一些实施例中，对象可由锚定点和在锚定点周围的窗口内的零个或更多个多边形来定义。在各种实施例中，锚定点可对应于芯片元件的一部分，例如过孔柱、金属线的线端、诸如源极、漏极或栅极之类的晶体管的一部分或者适当的芯片元件或其一部分。

可针对芯片的各种层以任何适当的方式定义对象。例如，一些对象可只包括与锚定点相同的层中的多边形，而其他对象可包括多层(例如，与锚定点的层相邻的层)内的多边形。从而，锚定点周围的窗口可与锚定点在相同层中，可在一个或多个不同层中，或者可在相同层和一个或多个不同层中。被包括来定义特定对象的掩模层的数目可取决于被分析的缺陷的特定类型和做出的测量。仅作为一个示例，当对象包括过孔柱矩形作为锚定点时，该对象可包括过孔柱矩形上方和下方的金属线层。

在特定实施例中，芯片设计中的第一位置处的第一锚定点和该第一锚定点周围的独特图案和芯片设计中的第二位置处的第二锚定点和该第二锚定点周围的独特图案在这些锚定点和独特图案相同时(或者在其他实施例中如果它们充分相似)被认为是同一对象的实例。从而，同一对象的实例可包括设计的如下区域：这些区域包括被彼此相同或充分相似(例如，经由模糊匹配技术或其他适当方法确定)的邻域所围绕的相同或相似的锚定点。从而，在一些实施例中同一对象的不同实例可变化(例如，轻微变化)。

虽然对象可对应于芯片设计的一部分，但可通过以下方式在获得测量值：在对象的各种制造实例被加工在芯片上之后对从这些实例取得的图像进行分析。例如，可由成像工具捕捉图像，例如上文描述的那些的任何一者(例如，SEM)，并且在图像中捕捉的对象的制造实例上执行至少一个测量(在各种实施例中，在对象的每个实例上执行不同类型的许多不同测量)。在各种实施例中，图像可包括任何适当数目的对象。例如，图像的一部分可对应于特定对象的实例，而另一部分对应于不同对象的实例。在一些情形中，这些部分可以是离散的或者可以重叠(例如，第一对象的实例的一部分也可以是第二对象的实例的一部分)。

任何适当的测量类型可例如由测量收集模块602应用到对象(例如，对象A、B和C)的各种实例并且被存储在例如测量数据库604中。例如，测量可以是对象内的多边形(例如，锚定点)的关键维度。关键维度可例如是当在2D表示中查看时特定多边形的宽度(例如，x方向上的大小)或高度(例如，y方向上的大小)。在特定实施例中，测量值可包括一个维度上的关键维度(例如，宽度或高度)或者可包括或基于多个维度(例如，宽度/高度对或者宽度和高度的比率)。从而，如果在图5的分布502-504中表示的测量类型是关键维度，则不同的关键维度值可以是每个x轴上的不同点(或者x轴上的每个点可表示关键维度值的范围)，而每个“计数”值可表示具有该独特关键维度值(或者该范围内的值)的各个对象的实例的数目。

作为其他示例，测量可以是对象内的多边形(例如，过孔、晶体管的栅极触点、源极或漏极等等)的面积，多边形的实际面积(例如，在图像中所测量的)相对于多边形的设计面积(例如，由布局文件指示的)的比率，第一多边形的一部分(例如，边缘或中心)和第二多边形的一部分(例如，边缘或中心)之间的距离(例如，这种测量可指示过孔太大，因为其耦合到了相邻金属线)，多边形的端到端距离(例如，在金属线中此测量可指示是否存在线路短路)，对线夹断的测量(例如，如果线变得太窄，则导电性问题可产生)，对线边缘粗糙度的测量(例如，晶体管多线之间的低可变性可能是合乎需要的)，对两层之间的错位的测量(例如，两个掩模之间的配准不良(misregistration))，对多边形的拐角的粗糙度的测量，或者任何其他适当的测量。

分布可例如由分布生成模块606创建。在各种实施例中，分布502-504是直方图，其中x轴上的每个点表示一个或多个值的箱格(bin)，并且每个箱格对应于计数值，该计数值表示具有在该箱格的范围内的测量值的对象的实例的数目。直方图的箱格宽度可按任何适当的方式来确定，其中箱格宽度是特定箱格的测量值的范围的大小。

作为示例，可以使用固定的分箱，其中箱格宽度是统一的(也就是说，箱格宽度对于每个箱格是相同的)。作为另一示例，可以使用可变分箱，其中箱格宽度不是统一的(例如，其中数据更密集的箱格的宽度可比其中数据更稀疏的箱格的宽度更窄)。例如，一个箱格宽度可包括单个测量值，而另一箱格可包括某个范围的测量值，而另外一个箱格可包括更大范围的测量值。作为另外一个示例，箱格宽度可根据Freedman–Diaconis规则(或者其衍生)来选择，这可最小化经验概率分布下的区域和理论概率分布下的区域之间的差异。在特定实施例中，箱格宽度是根据应用到来自正在考虑的多个(例如，所有)对象的测量的集合的Freedman-Diaconis规则来选择的。箱格选择的这个方法在测量值的分布的确切性质预先未知时可能尤其有用。

在一些实施例中，箱格的宽度和/或所使用的箱格的数目可在测量之前指定(例如，由系统的操作者基于对被测试数据的熟悉来指定)。在另一实施例中，箱格的宽度和/或所使用的箱格的数目可在测量已开始之后、但在对所有对象完成测量之前指定(例如，在已做出了足够的测量来得出关于测量值的范围和/或密度的合理估计之后)。在另外一个实施例中，箱格的宽度和/或所使用的箱格的数目可在已完成所有测量之后指定。

在特定实施例中，对于被测量的每个对象使用相同的箱格范围(例如，用于分布502、503和504的箱格可以全都是相同的)，以便容易汇集计数值。例如，为了将特定对象的直方图与所有对象的总直方图相比较，在执行比较之前决定一组箱格宽度。这允许了对不同对象的比较和排名，而不依赖于任何对象的测量值的确切范围。

在已对被分析的每个对象确定了分布之后，这些分布可例如通过分布生成模块606组合来形成整合分布506。在特定实施例中，分布506包括与个体分布502、503和504相同的箱格宽度，并且整合分布506的每个箱格的计数值是通过对个体分布的相应箱格的计数值求和来获得的。作为示例，如果特定箱格对应于长度20-25纳米的关键维度的测量值，并且对象A的2000个实例、对象B的3000个实例和对象C的4000个实例被测量为具有20到25纳米之间的关键维度，则整合分布506中的同一箱格的计数将是9000。

取决于测量数据的体量和系统要求，测量数据可被存储在存储器中并且被读取单次或者至少一部分数据可被读取两次。例如，如果测量数据体量较小和/或对于数据要求的精确度较小(例如，可被表示为浮点数据的测量可被转换成最近整数并被存储为整数数据)，那么数据可被读取、存储在存储器中并且数据的范围可被计算。随后，进行对箱格的数目和宽度的确定，然后确定每个箱格中的测量的数目。作为另一示例，如果测量数据体量较大并且将全部测量数据存储在存储器中是不现实的，则在读取所有测量数据之前可以估计数据的范围并且可确定精细箱格宽度(例如，基于数据的子集)。在第一次读取期间，精细箱格可被填充。随后，一旦所有数据已被读取并且对范围和适当箱格大小的准确估计被确定，则这些精细箱格可被合并来创建分布的最终箱格(例如，两个或更多个精细箱格可被组合成单个最终箱格)。

在508，效应得分例如通过效应打分模块608基于对象的各个个体分布(例如，对象A的502、对象B的503或者对象C的504)和整合分布506被赋予每个对象。在特定实施例中，对象关于特定测量的效应得分是根据以下等式来确定的：

EffectScore_A＝∑P(Δ_A＝x)*P(Δ_Aggregate<x)

在此等式中，EffectScore_A是对象A关于特定测量的效应得分，P(Δ_A＝x)是对于特定箱格x，对象A的随机实例具有在箱格x内的测量值的概率，并且P(Δ_Aggregate<x)是对于特定箱格x，从所有对象随机选择的实例具有小于该箱格的测量值的范围的下限的测量值的概率(例如，在箱格x处整合分布506的累积分布函数的值)。在每个箱格上将这两个概率的乘积求和在一起来生成对象A的效应得分。可通过在以上等式中分别代入P(Δ_B＝x)和P(Δ_C＝x)以类似的方式确定对象B和C的效应得分。

在其他实施例中，可按任何适当的方式计算效应得分。例如，可以使用任何标准效应得分等式。作为其他示例，效应得分可基于分布(例如，直方图的曲线下的面积)和对象图案的分布(例如，直方图)和整合分布(例如，直方图)之间的重叠下的面积的加权和。

一旦确定了效应得分508，就可例如由得分分析器模块610基于其得分来分析对象。例如，可在510处其于其效应得分对对象排序(例如，按升序或降序)以生成对象的有序列表512。在一些实施例中，该列表所指示的结果可(单独地或者与来自为其他测量生成的列表的结果相结合)用于识别离群者(outlier)，以便检查芯片中的可能缺陷或其他意外行为。在各种实施例中，本文描述的打分方法可对所有测量的整个分布加权，而不是为每个测量假定标准偏差。这可允许将该对象与对象的总群体相比较以确定该对象的行为是否遵循其他对象的行为。具有一个或多个共同的特征并且对于一个或多个测量类型如其各自的效应得分所指示以类似的方式行为的多个对象可指示出作为半导体工艺的函数的系统化趋势。通过利用上文描述的实施例对半导体布局图案进行排名，工艺工程师可得出关于哪些图案在限制产率的有用见解。作为针对可制造性进行的设计的一部分，具有高得分的图案可被添加到设计规则检查项(design rule deck)，以使得电路设计者不使用这种图案(因为高得分可表示离群者)。

在一些实施例中，得分或者从其得出的信息可经由电子显示器被呈现来促进对关联的对象的分析。例如，在各种实施例中，得分分析器模块610可基于得分执行聚类算法以确定可能行为类似的对象并且经由电子显示器呈现这些结果。

虽然本公开描述了在半导体制造的情境中有用的各种实施例，但这些实施例可用在其他情境中用于任何适当的对象或测量。作为一个示例，打分方法可用于分析包括公开交易的股票的多个对象以便确定哪些股票的表现类似(例如，在短期持续时间中)。在这种实施例中，测量可以是股票价格、交易量或者任何其他适当的属性。当测量包括公开交易的股票的特性(例如，价格、体量等等)时，不同股票的特性在分布被整合之前可被标准化，以便考虑到股票的特性中的差异(例如，价格或体量的差异)。在特定实施例中，基于为各种不同股票获得的效应得分，效应得分的排名可被计算系统用于创建基于具有不同特性的股票的多元化投资组合。

图7图示了根据某些实施例的计算系统700。系统700的任何适当组件可用于执行本文例如联系图5或图8描述的任何功能。在特定实施例中，计算系统600的组件可利用计算系统700的组件来实现。在一些实施例中，提取系统430或者被用户440用来与提取系统430通信的计算系统可实现系统700的一个或多个组件。系统700包括包含耦合到外部输入/输出(I/O)控制器704的中央处理单元(CPU)702的计算设备701、存储设备706(其在一些实施例中可存储硅数据420和/或数据库604的至少一部分)以及系统存储器707。虽然图示了各种组件，但计算系统700可包括额外的其他组件或者多个图示的组件。

在操作期间，可在存储设备706或系统存储器707和CPU 702之间传送数据。在各种实施例中，涉及存储设备706或系统存储器707的特定数据操作(例如，擦除、编程和读取操作)可由操作系统或者处理器708执行的其他软件应用来管理。

CPU 702包括处理器708，例如微处理器、嵌入式处理器、数字信号处理器(digitalsignal processor，DSP)、网络处理器、手持处理器、应用处理器、协处理器、片上系统(system on a chip，SOC)或者执行代码(即，软件指令)的其他设备。处理器708在描绘的实施例中包括两个处理元件(在描绘的实施例中是核心714A和714B)，这些处理元件可包括非对称处理元件或对称处理元件。然而，处理器可包括可以是对称或非对称的任何数目的处理元件。

在一个实施例中，处理元件指的是支持软件线程的硬件或逻辑。硬件处理元件的示例包括：线程单元、线程槽、线程、处理单元、情境、情境单元、逻辑处理器、硬件线程、核心和/或任何其他元件，其能够保持处理器的状态，例如执行状态或体系结构状态。换言之，处理元件在一个实施例中指的是能够与诸如软件线程、操作系统、应用或其他代码之类的代码独立关联的任何硬件。物理处理器(或者处理器插口)通常指的是可能包括任何数目的其他处理元件(例如核心或硬件线程)的集成电路。

核心714可以指能够维持独立体系结构状态的位于集成电路上的逻辑，其中每个独立维持的体系结构状态与至少一些专用执行资源相关联。硬件线程可以指能够维持独立体系结构状态的位于集成电路上的任何逻辑，其中独立维持的体系结构状态共享对执行资源的访问。可以看出，当某些资源被共享并且其他资源被专用于体系结构状态时，硬件线程和核心的命名(nomenclature)之间的线重叠。然而经常，核心和硬件线程被操作系统看作单独逻辑处理器，其中操作系统能够单独调度每个逻辑处理器上的操作。

在各种实施例中，处理元件也可包括一个或多个运算逻辑单元(arithmeticlogic unit，ALU)、浮点单元(floating point unit，FPU)、缓存、指令管线、中断处理硬件、寄存器或者促进处理元件的操作的其他硬件。

I/O控制器710是集成I/O控制器。I/O控制器710可包括用于在CPU 702和I/O设备之间传输数据的逻辑，这可以指能够向电子系统(例如CPU 702)传送数据和/或从该电子系统接收数据的任何适当的设备。例如，I/O设备可包括音频/视频(A/V)设备控制器，例如图形加速器或音频控制器；数据存储设备控制器，例如闪存设备、磁存储盘或者光存储盘控制器；无线收发器；网络处理器；网络接口控制器；或者用于诸如监视器、打印机、鼠标、键盘或扫描仪之类的另一输入设备的控制器；或者其他适当的设备。在特定实施例中，I/O设备可包括可通过I/O控制器710耦合到CPU 702的存储设备706。

I/O设备可利用任何适当的信令协议与CPU 702的I/O控制器710通信，例如外围组件互连(peripheral component interconnect，PCI)、快速PCI(PCI Express，PCIe)、通用串行总线(Universal Serial Bus，USB)、串行附接SCSI(Serial Attached SCSI，SAS)、串行ATA(Serial ATA，SATA)、光纤信道(Fibre Channel，FC)、IEEE 802.3、IEEE 802.11或者其他当前或将来的信令协议。在特定实施例中，I/O控制器710和下层的I/O设备可根据逻辑设备接口规范来传输数据和命令，所述规范例如是快速非易失性存储器(Non-VolatileMemory Express，NVMe)(例如，如在www.nvmexpress.org/specifications/可获得的规范中的一个或多个所描述)或者高级主机控制器接口(Advanced Host ControllerInterface，AHCI)(例如，如一个或多个AHCI规范所描述，例如串行ATA AHCI规范，版本1.3.1，在http://www.intel.com/content/www/us/en/io/serial-ata/serial-ata-ahci-spec-rev1-3-1.html可获得)。在各种实施例中，耦合到I/O控制器的I/O设备可位于芯片外(即，不与CPU 702在同一芯片上)或者可与CPU 702集成在同一芯片上。

CPU存储器控制器712是集成存储器控制器。在各种实施例中，CPU存储器控制器712可包括存储器控制器110的任何一个或多个特性。CPU存储器控制器可包括逻辑来控制去往和来自一个或多个系统存储器707的数据的流动。CPU存储器控制器712可包括可操作来从系统存储器707读取、向系统存储器707写入或者向系统存储器707请求其他操作的逻辑。在各种实施例中，CPU存储器控制器712可从核心714和/或I/O控制器710接收写入请求并且将这些请求中指定的数据提供到系统存储器707以便存储在其中。CPU存储器控制器712也可从系统存储器707读取数据并且将读取的数据提供到I/O控制器710或核心714。在操作期间，CPU存储器控制器712可发出包括系统存储器707的一个或多个地址的命令以便从存储器读取数据或者向存储器写入数据(或者执行其他操作)。在一些实施例中，CPU存储器控制器712可被实现在与CPU 702相同的芯片上，而在其他实施例中，CPU存储器控制器712可被实现在与CPU 702不同的芯片上。I/O控制器710可对于一个或多个存储设备706执行类似的操作。

CPU 702也可通过外部I/O控制器704耦合到一个或多个其他I/O设备。在特定实施例中，外部I/O控制器704可将存储设备706耦合到CPU 702。外部I/O控制器704可包括逻辑来管理一个或多个CPU 702与I/O设备之间的数据的流动。在特定实施例中，外部I/O控制器704与CPU 702一起位于主板上。外部I/O控制器704可利用点到点或其他接口与CPU 702的组件交换信息。在各种实施例中，外部I/O控制器704可包括存储器控制器110的任何一个或多个特性。

系统存储器707可存储任何适当的数据，例如被处理器708用于提供计算机系统700的功能的数据。例如，与被核心714执行的程序或者访问的文件相关联的数据可被存储在系统存储器707中。从而，系统存储器707可包括存储被核心714执行或者以其他方式使用的数据和/或指令的序列的系统存储器。在各种实施例中，系统存储器707可存储即使在对系统存储器707的供电被去除之后也保持被存储的持续性数据(例如，用户的文件或者指令序列)。系统存储器707可专用于特定CPU 702或者与计算机系统700的其他设备(例如，一个或多个其他处理器或其他设备)共享。

在各种实施例中，系统存储器707可包括包含任何数目的存储器阵列的存储器、存储器设备控制器(在各种实施例中，存储器设备控制器可包括存储器控制器110的任何一个或多个特性)以及其他支持逻辑(未示出)。存储器阵列可包括非易失性存储器和/或易失性存储器。非易失性存储器是不要求电力来维持该介质存储的数据的状态的存储介质。非易失性存储器的非限制性示例可包括以下各项的任何一者或者组合：固态存储器(例如平面或3D NAND闪存或NOR闪存)，3D交叉点存储器，使用硫属化合物相变材料(例如硫属化合物玻璃)的存储器设备，字节可寻址非易失性存储器设备，铁电存储器，氧化硅氮氧化硅(silicon-oxide-nitride-oxide-silicon，SONOS)存储器，聚合物存储器(例如，铁电聚合物存储器)，铁电晶体管随机访问存储器(ferroelectric transistor random accessmemory，Fe-TRAM)奥氏存储器，纳米线存储器，电可擦除可编程只读存储器(electricallyerasable programmable read-only memory，EEPROM)，其他各种类型的非易失性随机访问存储器(random access memory，RAM)，以及磁存储存储器。在一些实施例中，3D交叉点存储器可包括无晶体管可堆叠交叉点体系结构，其中存储器单元位于字线和位线的交点处并且是单独可寻址的，并且其中位存储是基于体电阻的变化的。易失性存储器是要求电力来维持该介质存储的数据的状态的存储介质。易失性存储器的示例可包括各种类型的随机访问存储器(RAM)，例如动态随机访问存储器(DRAM)或静态随机访问存储器(SRAM)。可用于存储器阵列中的一种特定类型的DRAM是同步动态随机访问存储器(synchronous dynamicrandom-access memory，SDRAM)。在一些实施例中，存储器707的作为易失性存储器的任何部分可遵从JEDEC标准，包括但不限于双数据速率(Double Data Rate，DDR)标准，例如DDR3、4和5或者低功率DDR4(LPDDR4)以及新兴的标准。

存储设备706可存储任何适当的数据，例如被处理器708用于提供计算机系统700的功能的数据。例如，与被核心714A和714B执行的程序或者访问的文件相关联的数据可被存储在存储设备706中。从而，在一些实施例中，存储设备706可存储被核心714A和714B执行或以其他方式使用的数据和/或指令的序列。在各种实施例中，存储设备706可存储即使在对存储设备706的供电被去除之后也保持被存储的持续性数据(例如，用户的文件或者软件应用代码)。存储设备706可以是专用于CPU 702的或者是与计算机系统700的其他设备(例如，另一CPU或其他设备)共享的。

在各种实施例中，存储设备706包括存储设备控制器和一个或多个存储器模块。在各种实施例中，存储设备706的存储器模块包括一个或多个NAND闪存阵列、一个或多个硬盘驱动器或者其他适当的存储器存储设备。存储设备706可包括任何适当类型的存储器并且在各种实施例中不限于存储器的特定速度、技术或外形参数。例如，存储设备706可以是盘驱动器(例如固态驱动器)、闪存驱动器、与计算设备集成的存储器(例如，集成在计算设备的电路板上的存储器)、可被插入在存储器插口中的存储器模块(例如，双列直插存储器模块)或者其他类型的存储设备。另外，计算机系统700可包括多个不同类型的存储设备。存储设备706可包括任何适当接口，来利用诸如基于DDR的协议、PCI、PCIe、USB、SAS、SATA、FC、系统管理总线(System Management Bus，SMBus)或者其他适当的协议之类的任何适当的通信协议与CPU存储器控制器712或者I/O控制器710通信。存储设备706还可包括通信接口，来根据诸如NVMe、AHCI或者其他适当的规范之类的任何适当的逻辑设备接口规范与CPU存储器控制器712或I/O控制器710通信。在特定实施例中，存储设备706可包括多个通信接口，分别利用单独的协议与CPU存储器控制器712和/或I/O控制器710通信。

在一些实施例中，系统700的所有或一些元件驻留在(或者耦合到)同一电路板(例如，主板)上。在各种实施例中，元件之间的任何适当的划分可存在。例如，CPU 702中描绘的元件可位于单个晶粒(即，在芯片上)或封装上，或者CPU 702的任何元件可位于芯片外或者封装外。类似地，存储设备706中描绘的元件可位于单个芯片上或多个芯片上。在各种实施例中，存储设备706和计算设备(例如，CPU 702)可位于同一电路板上或者同一设备上，并且在其他实施例中，存储设备706和计算设备可位于不同的电路板或设备上。

系统700的组件可按任何适当的方式耦合在一起。例如，总线可将任何组件耦合在一起。总线可包括任何已知的互连，例如多分支总线、网状互连、环状互连、点到点互连、串行互连、并行总线、一致性(例如缓存一致性)总线、分层协议体系结构、差动总线以及射电收发器逻辑(Gunning transceiver logic，GTL)总线。在各种实施例中，集成I/O子系统包括系统700的各种组件(例如核心714、一个或多个CPU存储器控制器712、I/O控制器710、集成I/O设备、直接存储器访问(direct memory access，DMA)逻辑(未示出)等等)之间的点到点复用逻辑。在各种实施例中，计算机系统700的组件可通过一个或多个网络耦合在一起，这些网络包括任何数目的居间网络节点，例如路由器、交换机或者其他计算设备。例如，计算设备(例如，CPU 702)和存储设备706可通过网络通信地耦合。

虽然没有描绘，但系统700可使用电池和/或电源插座连接器和关联的系统来接收电力，使用显示器来输出由CPU 702提供的数据，或者使用允许CPU 702通过网络通信的网络接口。在各种实施例中，电池、电源插座连接器、显示器和/或网络接口可通信地耦合到CPU 702。可以使用其他电力来源，例如可再生能量(例如，太阳能或者基于运动的电力)。

图8图示了根据某些实施例的用于为对象打分的流程。该流程可由任何适当的计算系统执行，例如本文描述的那些。

在802，选择数据对象。在804，对数据对象的多个实例执行测量以为该数据对象生成多个测量值。在806，为数据对象生成测量值的分布。

在808，确定该对象是否是要测量的最后对象。如果该对象不是最后对象，则流程返回到802。如果该对象是最后对象，则流程移动到810，在这里基于为数据对象生成的测量值的分布中的每个分布生成聚合分布。在812，基于多个数据对象中的第一数据对象的测量值的分布和聚和分布为第一数据对象打分。

设计可经过各种阶段，从创建到仿真再到制造。表示设计的数据可按若干种方式来表示设计。首先，正如在仿真中有用的，可利用硬件描述语言(hardware descriptionlanguage，HDL)或者另外的功能性描述语言来表示硬件。此外，在设计过程的一些阶段可产生具有逻辑和/或晶体管门的电路级模型。另外，大多数设计在某个阶段达到表示硬件模型中的各种器件的物理布置的数据的级别。在使用传统的半导体制造技术的情况下，表示硬件模型的数据可以是为用于产生集成电路的掩模指定不同掩模层上的各种特征的存在与否的数据。在一些实现方式中，这种数据可被存储在数据库文件格式中，例如图形数据系统II(Graphic Data System II，GDS II)、开放原图系统交换标准(Open Artwork SystemInterchange Standard，OASIS)或者类似的格式。

在一些实现方式中，基于软件的硬件模型以及HDL和其他功能性描述语言对象可包括寄存器传送语言(register transfer language，RTL)文件，以及其他示例。这种对象可以是机器可解析的，使得设计工具可接受HDL对象(或模型)，针对所描述的硬件的属性解析HDL对象，并且从该对象确定物理电路和/或片上布局。设计工具的输出可用于制造物理器件。例如，设计工具可从HDL对象确定各种硬件和/或固件元件的配置，例如总线宽度、寄存器(包括大小和类型)、存储器块、物理链路路径、结构拓扑以及为了实现在HDL对象中建模的系统将会实现的其他属性。设计工具可包括用于确定片上系统(SoC)和其他硬件器件的拓扑和结构配置的工具。在一些情况中，HDL对象可被用作用于开发模型和设计文件的基础，这些模型和设计文件可被制造设备用来制造所描述的硬件。实际上，HDL对象本身可作为输入被提供到制造系统软件以造成所描述的硬件。

在设计的任何表示中，数据可被存储在任何形式的机器可读介质中。存储器或者例如盘之类的磁或光存储装置可以是机器可读介质来存储经由光波或电波传输的信息，这些光波或电波被调制或者以其他方式生成来传输这种信息。当指示或携带代码或设计的电载波被传输时，就执行电信号的拷贝、缓冲或重传而言，新的拷贝被做出。从而，通信提供者或网络提供者可在有形机器可读介质上至少临时存储体现本公开的实施例的技术的物品，例如被编码到载波中的信息。

在各种实施例中，存储设计的表示的介质可被提供到制造系统(例如，能够制造集成电路和/或有关组件的半导体制造系统)。设计表示可指示系统制造能够执行上文描述的功能的任何组合的设备。例如，设计表示可指示系统关于要制造哪些组件、组件应当如何被耦合在一起、组件应当被放置在设备上的何处和/或关于与要制造的设备有关的其他适当规格。

本文使用的模块指的是电路以及硬件、软件和/或固件的任何组合。作为示例，模块包括硬件，例如微控制器，其与非暂态介质相关联来存储适合于被微控制器执行的代码。因此，在一个实施例中提及模块指的是硬件，其被特别配置为识别和/或执行要被保存在非暂态介质上的代码。此外，在另一实施例中，对模块的使用指的是包括代码的非暂态介质，该代码特别适合于被微控制器执行来执行预定的操作。正如可以推断出的，在另外一个实施例中，术语模块(在此示例中)可以指微控制器和非暂态介质的组合。通常，被图示为分开的模块边界一般是变化的并且可能重叠。例如，第一和第二模块可共享硬件、软件、固件或者其组合，而可能保留一些独立的硬件、软件或固件。在一个实施例中，对术语逻辑的使用包括硬件，例如晶体管、寄存器或其他硬件，例如可编程逻辑器件。

逻辑可用于实现任何所描述的流程或者各种组件的功能，这些组件诸如计算系统600、CPU 702、外部I/O控制器704、处理器708、核心714A和714B、I/O控制器710、CPU存储器控制器712、存储设备706、系统存储器707、其子组件或者本文描述的其他实体或组件。“逻辑”可以指硬件、固件、软件和/或每者的组合来执行一个或多个功能。在各种实施例中，逻辑可包括可操作来执行软件指令的微处理器或者其他处理元件，例如专用集成电路(application specific integrated circuit，ASIC)之类的分立逻辑，例如现场可编程门阵列(field programmable gate array，FPGA)之类的编程逻辑器件，包含指令的存储设备，逻辑器件的组合(例如，将会存在于印刷电路板上的)或者其他适当的硬件和/或软件。逻辑可包括一个或多个门或其他电路组件。在一些实施例中，逻辑也可完全实现为软件。软件可实现为记录在非暂态计算机可读存储介质上的软件包、代码、指令、指令集和/或数据。固件可实现为被硬编码(例如，非易失性)在存储设备中的代码、指令或指令集和/或数据。

对短语“用来”或者“被配置为”的使用在一个实施例中指的是布置、装配、制造、许诺销售、进口和/或设计装置、硬件、逻辑或元件来执行指定或确定的任务。在此示例中，未在操作的装置或其元件仍“被配置为”执行指定的任务，如果它被设计、耦合和/或互连来执行所述指定任务的话。作为纯说明性示例，逻辑门在操作期间可提供0或1。但“被配置为”向时钟提供使能信号的逻辑门并不包括可提供1或0的每一个可能逻辑门。反而，逻辑门是以在操作期间1或0输出会使能时钟的某种方式耦合的那种门。再次注意对术语“被配置为”的使用不要求操作，而是聚焦于装置、硬件和/或元件的潜在状态，其中在潜在状态中，装置、硬件和/或元件被设计为当该装置、硬件和/或元件在操作时执行特定的任务。

此外，在一个实施例中对短语“能够”和/或“可操作来”的使用指的是以使能以指定方式使用装置、逻辑、硬件和/或元件的方式设计的某种装置、逻辑、硬件和/或元件。与上文一样要注意在一个实施例中对“用来”、“能够”或者“可操作来”的使用指的是装置、逻辑、硬件和/或元件的潜在状态，其中装置、逻辑、硬件和/或元件未在操作，但按照使能以指定方式使用装置的方式被设计。

本文使用的值包括数字、状态、逻辑状态或者二元逻辑状态的任何已知表示。通常，对逻辑电平、逻辑值或逻辑值的使用也被称为1和0，这简单地就是表示二元逻辑状态。例如，1指的是高逻辑电平，0指的是低逻辑电平。在一个实施例中，存储单元，例如晶体管或闪存单元，可能够保存单个逻辑值或多个逻辑值。然而，使用了计算机系统中的值的其他表示。例如，十进制数字10也可被表示为二进制值1010和十六进制字母A。因此，值包括能够被保存在计算机系统中的信息的任何表示。

另外，状态可由值或值的部分来表示。作为示例，第一值，例如逻辑一，可表示默认或初始状态，而第二值，例如逻辑零，可表示非默认状态。此外，术语重置和设置在一个实施例中分别指的是默认的和更新后的值或状态。例如，默认值可能包括高逻辑值，即重置，而更新后的值可能包括低逻辑值，即设置。注意，值的任何组合可被利用来表示任何数目的状态。

上文记载的方法、硬件、软件、固件或代码的实施例可经由存储在机器可访问、机器可读、计算机可访问或者计算机可读介质上的可由处理元件执行的指令或代码来实现。非暂态机器可访问/可读介质包括以机器(例如计算机或电子系统)可读的形式提供(即，存储和/或传输)信息的任何机制。例如，非暂态机器可访问介质包括随机访问存储器(RAM)，例如静态RAM(SRAM)或动态RAM(DRAM)；ROM；磁存储介质或光存储介质；闪存存储设备；电存储设备；光存储设备；声存储设备；用于保存从暂态(传播)信号(例如，载波、红外信号、数字信号)接收的信息的其他形式的存储设备；等等，它们要与可从其接收信息的非暂态介质相区分。

用于将逻辑编程为执行本公开的实施例的指令可被存储在系统中的存储器内，例如DRAM、缓存、闪存或者其他存储装置。此外，指令可经由网络或借由其他计算机可读介质来分发。从而，机器可读介质可包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机制，但不限于是软盘，光盘，致密盘只读存储器(Compact Disc,Read-OnlyMemory，CD-ROM)，以及磁光盘，只读存储器(Read-Only Memory，ROM)，随机访问存储器(Random Access Memory，RAM)，可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除可编程只读存储器(Electrically ErasableProgrammable Read-Only Memory，EEPROM)，磁卡或光卡，闪存，或者在经由电的、光的、声的或者其他形式的传播信号(例如，载波、红外信号、数字信号等等)通过互联网传输信息时使用的有形机器可读存储装置。因此，计算机可读介质包括适用于以机器(例如，计算机)可读的形式存储或传输电子指令或信息的任何类型的有形机器可读介质。

以下示例属于根据本说明书的实施例。示例1是其上存储有指令的至少一个机器可读存储介质，所述指令当被机器执行时使得所述机器，对于多个数据对象中的每个数据对象，对该数据对象的多个实例执行测量以为该数据对象生成多个测量值；并且为该数据对象生成测量值的分布。所述指令还基于为所述多个数据对象生成的测量值的分布中的每个分布来生成整合分布；并且基于所述多个数据对象中的第一数据对象的测量值的分布和所述整合分布为所述第一数据对象打分。

示例2可包括如示例1所述的主题，其中生成所述整合分布包括对于各自与不同的测量值范围相关联的多个箱格中的每个箱格，整合具有在该箱格的测量值范围内的测量值的数据对象的实例的计数，并且将实例的整合计数与整合分布的相应箱格关联起来。

示例3可包括如示例2所述的主题，其中所述指令当被执行时使得所述机器基于为所述数据对象生成的测量值的至少一部分来确定所述多个箱格的宽度。

示例4可包括如示例1-3的任何一项所述的主题，其中为所述多个数据对象中的数据对象打分包括：对于该数据对象的测量值的分布的多个箱格中的每个箱格，将该数据对象的随机实例具有在该箱格的测量值范围内的测量值的概率乘以所述多个数据对象的任何一者的随机实例如所述整合分布所指示地具有小于该箱格的测量值范围的值的概率；并且对乘法的结果求和。

示例5可包括如示例1-4的任何一项所述的主题，其中所述指令当被执行时使得所述机器基于所述多个数据对象的测量值的相应分布和所述整合分布为所述多个数据对象的每一者打分；并且基于所述数据对象的得分来对所述数据对象排名。

示例6可包括如示例5所述的主题，其中所述指令当被执行时使得所述机器基于所述多个数据对象的得分来识别行为类似的数据对象。

示例7可包括如示例1-6的任何一项所述的主题，其中所述多个数据对象是半导体芯片的图案。

示例8可包括如示例1-7的任何一项所述的主题，其中所述多个数据对象的每一者包括各自的锚定点和该锚定点周围的窗口。

示例9可包括如示例1-8的任何一项所述的主题，其中所述测量是在所述数据对象的制造实例的多个图像上执行的。

示例10可包括如示例1-9的任何一项所述的主题，其中所述多个测量值是所述数据对象的多边形的关键维度。

示例11是一种方法，包括，对于多个数据对象中的每个数据对象，对该数据对象的多个实例执行测量，以针对该数据对象生成多个测量值；并且为该数据对象生成测量值的分布。该方法还包括基于为所述多个数据对象生成的测量值的分布中的每个分布来生成整合分布；并且基于所述多个数据对象中的第一数据对象的测量值的分布和所述整合分布为所述第一数据对象打分。

示例12可包括如示例11所述的主题，其中生成所述整合分布包括对于各自与不同的测量值范围相关联的多个箱格中的每个箱格，整合具有在该箱格的测量值范围内的测量值的数据对象的实例的计数，并且将实例的整合计数与整合分布的相应箱格关联起来。

示例13可包括如示例12所述的主题，还包括基于为所述数据对象生成的测量值的至少一部分确定所述多个箱格的宽度。

示例14可包括如示例11-13的任何一项所述的主题，其中为所述多个数据对象中的数据对象打分包括对于该数据对象的测量值的分布的多个箱格中的每个箱格，将该数据对象的随机实例具有在该箱格的测量值范围内的测量值的概率乘以所述多个数据对象的任何一者的随机实例如所述整合分布所指示地具有小于该箱格的测量值范围的值的概率；并且对乘法的结果求和。

示例15可包括如示例11-14的任何一项所述的主题，还包括基于所述多个数据对象的测量值的相应分布和所述整合分布为所述多个数据对象的每一者打分；并且基于所述数据对象的得分来对所述数据对象排名。

示例16可包括如示例15所述的主题，还包括基于所述多个数据对象的得分识别行为类似的数据对象。

示例17可包括如示例11-16的任何一项所述的主题，其中所述多个数据对象是半导体芯片的图案。

示例18可包括如示例11-17的任何一项所述的主题，其中所述多个数据对象的每一者包括各自的锚定点和该锚定点周围的窗口。

示例19可包括如示例11-18的任何一项所述的主题，其中所述测量是在所述数据对象的制造实例的多个图像上执行的。

示例20可包括如示例11-19的任何一项所述的主题，其中所述多个测量值是所述数据对象的多边形的关键维度。

示例21是一种装置，包括存储器来存储包括多个数据对象的实例的多个图像；以及耦合到所述存储器的处理器，所述处理器用于：对于所述多个数据对象中的每个数据对象，对该数据对象的多个实例执行测量，以针对该数据对象生成多个测量值；并且为该数据对象生成测量值的分布。所述处理器还基于为所述多个数据对象生成的测量值的分布中的每个分布来生成整合分布；并且基于所述多个数据对象中的第一数据对象的测量值的分布和所述整合分布为所述第一数据对象打分。

示例22可包括如示例21所述的主题，其中生成所述整合分布包括对于各自与不同的测量值范围相关联的多个箱格中的每个箱格，整合具有在该箱格的测量值范围内的测量值的数据对象的实例的计数，并且将实例的整合计数与整合分布的相应箱格关联起来。

示例23可包括如示例22所述的主题，其中所述处理器使得所述机器基于为所述数据对象生成的测量值的至少一部分来确定所述多个箱格的宽度。

示例24可包括如示例21-23的任何一项所述的主题，其中为所述多个数据对象中的数据对象打分包括对于该数据对象的测量值的分布的多个箱格中的每个箱格，将该数据对象的随机实例具有在该箱格的测量值范围内的测量值的概率乘以所述多个数据对象的任何一者的随机实例如所述整合分布所指示地具有小于该箱格的测量值范围的值的概率；并且对乘法的结果求和。

示例25可包括如示例21-24的任何一项所述的主题，其中所述处理器使得所述机器基于所述多个数据对象的测量值的相应分布和所述整合分布为所述多个数据对象的每一者打分；并且基于所述数据对象的得分来对所述数据对象排名。

示例26可包括如示例25所述的主题，其中所述处理器使得所述机器基于所述多个数据对象的得分来识别行为类似的数据对象。

示例27可包括如示例21-26的任何一项所述的主题，其中所述多个数据对象是半导体芯片的图案。

示例28可包括如示例21-27的任何一项所述的主题，其中所述多个数据对象的每一者包括各自的锚定点和该锚定点周围的窗口。

示例29可包括如示例21-28的任何一项所述的主题，其中所述测量是在所述数据对象的制造实例的多个图像上执行的。

示例30可包括如示例21-29的任何一项所述的主题，其中所述多个测量值是所述数据对象的多边形的关键维度。

示例31可包括如示例21-30的任何一项所述的主题，其中所述装置还包括成像工具来捕捉所述多个数据对象的多个实例。

示例32可包括如示例21-31的任何一项所述的主题，其中所述装置还包括以下各项中的一个或多个：通信地耦合到所述处理器的电池，通信地耦合到所述处理器的显示器，或者通信地耦合到所述处理器的网络接口。

示例33可包括如示例1-6或8-10的任何一项所述的主题，其中所述多个数据对象是股票并且所述多个测量值是所述股票在特定时间点的价格。

示例34可包括如示例11-16或17-20的任何一项所述的主题，其中所述多个数据对象是股票并且所述多个测量值是所述股票在特定时间点的价格。

示例35可包括如示例21-26或27-32的任何一项所述的主题，其中所述多个数据对象是股票并且所述多个测量值是所述股票在特定时间点的价格。

本说明书中各处提及“一个实施例”或“一实施例”的意思是结合该实施例描述的特定特征、结构或特性被包括在本公开的至少一个实施例中。从而，短语“在一个实施例中”或“在一实施例中”在本说明书各处的出现不一定全都指同一实施例。另外，特定的特征、结构或特性在一个或多个实施例中可按任何适当的方式被组合。

在前述说明书中，参考特定示例性实施例给出了详细描述。然而，很明显，在不脱离如所附权利要求所记载的本公开的更宽的精神和范围的情况下，可对其进行各种修改和改变。因此应从说明意义而不是限制意义上来看待说明书和附图。此外，前述对实施例和其他示例性语言的使用不一定指的是同一实施例或同一示例，而是可以指不同的以及有区别的实施例，以及可能相同的实施例。