阅读说明：本技术 一种晶闸管芯片、晶闸管及其制作方法 (Thyristor chip, thyristor and manufacturing method thereof ) 是由 王东东 王政英 姚震洋 高军 银登杰 郭润庆 刘军 于 2020-07-14 设计创作，主要内容包括：本发明公开了一种晶闸管芯片及其制作方法,其中所述芯片包括,位于阳极P型层之上的N型基区及P型基区；位于所述P型基区上表面内的阴极N型区；位于所述阴极发射N型区之上的阴极金属；位于所述P型基区表面之上放大门极金属及中心门极金属；位于放大门极金属之上指定厚度的第一介质薄膜层；及所述阳极P型层之下的阳极金属。本发明无需传统结构来实现放大门级悬空,即可达到封装时放大门级与阴极隔离的目的,并能提高耐受di/dt的能力,有利于提升晶闸管性能,延长使用寿命,降低了工艺复杂程度,降低了工艺成本。(The invention discloses a thyristor chip and a manufacturing method thereof, wherein the chip comprises an N-type base region and a P-type base region which are positioned on an anode P-type layer; the cathode N-type region is positioned in the upper surface of the P-type base region; a cathode metal over the cathode emission N-type region; amplifying gate metal and central gate metal on the surface of the P-type base region; a first dielectric thin film layer of a specified thickness over the enlarged gate metal; and an anode metal under the anode P-type layer. The invention can achieve the purpose of isolating the amplifying gate level from the cathode during packaging without suspending the amplifying gate level in the air by a traditional structure, can improve the di/dt tolerance, is beneficial to improving the performance of the thyristor, prolongs the service life, reduces the process complexity and reduces the process cost.)

一种晶闸管芯片、晶闸管及其制作方法

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种晶闸管芯片、晶闸管及其制作方法。

背景技术

电流等级大于300A、电压等级大于1200V的大功率晶闸管分立器件，普遍采用的平板式封装结构如图1所示，从上至下依次是管盖1、上钼片2、晶闸管芯片3、下钼片4、管座15，封装过程再施加几十千牛的力将上述部件压紧。

晶闸管芯片3是一种三端四层的半导体器件，如图2所示，传统晶闸管的三端分别是阳极金属31、阴极金属32、门极金属33(包括放大门极金属34)，四层分别是：深扩散层的阳极P型层35、低阻N型基区36，深扩散层的P型基区37，扩散形成高浓度的阴极N型区38，在阳极P型层35和阴极N型区38区上引出欧姆接触式的金属电极分别做阳极、阴极的端子，P型基区37引出欧姆接触式的金属电极做门极。

晶闸管芯片存在三个电极：阳极、阴极和门极，给门阴极之间加一个正的触发信号，可以控制晶闸管的导通。门极和阴极处于同一面，两者表面需要覆盖金属薄膜，金属薄膜引出电极和实现欧姆接触，门极金属层和阴极金属层必须隔离。如图3所示，门阴极面结构示意图，通常大功率晶闸管分中心门级和放大门级，中心门极通过门极组件与外界触发电路连接，放大门极可以降低开通时间，降低开通电流，提高开通di/dt等。如图1所示，中心门极通过上钼片的开孔实现与阴极的隔离，放大门极则需要特殊的结构实现与阴极的隔离。

现有技术实现放大门极与阴极隔离的结构及制作方法主要有以下三种：

1)阴极金属32厚度为30um，放大门极金属34厚度为10um，放大门极金属34与阴极金属32存在的高度差为20um。封装时上钼片2是一块平整的钼片，厚度为3mm，放大门极金属与阴极金属存在的高度差使放大门极悬空，实现放大门极与阴极隔离，如图4所示。实现此结构的制作方法为：硅片进行扩散实现阳极P型层35、P型基区37、阴极N型区38的掺杂→蒸发/溅射在硅片阴极面上淀积一层20μm金属层→光刻工艺留出中心门极和阴极的金属层→蒸发/溅射在硅片阴极面上淀积一层10μm金属层→光刻工艺留出中心门极、阴极和放大门极的金属层，实现如4所示的结构。

缺点是工艺过程复杂，门阴极容易短路。

2)硅片层放大门极和阴极存在高度差20um，金属层高度一致，封装时上钼片是一块平整的钼片厚度3mm，放大门极悬空。硅片进行铝扩散形成阳极P型层35和P型基区37→放大门极区化学湿法挖槽工艺挖出20μm深的槽→蒸发/溅射在硅片阴极面上淀积一层20μm金属层→光刻工艺流出中心门极、放大门极和阴极金属层如图5所示，通过对放大门极区域的硅进行一次光刻和化学腐蚀，淀积一次金属层和一次光刻实现。

缺点是工艺过程复杂，门阴极容易短路。

3)放大门极、阴极的硅片层和金属层度高度一致都为30μm，封装时上钼片有与管芯放大门极图形一致的通孔槽或盲孔槽，钼片厚度3mm，盲孔开槽1mm。放大门极悬空。硅片进行扩散实现阳极P型层35、P型基区37、阴极N型区38的掺杂→蒸发/溅射在硅片阴极面上淀积一层30μm金属层→光刻工艺留出中心门极、放大门极、阴极的金属层→钼片朝向晶闸管管芯面开出与放大门极图形一致的1mm深的槽。如图6所示。通过上钼片开出与放大门极图形一致的盲孔槽或通孔槽实现。

缺点是成本高，上钼片的图形需与管芯上的图形对准，装配麻烦，门阴极容易短路。

在不极大提升成本的前提下实现放大门极与阴极的有效隔离一直是本领域技术人员想要解决的技术问题，故需要在不极大提升成本的同时实现放大门极与阴极的有效隔离新的结构及制作方法。

发明内容

本发明在降低成本的同时解决了放大门极与阴极的有效隔离的技术问题，提升了晶闸管的电性能，延长了使用寿命。

本发明提供了一种晶闸管芯片，包括：

位于阳极P型层之上的N型基区，且位于所述N型基区之上的P型基区；

位于所述P型基区部分区域内且上表面与所述P型基区上表面齐平的阴极N型区，其中所述阴极N型区包括阴极发射N型区和门极N型区；

位于所述阴极发射N型区之上且显露部分所述阴极发射N型区上表面的阴极金属；

位于所述P型基区表面之上且同时与所述P型基区和所述门极N型区接触的放大门极金属，及位于所述P型基区上表面之上且不与所述门极N型区接触的中心门极金属；

位于所述放大门极金属之上指定厚度的第一介质薄膜层；

及所述阳极P型层之下的阳极金属。

在本发明的实施例中，

所述放大门极金属与所述阴极金属厚度相同，所述第一介质薄膜层厚度远小于所述放大门极金属和所述阴极金属厚度。

在本发明的实施例中，

所述第一介质薄膜包括DLC薄膜、氮化硅或氧化硅薄膜中至少一种。

在本发明的实施例中，

在未被阴极金属、放大门极金属和中心门极金属覆盖的P型基区上表面还设置有指定厚度的第二介质薄膜层，第二介质薄膜层厚度远小于所述放大门极金属和所述阴极金属厚度，所述第二介质薄膜包括DLC薄膜。

在本发明的实施例中，

所述第一介质DLC薄膜层的指定厚度设置为20～300nm；

所述第二介质薄膜层的指定厚度设置为20～500nm；

所述芯片总厚度设置为1.2mm；

所述放大门极金属与所述阴极金属厚度设置为30μm；

所述N型基区的载流子浓度设置为10¹³cm^-3；

所述阳极P型层和P型基区为铝元素掺杂，载流子浓度设置为10¹⁴cm^-3～10¹⁶cm^-3；

所述阴极N型区为磷元素掺杂，载流子浓度设置为10¹⁹cm^-3；

所述阳极金属、阴极金属和门极金属材质为铝。

本发明还提供了一种晶闸管，

包括以上内容中任一项的晶闸管芯片。

本发明还提供了一种晶闸管芯片的制作方法，包括以下步骤：

同步在N型衬底下表面及上表面分别形成阳极P型层和P型基区；

在所述P型基区部分区域内形成上表面与所述P型基区上表面齐平的阴极N型区，其中所述阴极N型区包括阴极发射N型区和门极N型区；

同步在所述阴极发射N型区、P型基区、门极N型区之上以及在所述阳极P型层之下形成欧姆接触电极金属，其中，在所述阴极发射N型区之上形成显露部分所述阴极发射N型区上表面的阴极金属，在所述P型基区表面之上形成同时与所述P型基区和所述门极N型区接触的放大门极金属，在所述P型基区上表面之上形成不与所述门极N型区接触的中心门极金属，在所述阳极P型层之下形成阳极金属；

在所述放大门极金属之上通过沉积工艺形成指定厚度的第一介质薄膜层。

在本发明的实施例中，

所述沉积工艺包括化学气相沉积工艺、物理气相沉积工艺、离子束沉积工艺、过滤式真空阴极弧工艺、脉冲激光沉积工艺、磁控溅射工艺，其中所述化学气相沉积工艺包括PECVD工艺；

在未被阴极金属、放大门极金属和中心门极金属覆盖的P型基区上表面还设置有指定厚度的第二介质薄膜层。

在本发明的实施例中，

所述放大门极金属与所述阴极金属厚度相同；

所述第一介质薄膜层厚度、第二介质薄膜层厚度均远小于所述放大门极金属和所述阴极金属厚度；

所述第一介质薄膜包括DLC薄膜、氮化硅或氧化硅薄膜中至少一种；

所述第二介质薄膜包括DLC薄膜。

在本发明的实施例中，

所述第一介质DLC薄膜层的指定厚度设置为20～300nm；

所述第二介质薄膜层的指定厚度设置为20～500nm；

所述沉积DLC薄膜的所述PECVD工艺参数包括如下设置：

沉积腔体抽真空气压设置为10^-6Pa；

烷烃类气体流量范围设置为0～500sccm；

沉积腔体内压强范围设置为0～66.5Pa；

射频源设置为13.56MHz；

沉积工艺时间范围设置为3～10分钟；

沉积工艺过程中保持所述芯片温度恒定，且沉积工艺中所述芯片温度≤300℃。

本发明提供了一种晶闸管的制作方法，包括以上内容中中任一项的晶闸管芯片的制作方法。

与现有技术相比，本发明的一个或多个实施例可以具有如下优点：

1、本发明通过将DLC(类金刚石)薄膜材料应用于晶闸管结构，无需金属层高度差、或硅片层高度差、或钼片开槽的结构来实现放大门级悬空，即可达到封装时放大门级与阴极隔离的目的。

2、采用本发明的结构后，中心门级、放大门级、阴极金属层高度一致，钼片是一块完整平整的钼片，降低了放大门级与阴极金属层之间存在沾污、气体击穿，钼片图形与管芯图形错位等造成的门阴极短路并进一步造成晶闸管失效的风险，提升了放大门级与阴极隔离效果，有利于提升晶闸管性能，延长使用寿命。

3、采用本发明的结构后，减少了淀极或刻蚀金属层工艺步骤，或减少了刻蚀硅片工艺，或减少了钼片开槽工艺，降低了工艺复杂程度，降低了工艺成本。

4、本发明通过将DLC(类金刚石)薄膜材料应用于晶闸管结构，能提高晶闸管的散热能力，并能提高各种类型、各种尺寸、各种结构晶闸管耐受di/dt的能力，有利于提升晶闸管性能，延长使用寿命。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1示出了平板式晶闸管封装部件***示意图；

图2是传统晶闸管芯片结构示意图；

图3是传统晶闸管芯片中门极阴极结构示意图；

图4是传统晶闸管芯片中放大门极与阴极隔离方式1的结构示意图；

图5是传统晶闸管芯片中放大门极与阴极隔离方式2的结构示意图；

图6是传统晶闸管芯片中放大门极与阴极隔离方式3的结构示意图；

图7是根据本发明一实施例晶闸管芯片结构示意图；

图8是根据本发明另一实施例晶闸管芯片结构示意图；

图9是根据本发明一实施例晶闸管芯片制作方法流程示意图；

图10-图12是根据本发明一实施例执行步骤3的晶闸管芯片结构示意图；

图13-图14是根据本发明一实施例执行步骤4的晶闸管芯片结构示意图；

图15是根据本发明一实施例PEVCD工艺示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

第一实施例

图7是根据本发明一实施例晶闸管芯片结构示意图，如图7所示，本实施例提供了一种晶闸管芯片，包括：阳极金属31、阴极金属32、中心门极金属33、放大门极金属34、阳极P型层35、N型基区36、P型基区37、阴极N型区38(包括阴极发射N型区381和门极N型区382)、第一DLC薄膜层391。

类金刚石(Diamond like carbon，简称DLC)薄膜是一种含有一定量金刚石键(sp3)的非晶碳的亚稳态类型的薄膜，薄膜主要成分为碳，其中的碳原子之间以共价键的方式键合，具有高红外透过率、高硬度、低摩擦系数、高耐腐蚀性、高电阻率、高热导率、高化学稳定性等优异性能在功率半导体芯片制造领域有许多应用。

本实施例提供了一种晶闸管芯片，包括：

位于阳极P型层35之上的N型基区36，且位于N型基区36之上的P型基区37；

位于P型基区37部分区域内且上表面与P型基区37上表面齐平的阴极N型区38，其中阴极N型区38包括阴极发射N型区381和门极N型区382；

位于阴极发射N型区381之上且显露部分阴极发射N型区381上表面的阴极金属32；

位于P型基区37上表面之上且同时与P型基区37和门极N型区382接触的放大门极金属34，及位于P型基区37表面之上且不与门极N型区382接触的中心门极金属33；

位于放大门极金属34之上指定厚度的第一介质薄膜层391；

及阳极P型层35之下的阳极金属31。

具体地，本实施例晶闸管芯片的4层材质均为半导体材料硅，晶闸管芯片总厚度设置为1.2mm。在阳极P型层35之上设置N型基区36，并在N型基区36之上设置P型基区37；在P型基区37上表面内设置未全部覆盖P型基区37的阴极N型区38，其中阴极N型区38包括阴极发射N型区381和在平行于P型基区37表面方向上更靠近芯片中心的门极N型区382；

阳极P型层35和P型基区37为铝元素掺杂，载流子浓度设置为10¹⁴cm^-3～10¹⁶cm^-3；N型基区36的载流子浓度设置为10¹³cm^-3；阴极N型区38为磷元素掺杂，载流子浓度设置为10¹⁹cm^-3；

在阴极发射N型区381之上设置未全部覆盖阴极发射N型区381的阴极金属32，在P型基区37上表面之上设置同时与P型基区37和门极N型区382接触的放大门极金属34，且在P型基区37表面之上设置不与门极N型区382接触的中心门极金属33，放大门极金属34与阴极金属32厚度相同，放大门极金属34与阴极金属32厚度设置为30μm，在阳极P型层35之下设置阳极金属31，阳极金属、阴极金属和门极金属材质均包括为铝。对于各区掺杂元素、浓度、预设厚度等的数值可根据实际需要选择。

在放大门极金属34之上设置指定厚度的第一介质薄膜层391，第一介质薄膜391包括DLC薄膜、氮化硅或氧化硅薄膜中至少一种。DLC薄膜层的指定厚度范围设置为20～300nm，优选范围设置为100～200nm。第一介质薄膜层391厚度远小于放大门极金属34和阴极金属32的厚度。本实施例在放大门极金属34上沉积一层DLC(类金刚石)薄膜，DLC薄膜是很好的绝缘介质材料，且设定的厚度是纳米极，远小于金属层和钼片的厚度，且远小于金属层和钼片的公差，晶闸管芯片无需采用金属层高度差、或硅片层高度差、或钼片开槽的结构进行放大门极悬空处理，即可达到放大门极和阴极隔离的目的，也可达到阴极金属层与钼片接触的目的。采用本发明可以降低工艺的复杂程度和成本，降低门阴极短路的风险。设置DLC薄膜层391，采用本实施例的结构后，中心门级金属33、放大门级金属34、阴极金属32高度一致，都是30μm，钼片是一块完整平整的钼片，降低了放大门级与阴极金属层之间存在沾污、气体击穿，钼片图形与管芯图形错位等造成的门阴极短路并进一步造成晶闸管失效的风险，提升了放大门级与阴极隔离效果，有利于提升晶闸管性能，延长使用寿命。

综上所述，本发明的一个或多个实施例具有如下优点：

1、本发明通过将DLC(类金刚石)薄膜材料应用于晶闸管结构，无需金属层高度差、或硅片层高度差、或钼片开槽的结构来实现放大门级悬空，即可达到封装时放大门级与阴极隔离的目的。

2、采用本发明的结构后，中心门级、放大门级、阴极金属层高度一致，钼片是一块完整平整的钼片，降低了放大门级与阴极金属层之间存在沾污、气体击穿，钼片图形与管芯图形错位等造成的门阴极短路并进一步造成晶闸管失效的风险，提升了放大门级与阴极隔离效果，有利于提升晶闸管性能，延长使用寿命。

3、采用本发明的结构后，减少了淀极或刻蚀金属层工艺步骤，或减少了刻蚀硅片工艺，或减少了钼片开槽工艺，降低了工艺复杂程度，降低了工艺成本。

第二实施例

图8是根据本发明另一实施例晶闸管芯片结构示意图，如图8所示，本实施例提供了一种晶闸管芯片，包括：阳极金属31、阴极金属32、中心门极金属33、放大门极金属34、阳极P型层35、N型基区36、P型基区37、阴极N型区38(包括阴极发射N型区381和门极N型区382)、第一介质薄膜层391、第二介质薄膜层392。

本实施例提供了另一种晶闸管芯片，在第一实施例基础上进行改善，在未被阴极金属32、放大门极金属34和中心门极金属33覆盖的P型基区37上表面还设置有指定厚度的第二介质薄膜层392，第二介质薄膜层392的指定厚度设置为20～500nm。第二介质薄膜包括DLC薄膜。

本发明通过将DLC(类金刚石)薄膜材料应用于晶闸管芯片结构，由于DLC薄膜具有高热导率，能提高晶闸管的散热能力，并能提高各种类型、各种尺寸、各种结构晶闸管耐受di/dt的能力，有利于提升晶闸管性能，延长使用寿命。

第三实施例

本实施例提供了一种晶闸管，包括以上第一或第二实施例中任一种结构的晶闸管芯片，具备第一或第二实施例的优点。

第四实施例

图7是根据本发明一实施例晶闸管芯片结构示意图；

图9是根据本发明一实施例晶闸管芯片制作方法流程示意图；

图10-图12是根据本发明一实施例执行步骤3的晶闸管芯片结构示意图；

图13-图14是根据本发明一实施例执行步骤4的晶闸管芯片结构示意图；

图15是根据本发明一实施例PEVCD工艺示意图。

如图7所示，是采用本实施例提供的一种晶闸管芯片制作方法制作的晶闸管芯片，包括：阳极金属31、阴极金属32、中心门极金属33、放大门极金属34、阳极P型层35、N型基区36、P型基区37、阴极N型区38(包括阴极发射N型区381和门极N型区382)、第一介质薄膜层391。

本实施例提供了一种晶闸管芯片的制作方法，包括以下步骤：

步骤1，同步在N型衬底下表面及上表面分别形成阳极P型层35和P型基区37，

步骤2，在P型基区上37部分区域内形成上表面与P型基区37上表面齐平的阴极N型区38，其中阴极N型区38包括阴极发射N型区381和在平行于P型基区37表面方向上更靠近芯片中心的门极N型区382。

具体地，在P型基区37上表面光刻处理后，在对应的位置注入离子形成未全部覆盖P型基区37的阴极N型区38，其中阴极N型区38包括阴极发射N型区381和在平行于P型基区37表面方向上更靠近芯片中心的门极N型区382。

步骤3，同步在所述阴极发射N型区381、P型基区37、门极N型区382之上以及在所述阳极P型层35之下形成欧姆接触电极金属，其中，在阴极发射N型区381之上形成显露部分阴极发射N型区381上表面的阴极金属32，并在P型基区37上表面之上形成同时与P型基区37和门极N型区382接触的放大门极金属34，并在P型基区37上表面之上形成不与门极N型区382接触的中心门极金属33，在所述阳极P型层之下形成阳极金属。

具体地，在晶闸管硅基芯片的P型基区37上表面通过蒸发/溅射工艺上淀极一层金属层，如图10所示；再在此金属层上通过光刻工艺得到与目标图形一致的光刻胶层，如图11所示；通过刻蚀的方法去掉非目标位置的金属层得到目标图形的金属层，并去除光刻胶，从而得到阴极发射N型区381之上的未全部覆盖阴极发射N型区381的阴极金属32、在P型基区37上表面之上的同时与P型基区37和门极N型区382接触的放大门极金属34、在P型基区37上表面之上的不与门极N型区382接触的中心门极金属33，如图12所示。放大门极金属34与阴极金属32的厚度相同，均设置为30um，其他指定厚度、掺杂浓度范围均采用第一实施例中的参数设置。在P型基区37上表面制作金属层的同时，也在阳极P型层35之下淀积形成阳极金属31。

步骤4，在放大门极金属34之上通过沉积工艺形成指定厚度的第一介质薄膜层391。

具体地，先在放大门极金属34、中心门极金属33、阴极金属32以及未被金属覆盖的P型基区37表明上涂覆光刻胶，如图13所示，通过PECVD工艺在光刻胶上沉积形成指定厚度的第一介质薄膜层391，如图14所示。第一介质薄膜层391厚度远小于放大门极金属34和阴极金属32厚度，第一介质薄膜包括DLC薄膜、氮化硅或氧化硅薄膜中至少一种。如图15所示，PECVD工艺把需要沉积DLC薄膜的晶闸管芯片放置在加热板上，把沉积腔体抽真空气压抽至10^-6Pa；把烷烃类气体流量设置为0～500sccm喷入腔体；再通过真空调节阀自动调整腔体内压强设置为0～500mTorr，即0～66.5Pa；喷入腔体的烷烃类气体经13.56MHz射频源激励下分解成C_nH_m+；射频电源加在平行板电容的两端，加热板作为阴极并接地，沉积腔壁作为阳极，阴阳极板的面积不同；射频源激励下等离子中离子和电子的运动速率不同，极板面积不同造成极板间存在200～1000V的负偏压，C_nH_m+在负偏压的作用下高速轰击基体材料，在3～10min分钟的沉积工艺时间中得到20～300nm厚度左右的DLC薄膜，沉积过程中加热板温度设置为保持恒定，同时沉积工艺中芯片温度设置为不超过300℃，温度过高的话，会造成沉积的金刚石结构(sp³)向石墨结构(sp²)转变。

沉积工艺还包括化学气相沉积工艺、物理气相沉积工艺、离子束沉积工艺、过滤式真空阴极弧工艺、脉冲激光沉积工艺、磁控溅射工艺，其中所述化学气相沉积工艺包括PECVD工艺。

综上所述，本实施例具有如下优点：

1、本实施例通过采用DLC(类金刚石)薄膜材料的晶闸管芯片制作方法制造的晶闸管结构，无需金属层高度差、或硅片层高度差、或钼片开槽的结构来实现放大门级悬空，即可达到封装时放大门级与阴极隔离的目的。

2、采用DLC(类金刚石)薄膜材料的晶闸管芯片制作方法制造的晶闸管结构后，中心门级、放大门级、阴极金属层高度一致，钼片是一块完整平整的钼片，降低了放大门级与阴极金属层之间存在沾污、气体击穿，钼片图形与管芯图形错位等造成的门阴极短路并进一步造成晶闸管失效的风险，提升了放大门级与阴极隔离效果，有利于提升晶闸管性能，延长使用寿命。

3、采用DLC(类金刚石)薄膜材料的晶闸管芯片制作方法后，减少了淀极或刻蚀金属层工艺步骤，或减少了刻蚀硅片工艺，或减少了钼片开槽工艺，降低了工艺复杂程度，降低了工艺成本。

第五实施例

如图8所示，本实施例提供了一种晶闸管芯片制作方法制造的晶闸管芯片，包括：阳极金属31、阴极金属32、中心门极金属33、放大门极金属34、阳极P型层35、N型基区36、P型基区37、阴极N型区38(包括阴极发射N型区381和门极N型区382)、第一介质薄膜层391、第二介质薄膜层392。

本实施例提供了另一种晶闸管芯片制作方法，在第四实施例基础上进行改善，在未被阴极金属32、放大门极金属34和中心门极金属33覆盖的P型基区37上表面通过PEVCD工艺还淀积有指定厚度的第二介质薄膜层392，第二介质薄膜层392的指定厚度设置为20～500nm。第二介质薄膜包括DLC薄膜。

本实施例通过将DLC(类金刚石)薄膜材料应用于晶闸管芯片结构，由于DLC薄膜具有高热导率，能提高晶闸管的散热能力，并能提高各种类型、各种尺寸、各种结构晶闸管耐受di/dt的能力，有利于提升晶闸管性能，延长使用寿命。

第六实施例

本实施例提供了一种晶闸管的制作方法，包括第四或第五实施例中任一种的晶闸管芯片的制作方法，优点如第四和第五实施例所述。

虽然本发明公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所述技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，本发明的保护范围并不局限于文中公开的特定实施例，而是包括落入权利要求范围内的所有技术方案。