存内逻辑电路

本发明提供一种存内逻辑电路,存内逻辑电路包括：逻辑输入单元、参考比较单元、逻辑处理单元、CMOS传输门、以及逻辑输出一晶体管一存储器单元；逻辑输入单元包括：第一NMOS晶体管、并联连接至第一NMOS晶体管的源端的第一逻辑输入一晶体管一存储器单元和第二逻辑输入一晶体管一存储器单元；参考比较单元包括：第二NMOS晶体管、第一参考比较一晶体管一存储器单元和第二参考比较一晶体管一存储器单元；第一NMOS晶体管和第二NMOS晶体管的漏端分别连接第一电流灵敏放大器的两个输入端；逻辑处理单元的输出端连接CMOS传输门的控制端；CMOS传输门的输入端接收置位信号,输出端连接逻辑输出一晶体管一存储器单元。

2021-11-02

访问量：45

地址映射方法、固态硬盘控制器及固态硬盘

本申请实施例涉及固态硬盘应用领域,公开了一种地址映射方法、固态硬盘控制器及固态硬盘,该地址映射方法,通过将固态硬盘中的超级块划分为若干个业务超级块组和一个热备超级块组,建立每一逻辑地址段中的地址段与业务超级块组中的每一业务超级块的映射关系,并建立每一业务超级块的逻辑地址与物理地址的映射表；当某一业务超级块对应的地址段被反复顺序写时,建立该业务超级块和热备超级块组中的一个热备超级块的映射关系,并刷新该业务超级块的逻辑地址与物理地址的映射表,本申请实施例能够减少映射表对DRAM空间的占用,提高固态硬盘的可靠性。

2021-11-02

访问量：33

嵌入式设备NAND Flash的ECC码存储方法

本发明公开了嵌入式设备NAND Flash的ECC码存储方法。现有方法是将ECC码存储在OOB区域,系统兼容性差。本发明将每页NAND Flash页主数据区划分为镜像文件数据存储区和ECC数据存储区,其中主数据区前1KB为镜像文件数据存储区；将启动程序的镜像文件数据存储在镜像文件数据存储区；采用ECC算法计算存储在每页的部分启动程序镜像文件数据,得到对应的ECC码；将每页启动程序镜像文件数据对应的ECC码存储在该页的ECC数据存储区。当芯片读取启动程序时,将主数据区的镜像文件数据和ECC码同时读取出来,逐页进行检查或纠错。本发明方法不需要依赖OOB空间,提高了系统兼容性。

2021-10-29

访问量：33

半导体存储装置

实施方式的半导体存储装置具备存储单元、与存储单元的栅极电连接的字线、与存储单元的一端电连接的位线、具有与位线电连接的第1栅极的第1晶体管、连接于第1晶体管的第1端的第2晶体管、及对第1晶体管的第1栅极施加电压的驱动器,读出动作中,所述驱动器根据对所述字线施加的读出电压,改变对所述第1晶体管的所述第1栅极施加的电压。

2021-10-29

访问量：24

深度神经网络在非易失性存储器中的垂直映射和计算

本发明题为“深度神经网络在非易失性存储器中的垂直映射和计算”。本发明提供了一种非易失性存储器结构,该非易失性存储器结构能够存储深度神经网络(DNN)的层并在该结构内执行推断操作。接合管芯对的叠堆通过硅通孔连接。每个接合管芯对包括：存储器管芯,具有一个或多个存储器阵列,神经网络的层被映射到该存储器阵列上；和外围电路管芯,包括用于执行接合管芯对的卷积或乘法的控制电路。该乘法可以在存储器管芯上的阵列内或在外围电路管芯上的逻辑内完成。该阵列可形成为沿着通孔的列,从而允许通过沿着列上下传播输入来执行推断操作,其中一个层级的输出为后续层的输入。

2021-10-29

访问量：25

电路边界阵列架构中的动态资源管理

本发明题为“电路边界阵列架构中的动态资源管理”。本发明描述了用于在存储器操作期间将存储器阵列管芯动态地分配到多个堆叠管芯中的CMOS管芯的系统和方法。多个堆叠管芯可竖直堆叠并经由一个或多个竖直硅通孔(TSV)连接而连接在一起。存储器阵列管芯可仅包括存储器单元结构(例如,竖直NAND串),而没有列解码器、行解码器、电荷泵、感测放大器、控制电路、页面寄存器或状态机。CMOS管芯可包含执行存储器操作诸如读取和写入存储器操作所必需的支持电路。一个或多个竖直TSV连接可允许多个堆叠管芯中的每个存储器阵列管芯与多个堆叠管芯中的一个或多个CMOS管芯通信或电连接。

2021-10-29

访问量：34

数据存储方法、数据存储装置、存储介质及产品

本发明提供一种数据存储方法、数据存储装置、存储介质及产品。该方法包括：接收主机端设备发送的数据写入请求,并将所述数据写入请求对应的待写入初始数据块进行压缩获得压缩数据块；根据初始数据块的大小和压缩数据块的大小确定数据压缩率；根据所述压缩率从预设的多个流缓冲中确定匹配的流缓冲,并将所述压缩数据块写入匹配的流缓冲对应的缓冲空间中；将所述对应的缓冲空间中的压缩数据块存储至对应的存储空间内。本发明的方法,基于数据压缩率将数据进行分类,将数据压缩率相同或相近的数据分配至相应的流缓冲中,进而存储至相应的存储空间,不需要对应用或者文件系统内核的写入路径进行修改,使得分类存储过程更加便捷。

2021-10-29

访问量：31

非易失性存储器件和控制方法

公开了非易失性存储器件和控制方法。所述非易失性存储器件包括存储阵列、位线、多条字线、第一控制电路和第二控制电路。所述位线连接至存储阵列的第一存储串。所述多条字线连接至第一存储串的存储单元,每条字线连接至相应的存储单元。第一控制电路被配置为在预充电时间段期间向所述位线施加位线预脉冲信号。第二控制电路被配置为向被选择字线施加字线信号,并且向设置在选择栅极线和被选择字线之间的字线施加多个字线预脉冲信号。所述多个字线预脉冲信号的电压电平是递增的。

2021-10-26

访问量：36

半导体存储装置

实施方式提供一种能够抑制写入动作的性能劣化且执行插入动作的半导体存储装置。一实施方式的半导体存储装置具备：存储单元,连接于字线；以及控制电路,构成为执行反复进行编程循环的写入动作,所述编程循环包括将编程电压施加于字线的编程动作、及接在编程动作之后继续进行的验证动作。控制电路构成为,在写入动作中,每反复进行一次编程循环,便使编程电压上升第1量,在使写入动作中断的情况下,在重新开始写入动作后第n次(n为1以上的整数)为止的编程动作中,将第1量变更为第2量,所述第2量是小于第1量的正数。

2021-10-26

访问量：46

用于三维NAND存储器的泄漏检测

本公开提供了一种用于检测存储器装置中的字线之间的泄漏的电路。所述电路包括第一耦合电容器和第二耦合电容器。第一耦合电容器和第二耦合电容器的第一端子分别连接至第一字线和第二字线。第一耦合电容器和第二耦合电容器的第一端子还分别连接至第一电压供应端和第二电压供应端。所述电路还包括比较器,其中,所述比较器的第一输入端连接至第一耦合电容器的第二端子,并且所述比较器的第二输入端连接至第二耦合电容器的第二端子。所述比较器被配置为当所述比较器的第一输入端和第二输入端之间的差分电压大于所述比较器的迟滞电平时发送报警信号。

2021-10-22

访问量：41