本申请提供了目标数据的解码方法、装置、电子设备和存储装置,属于数据解码技术领域。所述方法包括：从存储介质中读取目标数据,其中,所述存储介质中包括多个存储单元；在采用预设解码方式对所述目标数据解码失败的情况下,根据存储器中预先存储的位置信息确定目标存储单元,其中,所述位置信息包括特定存储单元的具体位置；将所述目标存储单元的初始可信度更改为目标可信度,其中,所述目标可信度的可信度值低于所述初始可信度的可信度值；采用软解码方式对更改可信度后的目标数据进行解码。本申请提高了目标数据解码成功的效率。

本公开涉及一种控制存储器装置的存储器控制器,该存储器控制器包括主机接口和后台控制器。主机接口通过链路与主机通信,通过监测链路的质量来确定链路的质量是否已经劣化,并且当确定链路的质量劣化时对链路执行链路恢复操作。在链路恢复操作正被执行的同时,后台控制器控制存储器装置以执行后台操作。

公开了写入非易失性存储器的方法和相应的集成电路。非易失性存储器的半导体阱容纳存储器单元。每个存储器单元具有浮置栅极和控制栅极。对存储器单元的擦除包括用第一擦除电压偏置半导体阱,第一擦除电压的绝对值大于存储器的控制栅极开关电路的双极结的击穿电压电平。第一擦除电压的绝对值基于存储器单元的磨损指示的值与磨损阈值的比较。

本技术涉及一种半导体存储器设备和操作半导体存储器设备的方法。半导体存储器设备包括：包括存储器单元的存储器块；外围电路,被配置为在测试操作期间在设定编程状态中对存储器单元进行编程,并且对在设定编程状态中被编程的存储器单元执行测试擦除电压施加操作；以及控制逻辑,被配置为控制外围电路对存储器单元之中的阈值电压小于设定阈值电压的异常存储器单元进行计数。

本发明涉及一种闪存存储器设备,该闪存存储器设备使用非易失性存储器单元的存储阵列中的带状单元作为源极线下拉电路。在一个实施方案中,带状单元是擦除栅带状单元。在另一实施方案中,带状单元是源极线带状单元。在另一实施方案中,带状单元是控制栅带状单元。在另一实施方案中,带状单元是字线带状单元。

包括页缓冲器的半导体存储器装置。一种半导体存储器装置包括：存储器单元；以及页缓冲器,其包括通过位线联接到存储器单元的感测电路。该页缓冲器包括：包括在感测电路中的第一晶体管；以及不包括在感测电路中的第二晶体管。联接到第一晶体管的第一触点的横截面尺寸和联接到第二晶体管的第二触点的横截面尺寸彼此不同。第二触点的横截面尺寸小于第一触点的横截面尺寸。

本公开的实施例涉及一种存储器设备和操作存储器设备的方法本文可以提供一种存储器设备和操作所述存储器设备的方法。存储器设备包括：操作代码生成器,被配置为响应于编程控制代码生成编程代码和验证代码,并且使用编程代码和验证代码来输出操作代码；验证计数器,被配置为存储通过对根据该验证代码而执行的验证操作的数目进行计数而获取的计数值；验证确定器,被配置为根据验证操作的结果将计数值与参考值进行比较,并且根据比较结果生成编程控制代码以改变用于升高编程电压的阶跃电压；以及电压生成器,被配置为根据操作代码生成编程电压和验证电压。

在某些方面中,一种存储器器件包括在列和行中的存储器单元阵列、分别耦合到行的字线、分别耦合到列的位线、以及通过位线和字线耦合到存储器单元阵列并且被配置为基于当前数据页对选择行进行编程的外围电路。每个存储器单元被配置为以2～(N)个电平中的一个电平存储N位数据的片段,其中,N是大于1的整数。外围电路包括分别耦合到位线的页缓冲器电路。每个页缓冲器电路包括一个高速缓存存储单元、一个多用途存储单元和N-1个数据存储单元。高速缓存存储单元被配置为依次接收当前数据页的N个位以及下一数据页的N个位,并且依次存储当前数据页的N个位中的一位以及下一数据页的N个位中的每一位。多用途存储单元被配置为依次存储非数据页信息和下一数据页的N个位中的一位。数据存储单元均被配置为存储当前数据页的N个位中的相应的一位。

本发明涉及存储器技术领域,公开了一种应用于NOR flash存储器的高效擦除方法、装置及其应用,其中方法包括设置老化程度数据与初始擦除电压强度映射关系,对NORflash存储器的存储阵列进行区域划分,匹配各区域进行老化程度数据初始赋值,对待擦除目标区域交替执行擦除验证操作和擦除加压操作,根据退出擦除加压操作时的擦除电压强度,更新该目标区域老化程度数据；本发明解决了存储单元的老化对于擦除操作的影响,有效的增强了NOR flash存储器的擦除可靠性,提高了擦除效率,节约了时间和成本,有着切实意义上的实用价值。

本公开的实施例涉及存储器设备及其操作方法。一种存储器设备及操作该存储器设备的方法,包括存储器块,该存储器块被配置为包括多个存储器单元,该多个存储器单元被堆叠为在衬底上彼此隔开,并且包括耦合到多个存储器单元的字线以及耦合到包括多个存储器单元的串的两端的位线和源极线；以及外围电路,该外围电路被配置为对存储器块执行擦除操作,其中外围电路被配置为对存储器块中包括的多个存储器单元执行擦除操作,然后依据多个存储器单元的尺寸对选自多个存储器单元的存储器单元执行缺陷检测操作。