具体实施方式

图1示出了非易失性存储器NVM的集成电路的存储器单元的一个示例的截面图。所示的集成电路还包括控制电路装置102，其控制非易失性存储器NVM的存储器单元的写入、读取和擦除。在一些实施例中，可以采用单独的电路装置来控制存储器单元的读取、写入和擦除。非易失性存储器可以被包括在包括一个或多个处理核的系统中，该处理核可以例如耦合到非易失性存储器并且可以将数据存储在非易失性存储器中和从非易失性存储器检索数据。

存储器单元包括串联耦合的状态晶体管TE(TEsel或TEnsel，取决于状态晶体管TE被选择还是未被选择)和存取晶体管TA。

存储器单元被容纳在半导体阱PW1中并且在半导体阱PW1之上，该半导体阱通常为P型掺杂的。

阱PW1容纳存储阵列PM(见图6)中的存储器单元，存储阵列PM通常布置成行和列的阵列。

状态晶体管TE(TEsel，TEnsel)包括浮置栅极FG和控制栅极CG，浮置栅极FG通过所谓的“隧道”电介质层与阱PW1电隔离，并且通过所谓的“栅极”电介质层与控制栅CG电隔离。

在此示例中，存取晶体管TA是掩埋的垂直取向的栅极晶体管，并且由垂直栅极的两侧上的两个状态晶体管TE(TEsel，TEnsel)共享。垂直栅极填充在阱PW1中垂直蚀刻的沟槽，沟槽的侧面和底部被覆盖在栅极电介质层中。

存取晶体管TA的垂直栅极还形成在垂直于图1中的平面的方向上延伸的字线WL，该字线WL例如对于一行存储器单元是公共的。

掩埋半导体区NISO一方面允许容纳存储器单元的阱PW1与半导体衬底PSUB电隔离，并且另一方面允许形成存取晶体管TA的源极区。

根据所谓的“三阱”隔离阱结构，容纳存储器单元的阱PW1通过掩埋半导体区NISO并且通过横向围绕阱PW1的N掺杂类型的隔离阱与半导体衬底PSUB有效地隔离。这具体地允许阱PW1被正电位偏置。

存取晶体管TA的漏极D位于阱PW1的表面处，并且同时形成相应的状态晶体管TEsel的源极区。状态晶体管Tesel、TEnsel的漏极区域经由触点耦合到集成电路的互连部分的第一级中的位线BL。

为了将数据记录在存储器中，写入电路装置被配置为在逻辑上选择要被写入的存储器单元，将不被写入的存储器单元称为未选择的。

擦除电路装置被配置为在擦除周期期间共同擦除属于至少一个所选择的页的存储器单元。存储器的页是存储阵列的矩阵组织中的一组存储器单元，通常是整个行的存储器单元。

编程电路被配置为在擦除周期期间选择性地编程存储器单元。例如，编程周期包括用第一编程电压共同偏置控制栅极线CGLsel，并且根据要存储的数据用第二编程电压选择性地偏置位线BL。

现在参考图2。

图2示出了实现上文参考图1描述的存储器NVM的擦除周期的一个示例。

在擦除周期期间，擦除电路装置被配置为用第一擦除电压VYP偏置半导体阱PW1，并且用第二擦除电压-VNN偏置所选择的控制栅极线CGLsel。

下文中的其余描述将考虑以下常见惯,在该常见惯例中,第一擦除电压VYP是正的,并且第二擦除电压VNN是负的。第一擦除电压VYP因此可以被表示为“正擦除电压”并且第二擦除电压VNN因此可以被表示为“负擦除电压”。

也就是说，通过考虑负电压的绝对值的增加，下文中描述的实施例和实现方式可以适用于相反符号的电压，并且具体地在容纳相反导电性(N型)的存储器单元的阱中。

正擦除电压VYP和负擦除电压-VNN被相互配置，以便通常通过Fowler-Nordheim效应产生通过隧道电介质层从所选择的存储器单元的状态晶体管TEsel的浮置栅极转移到阱PW1的电荷“e”。

此外，在擦除周期期间，擦除电路装置被配置为用中和电压+VPP(在该示例中为正的)偏置未选择的控制栅极线CGLnsel。

中和(neutralization)电压+VPP中和(neutralizes)在未选择的状态晶体管TEnsel中的伪擦除现象，该现象可能由施加在同样容纳未选择的存储器单元的阱PW1中的正擦除电压VYP引起。例如，中和电压+VPP可初始地被选择为等于正擦除电压VYP。

此外，位线BL保持在浮置电位HZ；用大约5V或7V(伏特)偏置存取晶体管TA的垂直栅极以限制由阱PW1中的正擦除电压VYP在存取晶体管TA的栅极氧化物上引起的应力；并且用正擦除电压VYP偏置掩埋半导体隔离区NISO。

因此，擦除周期具体包括用负擦除电压-VNN偏置所选择的控制栅极线CGLsel，并且用正中和电压+VPP偏置未选择的控制栅极线CGLnsel。

现在参考图3。

图3示出了用于在存储器单元的控制栅极线CGLi、CGLi+1、CGLi+2、…、CLGi+k中传输负擦除电压-VNN或正中和电压+VPP的控制栅极开关电路GCSW的示例。

控制栅极开关CGSW选择性地传输负擦除电压-VNN或正中和电压+VPP，这取决于页的存储器单元是被选择的还是未被选择的。在这方面，控制栅极开关CGSW利用本领域技术人员公知的互补高压金属氧化物半导体HVMOS技术通过反相器类型的电路来解码选择控制信号。

因此，反相器INVP的PMOS晶体管形成在公共N型半导体阱CMNPW中，并且反相器INVN的NMOS晶体管形成在公共P型半导体阱CMNPW中。此外，共源共栅型CASP、CASCN的PMOS和NMOS晶体管可以设置在反相器的CGLi-CGLi+k输出上，并且形成在隔离的阱SGLNW、SGLPW中。

因此，在控制栅极开关电路CGSW中，正中和电压+VPP和负擦除电压-VNN之间的电位差(HVmax，图4和5)的最大值受HVMOS晶体管(INVP、INVN、CASCP、CASCN)的特征限制。具体地，在HVMOS晶体管的导电区(具体地，漏极区，因为阱通常由源极区的电位偏置)与相应阱之间的双极结通常由其击穿电平(HVmax)限制，例如大约为11V。

因此，为了增强擦除刺激，擦除周期的电压条件、绝对值形式的电压VPP、VNN的电平不能经由控制栅极开关电路CGSW增加。

然而，当存储器单元老化时，擦除周期在相同的擦除电压下比在存储器NVM的寿命开始时效率更低。

这种老化现象通常由已经受大量擦除周期(例如，大约500，000个周期)的浮置栅极氧化物的退化引起。

在这方面，擦除电路装置被配置为根据存储器单元的老化增加正擦除电压VYP的电平。

例如，写入电路装置或擦除电路装置被配置为在每次施加擦除刺激之后通过在存储器单元中“在裕度模式下”读取来评估表示存储器单元的老化的磨损值(AG)。在裕度模式下读取是以量化的方式测量浮置栅极晶体管TEsel的阈值的读取。在这种情况下，写入电路装置可被配置为在闭环中实现迭代擦除周期的重复，直到获得正确的擦除状态。

可替代地，写入或擦除电路装置可根据擦除电压VYP、VNN的最后值的记录来评估表示存储器单元的老化的磨损值(AG，图4和5)。更具体地，写入或擦除电路装置可以是自动的，以便定期“在裕度模式下”测量擦除状态，并且在必要时增加擦除电压VYP、VNN的值。新的擦除电压值VYP、VNN被记录并且可以用作在下一擦除周期期间评估磨损值AG的参考。

因此，正擦除电压VYP的电平可根据磨损值(AG)的演变而增加。

由于正擦除电压VYP偏置阱PW1并且不经由控制栅极开关电路CGSW传输，所以该正擦除电压不直接受所述电路CGSW的双极结的击穿电平(HVmax)的限制。

因此，正擦除电压VYP的电平可大于控制栅极开关CGSW的击穿电平(HVmax)。在存储器单元的老化使得控制栅极开关电路CGSW的正电压(VPP)和负电压(VNN)的最大电平被达到并且不再足以产生可以严格地与编程状态区分的擦除状态时，允许增强写入周期的电压条件。

在这方面，参考图4和图5。

图4和图5示出了在上文中参考图1至图3描述的存储器NVM中实现写入方法的两个示例。

图4和图5示出了在擦除周期期间实现的正电压的电平的演变，包括在阱PW1中施加的正擦除电压VYP和在未选择的状态晶体管TEnsel的控制栅极CG中施加的中和电压VPP。

在这两个示例中，该方法包括由于表示存储器单元的老化的磨损值AG的增加而增加正擦除电压VYP的电平。结果，擦除刺激的幅度被增加以限制老化存储器单元的阈值的漂移，从而允许存储器的整体耐久性增加。

例如，正擦除电压VYP的电平的增加是由于磨损值AG的增加，因为它们是成比例的。正擦除电压VYP的电平的增加还可以被分解几个阶梯，这些阶梯的电平随着磨损值AG的增加成比例地增加。

应记住，磨损值AG可以直接获得或者通过在裕度模式下读取擦除的存储器单元得出。

中和电压VPP是相对于正擦除电压VYP被配置的，以便中和未选择的存储器单元TEnsel的伪擦除现象。

可以选择中和电压，使得其等于或接近正擦除电压VYP。

因此，该方法包括增加由于正擦除电压VYP的电平的增加而产生的中和电压VPP的电平。

尽管中和电压VPP和正擦除电压VYP初始是不同的，但中和电压VPP被增加为保持初始差恒定。

中和电压VPP由控制栅极开关CGSW的击穿电平限制，因为其在未选择的存储器单元TEnsel的控制栅极线上传输。

因此，在图4的示例中，当中和电压VPP增加直到达到控制栅极开关电路CGSW的最大电平HVmax时，中和电压VPP被设置为该最大电平HVmax，并且不再根据存储器单元的磨损值AG而增加。

不言而喻，术语最大电平被理解为是指针对控制栅极开关电路CGSW的双极结的击穿电平所取的安全裕度。

磨损值AG的阈值AGplf被定义为正擦除电压VYP和中和电压VPP达到最大电平HVmax时的磨损值(其在下文中将被称为“磨损阈值AGplf”)。

超过磨损阈值AGplf，中和电压VPP的电平不再增加，但是正擦除电压VYP的电平仍然增加到超过最大电平HVmax的电平并且增加到超过控制栅极开关电路CGSW的双极结的击穿电平的电平。

以与低于磨损阈值AGplf相同的方式，与磨损值AG的增加成比例地，可选地阶梯地，增加正擦除电压VYP进一步导致磨损值AG的增加。

因此，在高于磨损阈值AGplf时，正擦除电压VYP与中和电压VPP之间的偏差根据存储器单元的磨损AG的增加而增加。这产生从磨损阈值AGplf开始逐渐增加的伪擦除现象。

存在用于补偿这种类型的伪现象的方法，例如刷新算法。

当正擦除电压VYP的电平大于相对于控制栅极开关CGSW的所述击穿电平HVmax的容差裕度时，该电平不再增加。

例如，容差裕度被选择为具体地2V，以便限制伪擦除现象并且能够使用“刷新”型方法容易地补偿伪擦除现象。

在图5所示的示例中，在高于磨损阈值AGplf时，该方法包括，一方面，偏移ΔD中和电压VPP的电平，得到偏移中和电压DVPP，另一方面，增加偏移中和电压DVPP的电平，同时保持偏移ΔD(在偏移中和电压DVPP的电平和正擦除电压VYP的电平之间的)恒定。

正擦除电压VYP的电平继续随着磨损值AG的增加而增加。

因此，作为偏移ΔD的结果，中和电压VPP还可以继续跟随正擦除电压VYP的演变而不超过最大电平HVmax。

此外，当中和电压VPP达到最接近安全裕度的控制栅极开关CGSW的击穿电压HVmax的电平时，正擦除电压VYP不再增加。

在增加正擦除电压VYP时，保持偏移ΔD恒定使得所产生的正电压VYP、VPP的调节变得容易，并且还允许容易地控制由该恒定差产生的伪擦除现象的补偿。

例如，偏移ΔD被设置为大约2V，以便限制伪擦除现象并且能够使用“刷新”型方法容易地补偿伪擦除现象。

例如，如果在达到磨损阈值AGplf之前所述正电压VYP、VPP相等，则在电荷泵电路(未示出)的相同输出上产生正擦除电压VYP和正中和电压VPP。在达到磨损阈值AGplf之后，可以并联耦合附加电荷泵级以通过单独的输出提供然后大于正中和电压VPP的正擦除电压VYP。保持正擦除电压VYP与正中和电压DVPP之间的偏差ΔV恒定有利地允许至少在其产生所共用的电荷泵级上汇集所述正电压VYP、DVPP的调节。

因此，在上文参考图4和5描述的两个示例中，该方法包括将正擦除电压VYP的电平增加到超过击穿电压HVmax，以便继续增加擦除刺激的幅度以限制老化的存储器单元的阈值的漂移，从而允许存储器的整体耐久性增加，远远超过磨损阈值AGplf。

图6以综合和俯视图示出了上文参考图1至图5描述的存储器NVM的一个有利示例性实施例。如图6所示，控制电路装置尤其包括分配电路NISOVGEN。

阱PW1容纳存储阵列PM中的存储器单元，该存储器单元通常布置成行和列的阵列。具体地，除了字线WL之外的控制栅极线CGLi-CGLi+k在存储阵列中逐行延伸，而发送至控制栅极切换电路CGSW的位线BL和控制栅极解码线在存储阵列PM中逐列延伸。

除了位线BL的接地装置CLAMP的晶体管T2之外,阱PW1还容纳列解码器COLPASS的晶体管T1。

容纳存储器单元的半导体阱PW1通过“三阱”类型的结构与电路的其余部分隔离，其中，半导体隔离区NISO围绕阱PW1。

半导体隔离区NISO具有与容纳存储阵列的阱PW1的导电性相反的导电性，并且被用与其包围的阱PW1相同的电压偏置。

隔离是由阱PW1与隔离区NISO之间以及隔离区NISO与半导体衬底之间的彼此相反的双极结产生。

隔离区NISOVL的偏置线允许在隔离区NISO中和在容纳存储器单元的阱PW1中获得偏置。

分配电路NISOVGEN被配置为传输偏置电压，该偏置电压具体地能够在擦除周期期间具有正擦除电压VYP的电平。例如，分配电路NISOVGEN包括升压锁存电路。升压锁存电路被配置为致动锁存器(例如，带有两个头接尾反相器的类型，一个反相器的输出循环到另一反相器的输入)以便提供高输出电压电平；并且然后增加低参考电压以便将输出正偏移至正擦除电压VYP的电平。

在擦除周期之外，隔离区NISOVL的偏置线被带到接地参考电GND，具体地通过如下文所描述的复位晶体管RSTGND。

位线BL的接地装置CLAMP的晶体管T2的导电端子一方面耦合到存储阵列PM的位线BL，另一方面耦合到隔离区NISOVL的偏置线。接地装置CLAMP的晶体管T2用于在隔离区域NISOVL的偏置线上存在的接地电位GND处或在高阻抗HZ处承载未使用的位线BL，以便使位线BL处于浮置电位。

列解码器COLPASS的晶体管T1的导电端子一方面耦合至存储阵列PM的位线BL，另一方面耦合至外围电路PRPH的装置。

存储器NVM的外围电路PRPH具体包括编程和直接存储器存取电路PRGDMA和读出电路RDAMP。

编程和直接存储器存取电路PRGDMA具体地在编程周期期间被使用以选择性地偏置解码的位线BL。读出电路RDAMP被配置为检测代表存储器单元的状态的位线BL上的电压或电流变化，存储器单元的状态晶体管也被控制在读取电压。读出电路RDAMP能够在裕度模式下读取存储器单元。

外围电路PRPH的装置通常不能够支持超过上文具体参考图4和图5所描述的最大电平HVmax的电压。

然而，在擦除周期期间保持浮置电位的位线BL中，电位可以升高到最接近双极结阈值的正擦除电压VYP的电平。结果，在擦除周期期间位线BL中存在的电压可以升高到超过外围电路PRPH的击穿电平的电平。

因此，有利地提供了与存储阵列PM的阱PW1相同导电类型的容纳缓冲晶体管TBF1、TBF2、TBF3的缓冲半导体阱PW2。

缓冲晶体管TBF1、TBF2被配置为保护外围电路PRPH免受位线BL上的正擦除电压VYP的可能的高电平值的影响。

更具体地，一方面，位线BL通过缓冲晶体管TBF1、TBF2、TBF3的导电端子耦合到外围电路PRPH。具体地，外围电路PRPH的元件PRGDMA、RDAMP耦合到缓冲晶体管TBF1、TBF2的源极，而位线BL耦合到缓冲晶体管TBF1、TBF2的漏极。

另一方面，用例如由缓冲器隔离控制电路生成的缓冲隔离电压VGNDLFT偏置缓冲器阱PW2和缓冲晶体管TBF1-TBF3的栅极。

缓冲晶体管中的一个(被称为缓冲器控制晶体管TBF3)的源极被耦合到缓冲器阱PW2的偏置线LPW2。因此，缓冲器阱PW2的偏置由缓冲器控制晶体管TBF3的栅极电压VGNFLFT控制。

此外，在外围电路PRPH中设置重置晶体管RSTGND，以在写入周期之外用接地参考电位GND重新偏置缓冲器阱PW2和隔离区NISOVL的偏置线。复位晶体管RSTGND在写入周期期间被阻断。

缓冲隔离电压VGNDLFT例如至少等于正擦除电压VYP的电平与控制栅极开关CGSW的击穿电平HVmax之间的差。

因此，假定缓冲晶体管TBF1-TBF3的栅极用缓冲隔离电压VGNDLFT偏置，则保护外围电路PRPH在擦除周期期间免受位线BL上存在的(最接近双极结阈值电压的)正擦除电压VYP的影响。

更具体地，假定缓冲晶体管TBF1、TBF2、TBF3在其栅极上被用缓冲隔离电压VGNDLFT控制，则其源极不能被偏置到高于此缓冲隔离电压VGNDLFT。

此外，鉴于还用缓冲隔离电压VGNDLFT偏置缓冲半导体阱PW2，由于上文规定的对缓冲隔离电压VGNDLFT的电平的选择，缓冲晶体管将不会被位线BL的正擦除电压VYP损坏。

此外，缓冲隔离电压VGNDLFT可以有利地源自正擦除电压VYP的分配电路NISOVGEN。

更具体地，为了分配正擦除电压VYP(回想到，其可以大于电路的双极结的击穿电压)，分配电路NISOVGEN例如被配置为致动锁存电路以便提供初始等于VPP＝HVmax的高输出电压电平。

然后，分配电路NISOVGEN将锁存器的低参考电压GND增加电压VGNDLFT，以便将输出(初始等于VPP)正向偏移VGNDLFT，直到达到正擦除电压VYP的电平VPP+VGNDLFT＝VYP，而不击穿锁存器的晶体管的结。

换言之，根据一个示例性实施例和实现方式，在超过磨损阈值AGplf时，所述正擦除电压VYP的电平的增加可以包括在升压锁存器NISOVGEN中使VGNDLFT偏移低参考电压GND，其输出已经被锁定在高参考电压VPP，以便使输出的电平偏移到大于控制栅极开关电路CGSW的双极结的所述击穿电平HVmax的正擦除电压VYP的电平。

此外，容纳存储器单元的半导体阱PW1和缓冲半导体阱PW2两者均通过“三阱”类型的结构与电路的其余部分隔离，有利地使用同一半导体隔离区NISO来包围两个阱PW1、PW2。

隔离是通过两个反向双极结实现的，这两个反向双极结由以相反极性串联耦合的二极管D1和D2表示。

一些实施例可以采取计算机程序产品的形式或包括计算机程序产品。例如，根据一个实施例，提供了一种计算机可读介质，其包括适于执行上述方法或功能中的一个或多个的计算机程序。该介质可以是物理存储介质，例如只读存储器(ROM)芯片，或者磁盘,诸如数字多功能盘(DVD-ROM)、光盘(CD-ROM)、硬盘，存储器，网络，或将由适当的驱动器或经由适当的连接读取的便携式媒体产品，包括编码为存储在一个或多个这样的计算机可读介质上并由适当的读取器设备读取的一个或多个条形码或其他相关代码。

此外，在一些实施例中，这些方法和/或功能性中的一些或全部能够以其他方式来实现或设置，诸如至少部分地以固件和/或硬件，包括但不限于，一个或多个专用集成电路(ASIC)、数字信号处理器、分立电路、逻辑门，标准集成电路、控制器(例如，通过执行适当的指令，并且包括微控制器和/或嵌入式控制器)，现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)等，以及采用RFID技术的设备，以及它们的不同组合。

上述各种实施例可以组合以提供另外的实施例。如果有必要采用各种专利、申请和出版物的概念以提供另外的实施例，则可以修改实施例的各方面。

根据上述详细描述，可以对实施例做出这些和其他改变。通常，在以下权利要求中，所使用的术语不应被解释为将权利要求限制为在说明书和权利要求中公开的具体实施例，而应被解释为包括所有可能的实施例以及这些权利要求所赋予的等同物的全部范围。因此，权利要求书不受本公开的限制。