一种存储装置,包括第一存储器装置和第二存储器装置,以及存储器控制器。第一存储器装置对应于主数据区域。第二存储器装置对应于预留区域。存储器控制器通过第一通道和第二通道联接到第一存储器装置和第二存储器装置。通过第一通道联接到存储器控制器的第一存储器装置的数量等于通过第二通道联接到存储器控制器的第一存储器装置的数量,并且通过第一通道联接到存储取控制器的第二存储器装置的数量不同于通过第二通道联接到存储器控制器的第二存储器装置的数量。存储器控制器基于第一存储器装置和第二存储器装置的存储器状态来选择待执行写入操作的存储器装置。

本发明题为“提供小摆动电压感测的感测放大器架构”。本发明提出了一种感测放大器架构,该感测放大器架构由于能够感测通态存储器单元与断态存储器单元之间的较小电压摆动而可减少感测时间。该感测放大器包括感测电容器,该感测电容器在一侧上可连接到多个位线并且在另一侧上可连接到主感测放大器区段。该主区段包括由一对反相器形成的锁存器,该锁存器具有连接到电容器的输入以及由第三反相器连接到电容器的另一侧的输出。为了对锁存器进行预充电,短接输入和输出节点,然后连接电容器以基于所选择的存储器单元是通态还是断态来通过所选择的存储器单元使电容器放电。用于每个位线的编程数据锁存器可将位线偏置到编程使能或编程禁止电平。

本发明涉及一种用于存储器块管理的方法,该方法包括识别第一组位线,该第一组位线对应于三维存储器阵列的存储器块。该方法还包括使用相应位线偏压晶体管来将第一组位线偏压到第一电压。该方法还包括针对每个存储器块,识别相应子存储器块,该相应子存储器块对应于每个存储器块的与第一组位线相交的字线。该方法还包括对与第一组位线相关联的每个相应子存储器块的存储器单元的存储器地址进行逻辑分组。

本发明公开了基于FALSH存储器的计数算法,涉及存储器的技术领域,旨在解决现有存储设备对整扇区的擦除,导致了使用寿命减少的问题。其技术方案要点是对n个扇区的预留字节从低位至高位依次置0,当第1至i个扇区(A-1+A-2+……+A-i)个字节均置全0,第i+1个扇区A-(i+1)个字节中的第1个字节最低位置0,同时对第1至i个扇区进行擦除处理,从第1个扇区中的第一个字节最低位重新开始置0；当第1至i个扇区的A-1、A-2、……、A-i个字节再次均置全0后,将第i+1个扇区的A-(i+1)个字节中第1个字节置0位的高一位置0；重复进行擦除和置位操作,直至n个扇区的字节均置全0。本发明达到了延长存储器使用寿命的效果。

本发明公开了一种闪存结构、擦除方法、装置和电子设备,本发明提供的一种闪存结构,该闪存结构在相邻两个存储块共用P型阱区的接触孔,弃用了深N型接触孔,缩短了绝缘距离,减小了芯片的面积。本发明还提供的一种闪存擦除方法,通过对需要擦除的存储块对应的字线施加的电压为-10V,对不需要擦除的存储块对应的字线施加的电压和P型阱区一致,使得不需要擦除的存储块对应的字线对P型阱区不存在寄生电容,进而减少总电容的大小,提高电压的爬升速度,提高了擦除速度和效率。

本发明公开了一种MLC芯片的错误率分析方法、系统及装置,从MLC芯片中选取数据块,并将数据块进行擦写操作；待擦写操作完成后,读取数据块的每个第一页和第二页对应的每组双比特位,并确定每组双比特位的比特状态；统计目标页对应的所有双比特位在表示数据写入错误的目标比特状态下的第一总数量,以此得到目标页在目标比特状态下的第一错误率；统计数据块对应的所有双比特位在目标比特状态下的第二总数量,以此得到数据块在目标比特状态下的第二错误率,以基于第一/第二错误率分析芯片性能。可见,本申请可对MLC芯片的具体数据块和页进行错误率分析,且可在不同比特状态下分析具体数据块和页的错误率,有利于MLC芯片的性能全面分析。

本发明公开了一种擦除时间的获取方法、装置、电子设备及存储介质,其中,获取方法包括以下步骤：对芯片进行预定次数的预编程-检查-擦除-过擦除修复-数据修复的周期循环操作；在周期循环操作期间,持续读取芯片中每个扇区中当前使能信号；根据读取的使能信号,记录当每个扇区中每种使能信号的持续时间,直至周期循环操作结束；该获取方法通过读取芯片中每个扇区在周期循环操作中的使能信号持续情况,以获取每个扇区对应周期循环操作中每个阶段的用时,可作为芯片设计、调试的重要依据,利于芯片开发制造。

本发明公开了一种闪存擦除方法、扇区选择电路、装置和电子设备,本发明的擦除方法在整个块擦除后,依次对扇区进行擦除校验,将通过了擦除校验的sector不再被sector DEC选中,将没有通过擦除校验的sector由sector DEC继续选中,并使不被选中的sector压差小于擦除电压,不能被擦除,使被选中的sector的压差大于擦除电压,再次被擦除。该擦写方法避免了传统方式因为擦除速度不一致(特别是有无反复擦写)带来的过擦除的后果,大大减少了所需的过擦除检测和修复动作,大大提高了block擦除的性能和效率。

本发明公开了一种低擦除损伤的擦除方法、装置、电子设备及存储介质,其中,方法：在对NOR FLASH进行擦除操作时,错开对芯片中存储单元进行擦除操作的正高压和负高压的建立时间点和/或释放时间点；该方法包含了两个阶段的操作以降低擦除操作的损伤,两个阶段的操作单独使用或同时使用,均可有效地避免正高压与负高压之间产生过大的压差而损伤MOS器件,从而可有效降低NOR FLASH擦除过程中器件产生的损伤。