一种闪存擦除方法、扇区选择电路、装置和电子设备

文档序号:9872 发布日期:2021-09-17 浏览:38次 >En<

阅读说明:本技术 一种闪存擦除方法、扇区选择电路、装置和电子设备 (Flash memory erasing method, sector selection circuit, device and electronic equipment ) 是由 陈纬荣 冯鹏亮 陈慧 王明 于 2021-06-30 设计创作,主要内容包括:本发明公开了一种闪存擦除方法、扇区选择电路、装置和电子设备,本发明的擦除方法在整个块擦除后,依次对扇区进行擦除校验,将通过了擦除校验的sector不再被sector DEC选中,将没有通过擦除校验的sector由sector DEC继续选中,并使不被选中的sector压差小于擦除电压,不能被擦除,使被选中的sector的压差大于擦除电压,再次被擦除。该擦写方法避免了传统方式因为擦除速度不一致(特别是有无反复擦写)带来的过擦除的后果,大大减少了所需的过擦除检测和修复动作,大大提高了block擦除的性能和效率。(The invention discloses a flash memory erasing method, a sector selection circuit, a device and electronic equipment, wherein the erasing method sequentially erases and verifies sectors after a whole block is erased, sectors which pass the erasing verification are not selected by sector DEC any more, sectors which do not pass the erasing verification are selected by sector DEC, the differential pressure of the unselected sectors is smaller than the erasing voltage and can not be erased, and the differential pressure of the selected sectors is larger than the erasing voltage and can be erased again. The erasing method avoids the over-erasing result caused by inconsistent erasing speed (particularly repeated erasing) in the traditional mode, greatly reduces required over-erasing detection and repairing actions, and greatly improves the performance and efficiency of block erasing.)

一种闪存擦除方法、扇区选择电路、装置和电子设备

技术领域

本发明属于存储器

技术领域

,特别涉及一种闪存擦除方法、扇区选择电路、装置和电子设备。

背景技术

如图1和图2的现有技术的闪存构造和解码电路示意图所示,sector ADDR(地址线)连接sector DEC(解码器),地址线接收逻辑信号并由解码器解码以输出扇区选中信号(sector_sel<16.0>)和扇区选中信号的反相信号(sector_sel_b<16.0>),其中扇区选中信号的反相信号接入驱动电路中的反相器以选中扇区。

NOR flash的擦除操作有很多不同的指令,以擦除块来看(典型值):

1.最小的擦除数量为4根字线一个sector(扇区);

2.最大的擦除数量为64根字线一个block(块)也就是16个sector。

当用户下达sector擦除指令时, sector DEC负责将用户输入的4位sector地址解析到1个选中的sector(传统4-16 解码器),从而控制这个sector的WL(WORDLINE,字线)=-10V,TPW(TRIPLE P-WELL,P阱区)=10V进行sector擦除;

当用户下达block擦除指令时,传统做法是通过一个逻辑信号,在sector DEC(解码器)中将所有的扇区选中信号(16个)全都强制选中,从而通过扇区驱动电路将所有扇区中的WL的电压为10V,TPW的电压10V。从而达到block擦除。这样操作的好处是当需要做block擦除是如果所有扇区的擦除特性一致的话那么他们可以同时擦除且几乎同时完成擦除,缩短时间。

但是这样的结构在block擦除中有一个很明显的缺点。用户下达block擦除指令,那么这个15个没有反复擦写的sector能很快被擦除,而反复被擦写的sector很慢才能被擦除,因此擦除动作必须等到反复被擦写的这个sector完成才能结束。又因为传统的sectorDEC只能选中一个sector或者选中全部sector,因此其他没有被反复擦写的sector即使被算法判断为完成擦除的sector,在擦除动作时依然无法被分离出来,在擦除反复擦写的sector的同时,依然会继续擦除没有被反复擦写的sector。这样的后果是没有反复擦写的sector的NOR flash cell被过擦除,其带来的leakage会影响同一个位线上所有的NORflash cell的电流。NOR flash cell在不断的擦除和写入操作后,其擦除的性能会显著下降,擦除时间变得特长。

因此,现有技术有待改进和发展。

发明内容

本发明实施例的目的在于提供了一种闪存擦除方法、扇区选择电路、装置和电子设备,能够对较快擦除的sector的擦除操作屏蔽,从而避免了擦除速度不一致(特别是有无反复擦写)带来的过擦除的后果,大大减少了所需的过擦除检测和修复动作,大大提高了block擦除的性能和效率。

第一方面,本发明实施例提供的一种闪存擦除方法,包括以下步骤:

在对块执行擦除操作后,依次对块中的扇区进行擦除效验;

对擦除效验失败的扇区继续执行擦除操作,直到所述块中的扇区全部通过效验,完成对所述块的擦除;以及,

将擦除效验通过的扇区的偏置电压设置成第二电压,以使擦除效验通过的扇区在完成对块的擦除之前不被再次擦除。

可选地,对块进行擦除操作包括对该块的所有字线施加第一电压。

可选地,第一电压为-10V。

可选地,第二电压为2V。

由上可知,本发明提供的一种闪存擦除方法,在整个块擦除后,依次对扇区进行擦除校验,将通过了擦除校验的sector不再被sector DEC选中,将没有通过擦除校验的sector由sector DEC继续选中,并使不被选中的sector压差小于擦除电压,不能被擦除,使被选中的sector的压差大于擦除电压,再次被擦除。该擦写方法避免了传统方式因为擦除速度不一致(特别是有无反复擦写)带来的过擦除的后果,大大减少了所需的过擦除检测和修复动作,大大提高了block擦除的性能和效率。

第二方面,本发明实施例提供的扇区选择电路,用于根据扇区的擦除效验信号对扇区进行选择,以对擦除效验通过的扇区和擦除效验不通过的扇区施加不同的偏置电压,包括与门、锁存器和或非门,与门的第一输入端连接至擦除校验通过信号,与门的第二输入端连接使能信号,与门的输出端连接锁存器的第二输入端;

锁存器的第一输入端连接扇区选中信号,锁存器的第三输入端与复位信号的反相信号连接,锁存器的输出端连接或非门的第二输出端;

或非门的第一输入端连接至扇区选中信号的反相信号,或非门的输出端输出至扇区。

可选地,锁存器包括PMOS管、第一NMOS管、第二NMOS管、第一反相器、第二反相器,PMOS管、第一NMOS管、第二NMOS管依次串联在Vdd和GND之间,PMOS管和第一NMOS管之间连接至交叉连接的第一反相器和第二反相器的一端,交叉连接的第一反相器和第二反相器的另一端连接在或非门的第二输入端,PMOS管的栅极连接至复位信号的反相信号,第一NMOS管的栅极连接至与门的输出端,第二NMOS管的栅极连接至扇区选中信号。

第三方面,本发明实施例提供的一种闪存擦除装置,包括:

效验模块,用于在对块执行擦除操作后,依次对块中的扇区进行擦除效验;

擦除模块,用于对擦除效验失败的扇区继续执行擦除操作,直到所述块中的扇区全部通过擦除效验,完成对所述块的擦除;以及,

电压设置模块,用于将擦除效验通过的扇区的偏置电压设置成第二电压,以使擦除效验通过的扇区在完成对块的擦除之前不被再次擦除。

第四方面,本发明实施例提供的一种电子设备,其中,包括处理器和存储器,存储器中存储有计算机程序,处理器通过调用存储器中存储的计算机程序,用于执行上述任一项所述的方法。

本发明的其他特征和优点将在随后的说明书阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

图1为现有技术的闪存结构示意图。

图2为现有技术的解码电路的示意图。

图3为本发明闪存擦除方法的框图。

图4为本发明的解码电路的示意图。

图5为本发明扇区选择电路的电路示意图。

图6为本发明扇区选择电路中锁存器的电路示意图。

图7为图6的真值表。

图8为图5电路工作的时序图。

图9是本发明电子设备的示意图。

标号说明:1、与门;2、锁存器;21、PMOS管;22、第一NMOS管;23、第二NMOS管;24、第一反相器;25、第二反相器;3、或非门;4、电子设备;41、处理器;42、存储器。

具体实施方式

下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。

应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。

如图3所示,一种闪存擦除方法,包括以下步骤:

在对块执行擦除操作后,依次对块中的扇区进行擦除效验;

对擦除效验失败的扇区继续执行擦除操作,直到所述块中的扇区全部通过效验,完成对所述块的擦除;以及,

将擦除效验通过的扇区的偏置电压设置成第二电压,以使擦除效验通过的扇区在完成对块的擦除之前不被再次擦除。

实现上述擦除的方法有多种,在此处不做限制,下文仅提供实现上述擦除方法的其中一种:

步骤一、对块进行擦除操作;

步骤二、选中该块中第一个扇区并进行擦除校验,判断该扇区擦除校验操作是否通过;

步骤三、当擦除校验通过时,取消选中该扇区,当擦除校验不通过时,继续选中该扇区,对该扇区擦除校验完成后对下一个扇区继续擦除校验,直至完成对块中所有扇区的擦除校验;

步骤四、向所有选中的扇区的字线施加第一电压,向所有未选中的扇区的字线施加第二电压;

步骤五、至少有一个扇区未通过擦除校验,则跳转至步骤一,所有扇区的擦除校验都通过后,完成块擦除操作。

在某些具体实施例中,对块进行擦除操作包括对该块的所有字线施加第一电压。

在某些具体实施例中,第一电压为-10V。

在某些具体实施例中,第二电压为2V。

在本发明的擦除方法中,sector DEC(解码器)选中sector的WL施加擦除电压后执行校验,如果这个block里面至少有一个sector没有通过擦除校验,那么擦除操作将会继续。通过了擦除校验的sector不会被sector DEC选中,在后续的擦除操作中,在sector DEC中实现不选中的sector的WL施加比较高的偏置典型值2V,相反,没有通过擦除校验的sector由sector DEC继续选中,其WL在后续的擦除操作中施加的电压为-10V。

在整个block擦除操作的过程中,一旦有sector完成了擦除校验,其在后续的擦除操作中WL就会被不选中的sector偏置到2V,所以TPW和WL之间的压差只有10V-2V=8V,不足够发生擦除。而没有通过擦除校验的sector的WL会被偏置到-10V,其和TPW之间的压差为10V-(-10V)=20V,足以发生擦除。

通过以上方式设计,完成了对较快擦除的sector的擦除操作屏蔽,从而避免了传统方式因为擦除速度不一致(特别是有无反复擦写)带来的过擦除的后果,大大减少了所需的过擦除检测和修复动作,大大提高了block擦除的性能和效率。

图5示出了本发明扇区选择电路的电路示意图。包括与门1、锁存器2和或非门3,与门1的第一输入端连接至擦除校验通过信号,与门1的第二输入端连接使能信号,与门1的输出端连接锁存器2的第二输入端;锁存器2的第一输入端连接扇区选中信号,锁存器2的第三输入端与复位信号的反相信号连接,锁存器2的输出端连接或非门3的第二输出端;或非门3的第一输入端连接至扇区选中信号的反相信号,或非门3的输出端输出至扇区。

图5中,ev_pass是擦除校验通过信号,其为高电平时表示擦除校验通过,其为低电平时表示擦除校验失败;lat_sec是锁存器2的使能信号,其为高电平时锁存器2有效,低电平无效;rst_sec_lat是锁存器2的复位信号,rst_sec_lat_b是锁存器2的复位信号的反相信号,sel是解码器输出的选中信号,sector_sel_b是sel的反相信号,sel和sector_sel_b由sector DEC输出,output sector=1时表示扇区被选中,output sector=0时表示扇区不被选中。

图6示出了本发明扇区选择电路中锁存器2的电路示意图。锁存器2包括PMOS管21、第一NMOS管22、第二NMOS管23、第一反相器24、第二反相器25,PMOS管21、第一NMOS管22、第二NMOS管23依次串联在Vdd和GND之间,PMOS管21和第一NMOS管22之间连接至交叉连接的第一反相器24和第二反相器25的一端,交叉连接的第一反相器24和第二反相器25的另一端连接在或非门3的第二输入端,PMOS管21的栅极连接至复位信号的反相信号,第一NMOS管22的栅极连接至与门1的输出端,第二NMOS管23的栅极连接至扇区选中信号的一端,交叉连接的第一反相器24和第二反相器25的另一端连接至或非门3的第二输入端。

根据上述所述的电路以及图7所示的真值表可知,其具体运作过程如下:

当rst_sec_lat_b为1,sel和inhibit信号同时为1时,PMOS管21截止,第一NMOS管22、第二NMOS管23导通,经第一反相器24和第二反相器25将信号相位反转后,pass_lat输出为1;当rst_sec_lat_b为0时,PMOS管21导通,sel和inhibit信号不同时为1的任意信号,经第一反相器24和第二反相器25将信号相位反转后,pass_lat均输出为0。

根据上述所述的电路,其具体运作过程如下:

如图8的时序表所示,当用户下达block擦除指令时,rst_sec_lat_b=0因为所有的锁存器2都被复位,pass_lat=0,所以secotr驱动电路由sector DEC决定,所有sector都被block_erase信号强制选中,使这个block中所有字线的电压为-10V,所有存储单元同时擦除动作。擦除操作结束后,分别对每个sector进行擦除校验操作。

当一个sector被选中进行擦除校验时(即Sector EV period),sector latch的sel端被选中,而其校验结果反映在ev_pass信号上。在擦除校验结束后下一个sector擦除之前,lat_sec会输出一个1的脉冲,开始对该扇区擦除校验,如果当前sel=1,rst_sec_lat_b=0,擦除校验通过时,ev_pass=1,inhibit=1,那么sector latch的输出信号pass_lat=1,output sector=0,该扇区将不再被选中,意味着该sector先被选中擦除,擦除校验通过了被取消选中;擦除校验失败时,ev_pass=0,inhibit=0,那么sector latch的输出信号pass_lat=0,output sector=1,意味着该sector先被选中擦除,没有通过擦除校,依然被sectorDEC选中。该扇区擦除以及擦除校验完成后继续对下一个扇区重复上述操作。

本发明还提供一种闪存擦除装置,包括:

擦除模块,用于对块进行擦除操作;

循环操作模块,用于对擦除模块的扇区循环执行擦除校验操作;

判断选中模块,用于对已通过擦除校验的扇区取消选中,对未通过擦除校验的扇区继续选中;

循环操作模块可对擦除模块的扇区循环执行擦除校验操作,判断选中模块可在循环操作模块中对未通过擦除校验的扇区继续选中或已通过擦除校验的扇区取消选中进而执行擦除操作或跳出擦除操作。

如图9所示,本发明还提供一种电子设备。电子设备4包括处理器41和存储器42。其中,处理器41与存储器42电性连接。处理器41是电子设备4的控制中心,利用各种接口和线路连接整个电子设备的各个部分,通过运行或调用存储在存储器42内的计算机程序,以及调用存储在存储器42内的数据,执行电子设备的各种功能和处理数据,从而对电子设备4进行整体监控。

在本实施例中,电子设备4中的处理器41会按照如下的步骤,将一个或一个以上的计算机程序的进程对应的指令加载到存储器42中,并由处理器41来运行存储在存储器42中的计算机程序,从而实现各种功能:在对块执行擦除操作后,依次对块中的扇区进行擦除效验;

对擦除效验失败的扇区继续执行擦除操作,直到所述块中的扇区全部通过效验,完成对所述块的擦除;以及,

将擦除效验通过的扇区的偏置电压设置成第二电压,以使擦除效验通过的扇区在完成对块的擦除之前不被再次擦除。

存储器42可用于存储计算机程序和数据。存储器42存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器41通过调用存储在存储器42的计算机程序,从而执行各种功能应用以及数据处理。

在本发明所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。

另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者,在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。

在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本发明的实施例而已,并不用于限制本发明的保护范围,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

13页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:一种擦除时间的获取方法、装置、电子设备及存储介质

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!