阅读说明：本技术 阻变存储器、阻变存储器芯片及其制备方法 (Resistive random access memory, resistive random access memory chip and preparation method thereof ) 是由 孙雯 李辛毅 高滨 唐建石 吴华强 钱鹤 于 2020-06-17 设计创作，主要内容包括：一种阻变存储器、阻变存储芯片及其制备方法。该阻变存储器包括晶体管和阻变存储元件。该晶体管包括第一源漏极、栅极、第二源漏极以及分别与第一源漏极、栅极和第二源漏极电连接的第一源漏极连接电极、栅极连接电极和第二源漏极连接电极。该阻变存储元件包括第一电极、第二电极以及在第一电极和第二电极之间的阻变层,第一电极通过第二源漏极连接电极与第二源漏极电连接。第一源漏极连接电极、栅极连接电极、第二源漏极连接电极和阻变存储元件沿第一方向并列排布在同一平面上。由此,该阻变存储器可以实施限流作用下的原位透射电镜观测实验,并且得到高可靠性的实验数据。(A resistive random access memory, a resistive random access memory chip and a preparation method thereof are provided. The resistive random access memory includes a transistor and a resistive random access memory element. The transistor comprises a first source drain electrode, a grid electrode, a second source drain electrode, a first source drain electrode connecting electrode, a grid electrode connecting electrode and a second source drain electrode connecting electrode which are respectively and electrically connected with the first source drain electrode, the grid electrode and the second source drain electrode. The resistive memory element comprises a first electrode, a second electrode and a resistive layer between the first electrode and the second electrode, wherein the first electrode is electrically connected with the second source drain through a second source drain connecting electrode. The first source-drain connection electrode, the gate connection electrode, the second source-drain connection electrode, and the resistive memory element are arranged in parallel on the same plane along a first direction. Therefore, the resistive random access memory can be used for carrying out in-situ transmission electron microscope observation experiments under the current limiting effect, and high-reliability experimental data can be obtained.)

阻变存储器、阻变存储器芯片及其制备方法

技术领域

本公开的实施例涉及一种阻变存储器、阻变存储器芯片及其制备方法。

背景技术

阻变存储器是一种基于阻值变化来记录并存储数据信息的易失性或非易失性存储器，其具有高速度、低功耗的特点，并且可以在小尺寸下实现存储功能。阻变存储器的制备工艺与传统CMOS电路的制备工艺具有很好的兼容性。鉴于这些优点，阻变存储器在当前智能化产品与物联网蓬勃发展的背景下变得尤为重要。

发明内容

本公开至少一实施例提供一种阻变存储器。该阻变存储器包括：晶体管，包括第一源漏极、栅极、第二源漏极以及分别与第一源漏极、栅极和第二源漏极电连接的第一源漏极连接电极、栅极连接电极和第二源漏极连接电极；以及阻变存储元件，包括第一电极、第二电极以及在第一电极和第二电极之间的阻变层，第一电极通过第二源漏极连接电极与第二源漏极电连接，其中，第一源漏极连接电极、栅极连接电极、第二源漏极连接电极和阻变存储元件沿第一方向并列排布在同一平面上。

例如，在本公开至少一实施例提供的阻变存储器中，晶体管还包括接地极和与接地极电连接的接地极连接电极，并且接地极连接电极与第一源漏极连接电极、栅极连接电极、第二源漏极连接电极和阻变存储元件一起沿第一方向并列排布在同一平面上。

例如，在本公开至少一实施例提供的阻变存储器中，其中，在第一方向上，接地极连接电极、第一源漏极连接电极、栅极连接电极、第二源漏极连接电极和阻变存储元件依次排列，且接地极连接电极与第一源漏极连接电极之间的间距、第一源漏极连接电极与栅极连接电极之间的间距、栅极连接电极与第二源漏极连接电极之间的间距、以及第二源漏极连接电极与阻变存储元件之间的间距为2至4微米。

例如，在本公开至少一实施例提供的阻变存储器中，晶体管还包括接地极和与接地极电连接的接地极连接走线，并且接地极连接走线与第一源漏极连接电极、栅极连接电极、第二源漏极连接电极和阻变存储元件排布在同一平面上。

例如，在本公开至少一实施例提供的阻变存储器中，其中，在第一方向上，第一源漏极连接电极、栅极连接电极、第二源漏极连接电极和阻变存储元件依次排列，并且第一源漏极连接电极与栅极连接电极之间的间距、栅极连接电极与第二源漏极连接电极之间的间距、以及第二源漏极连接电极与阻变存储元件之间的间距为2至4微米。

例如，在本公开至少一实施例提供的阻变存储器中，其中，阻变存储器的长度为15至25微米、宽度为2至3微米、高度为10至15微米，其中，长度所在的方向为第一方向，宽度和高度所在的方向均与第一方向垂直。

本公开至少一实施例提供一种阻变存储器芯片。该阻变存储器芯片包括：衬底；如本公开至少一实施例提供一种阻变存储器；多条导线；以及其中，阻变存储器和多条导线设置在衬底上，阻变存储器的第一源漏极连接电极、栅极连接电极、第二源漏极连接电极和阻变存储元件所排布的同一平面平行于衬底的表面，并且多条导线的一端分别与第一源漏极连接电极、栅极连接电极以及阻变存储元件的第二电极一一电连接，导线的另一端用于连接驱动电路。

例如，在本公开至少一实施例提供的阻变存储器芯片中，其中，阻变存储器的晶体管还包括接地极和与接地极电连接的接地极连接电极或者接地极连接走线，接地极连接电极或者接地极连接走线与多条导线中的一个的一端电连接。

例如，在本公开至少一实施例提供的阻变存储器芯片中，第一源漏极连接电极、栅极连接电极以及阻变存储元件的第二电极的端部分别具有暴露的连接端，以与多条导线的一端电连接。

例如，在本公开至少一实施例提供的阻变存储器芯片中，还包括设置在连接端所在侧的金属保护层，其中，金属保护层包括位于第一源漏极连接电极的连接端与栅极连接电极的连接端之间的第一切断槽以及位于栅极连接电极的连接端与阻变存储元件的第二电极的连接端之间的第二切断槽，以使第一源漏极连接电极、栅极连接电极、和阻变存储元件之间相互绝缘。

例如，在本公开至少一实施例提供的阻变存储器芯片中，还包括暴露阻变存储元件的观测窗口，以用于观测阻变层，其中，在垂直于衬底的方向上，被观测窗口暴露的阻变存储元件的厚度为10至50纳米。

例如，本公开至少一实施例提供一种阻变存储器芯片的制备方法，包括：提供衬底和如本公开至少一实施例提供的阻变存储器；将阻变存储器设置在衬底上；在衬底上形成多条导线，多条导线的一端与第一源漏极连接电极、栅极连接电极以及阻变存储元件的第二电极一一电连接，多条导线的另一端用于连接驱动电路。

例如，在本公开至少一实施例提供的阻变存储器芯片的制备方法中，其中，阻变存储器的晶体管还包括接地极和与接地极电连接的接地极连接电极或者接地极连接走线，制备方法还包括：将接地极连接电极或者接地极连接走线与多条导线中的一个的一端电连接。

例如，在本公开至少一实施例提供的阻变存储器芯片的制备方法中，其中，在将阻变存储器设置在衬底上之前，制备方法还包括：在中间介质上对阻变存储器进行预处理，然后利用中间介质将阻变存储器转移而设置在衬底上。

例如，在本公开至少一实施例提供的阻变存储器芯片的制备方法中，其中，预处理包括：在第一源漏极连接电极、栅极连接电极以及阻变存储元件的第二电极的端部分别形成暴露的连接端，以与多条导线的一端电连接。

例如，在本公开至少一实施例提供的阻变存储器芯片的制备方法中，其中，在第一源漏极连接电极、栅极连接电极以及阻变存储元件的第二电极的端部分别形成暴露的连接端，包括：在第一源漏极连接电极和栅极连接电极以及阻变存储元件的第二电极的端部形成暴露第一源漏极连接电极和栅极连接电极以及阻变存储元件的第二电极的孔洞，并在孔洞中填充导电材料，以形成连接端。

例如，在本公开至少一实施例提供的阻变存储器芯片的制备方法中，其中，预处理还包括：在连接端所在侧形成金属保护层，并且在金属保护层中形成位于第一源漏极连接电极的连接端与栅极连接电极的连接端之间的第一切断槽以及位于栅极连接电极的连接端与阻变存储元件的第二电极之间的第二切断槽，以使第一源漏极连接电极、栅极连接电极和阻变存储元件之间相互绝缘。

例如，在本公开至少一实施例提供的阻变存储器芯片的制备方法中，还包括：在垂直于衬底的方向上，将阻变存储元件减薄以形成暴露阻变存储元件的观测窗口，以用于观测阻变层，并且阻变存储元件的厚度被减薄至10至50纳米。

例如，在本公开至少一实施例提供的阻变存储器芯片的制备方法中，其中，使用聚焦离子束显微镜来执行预处理和形成观测窗口。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A是本公开至少一实施例提供的阻变存储器的截面示意图。

图1B是本公开至少一实施例提供的阻变存储器的俯视示意图。

图2A是本公开至少一实施例提供的阻变存储器的截面示意图。

图2B是本公开至少一实施例提供的阻变存储器的俯视示意图。

图3A是本公开至少一实施例提供的阻变存储器的截面示意图。

图3B是本公开至少一实施例提供的阻变存储器的俯视示意图。

图4是本公开至少一实施例提供的阻变存储器芯片的平面示意图。

图5是本公开至少一实施例提供的阻变存储器芯片的平面示意图。

图6是本公开至少一实施例提供的阻变存储器芯片的平面示意图。

图7是本公开至少一实施例提供的阻变存储器芯片的平面示意图。

图8是本公开至少一实施例提供的阻变存储器芯片的平面示意图。

图9是本公开至少一实施例提供的阻变存储器芯片的平面示意图。

图10是与图4中的阻变存储器芯片对应的制备方法的流程示意图。

图11是与图5和图6中的阻变存储器芯片对应的制备方法的流程示意图。

图12是与图7中的阻变存储器芯片对应的制备方法的流程示意图。

图13是与图8中的阻变存储器芯片对应的制备方法的流程示意图。

图14是与图9中的阻变存储器芯片对应的制备方法的流程示意图。

图15是图9的本公开至少一实施例提供的阻变存储器芯片的限流测试效果图。

图16是的本公开至少一实施例提供的用于原位透射电镜观测的阻变存储器芯片的宏观制备方法的流程示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为了进一步改善阻变存储器的结构以及性能，以促进阻变存储器更广泛的应用，可以对阻变存储器的工作状态以及工作机理进行深入、细致的研究。例如，可以采用原位透射电镜观测阻变存储器在工作状态下的微观组织演变过程，从而为阻变存储器的结构以及性能改善提供有价值的实验依据。

但是，传统的阻变存储器由于尺寸过大而通常不能被放置于原位透射电镜的样品台以用于原位透射电镜观测实验。并且，由于原位透射电镜观测实验中用到的氮化硅薄膜窗口和电学测试芯片(下文被称为驱动电路或驱动芯片)非常昂贵，所以通过调整原位透射电镜的样品台本身来适应被观测的阻变存储器的尺寸是不现实的。

在实验过程中，本公开的发明人发现，目前可用于原位透射电镜观测实验中的阻变存储器缺乏限流手段、耐久性差等缺点。例如，为了适应原位透射电镜观测实验对阻变存储器样品的要求，在实验过程中需要对阻变存储器的结构进行简化和修改，例如，为便于测量电极和阻变层的性能参数，将阻变存储器的顶电极-阻变层-底电极的“三明治”结构从叠加状态修改为展开状态，由此造成用于实验的阻变存储器的结构和工作机理与实际应用的阻变存储器的结构和工作机理不同，造成实验数据的可靠性低。另外，实验采用的阻变存储器没有限流手段，在阻变存储器进行了少量次数的建立和重置操作之后，其阻变层易于被低阻态时的高电流损坏，导致难以对阻变存储器实现多次重复循环测试。

本公开至少一实施例提供一种阻变存储器、阻变存储器芯片以及该阻变存储器芯片的制备方法。该阻变存储器包括晶体管和阻变存储元件，晶体管包括第一源漏极、栅极、第二源漏极以及分别与第一源漏极、栅极和第二源漏极电连接的第一源漏极连接电极、栅极连接电极和第二源漏极连接电极；阻变存储元件包括第一电极、第二电极以及在第一电极和第二电极之间的阻变层，第一电极通过第二源漏极连接电极与第二源漏极电连接，其中，第一源漏极连接电极、栅极连接电极、第二源漏极连接电极和阻变存储元件沿第一方向并列排布在同一平面上。

本公开至少一实施例提供的阻变存储器的各个结构排布同一平面上，可使其具有较薄的尺寸，以便于原位透射电镜观测，并且阻变存储器中的晶体管具有限流作用，从而可提高阻变存储器的耐久性，对阻变存储器进行多次建立和重置操作也不会使其失效，节约了时间成本和经济成本。并且该阻变存储器与实际应用的阻变存储器的工作机理相同，因此通过原位观测该阻变存储器可以得到高可靠性的实验数据，实现对实际应用阻变存储器的工作状态的高度近似模拟。

下面，将参考附图详细地说明本公开的实施例提供的阻变存储器、阻变存储器芯片及其制备方法。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。

图1A是本公开至少一实施例提供的阻变存储器100的截面示意图。图1B是本公开至少一实施例提供的阻变存储器100的俯视示意图，图1A例如是沿图1B中的AA’线剖切得到的。

参考图1A，阻变存储器100包括晶体管101和阻变存储元件102。晶体管101包括第一源漏极1011、栅极1013、第二源漏极1015以及分别与第一源漏极1011、栅极1013和第二源漏极1015电连接的第一源漏极连接电极1012、栅极连接电极1014和第二源漏极连接电极1016。例如，晶体管101还包括有源层，有源层包括沟道区和掺杂区，有源层和栅极1013通过绝缘层间隔。

阻变存储元件102包括第一电极(例如，阻变存储元件的底电极)1021、第二电极(例如，阻变存储元件顶电极)1023以及在第一电极1021和第二电极1023之间的阻变层1022。第一电极1021通过第二源漏极连接电极1016与第二源漏极1015电连接。此外，第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102沿第一方向(例如，阻变存储器100的长度方向，图中的水平方向)并列排布在同一平面上。也即，阻变存储器100存在一个截面，在该截面上，第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102沿一个方向并列排布。

需要注意的是，本公开的实施例对第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102的排列顺序不做限定，图1A中示出为第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102沿第一方向按顺序依次排布，但是本公开的实施例并不限于此，根据需要，可以调整第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102的排列顺序。

例如，第一源漏极1011、栅极1013和第二源漏极1015为铜、铝、钛等金属材料或者合金材料形成的电极，第一源漏极连接电极1012、栅极连接电极1014和第二源漏极连接电极1016为钨或钴等金属材料或者合金材料制成的金属柱。晶体管101例如为薄膜晶体管等。

例如，在一些实施例中，第二源漏极连接电极1016的端部可以设置有中间连接电极1017，第一电极1021通过中间连接电极1017与所述第二源漏极1015电连接，进而实现第一电极1021与第二源漏极1015电连接。中间连接电极1017例如采用铜、铝、钛等金属材料或者合金材料。

例如，在一些实施例中，如图1A所示，在阻变存储器100的长度方向上，第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016与阻变存储元件102依次并列排布在同一平面上。第一源漏极连接电极1012与栅极连接电极1014之间的间距P1、栅极连接电极1014与第二源漏极连接电极1016之间的间距P2以及第二源漏极连接电极1016与阻变存储元件102之间的间距P3为2至4微米，例如2微米、3微米或者4微米等。结合图1B，在阻变存储器100的俯视图上，第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016与阻变存储元件102大约排布在同一条直线上，从而使得阻变存储器100可以具有较小的宽度。

例如，阻变存储器100的长度L可以为15至25微米，例如20微米，阻变存储器100的宽度W可以为2至3微米，例如2.5微米，阻变存储器100的高度H可以为10至15微米，例如10微米，由此，阻变存储器100的宽度很小，可以放置于原位透射电镜的样品台上，从而用于原位观测。

图2A是本公开至少一实施例提供的阻变存储器100’的截面示意图。图2B是本公开至少一实施例提供的阻变存储器100’的俯视示意图，图2A例如是沿图2B中的AA’线剖切得到的。

参考图2A，阻变存储器100’与图1A所示的阻变存储器100的不同之处在于，其晶体管101还包括接地极1019和与接地极1019电连接的接地极连接电极(例如，钨金属柱或钴金属柱)1018，并且接地极连接电极1018与第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102一起沿第一方向(例如，阻变存储器100’的长度方向，图中的水平方向)并列排布在同一平面上。也即，阻变存储器100’存在一个截面，在该截面上，接地极连接电极1018、第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102沿一个方向并列排布。

例如，接地极1019可以是由铜、铝、钛等金属材料或者合金材料形成的电极，接地极连接电极1018可以是由钨或钴等金属材料或者合金材料制成的金属柱。

如图2A所示，在阻变存储器100’的长度方向(图中的水平方向)上，第一接地极连接电极1018、第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016与阻变存储元件102依次并列排布。接地极连接电极1018与第一源漏极连接电极1012之间的间距P4、第一源漏极连接电极1012与栅极连接电极1014之间的间距P1、栅极连接电极1014与第二源漏极连接电极1016之间的间距P2以及第二源漏极连接电极1016与阻变存储元件102之间的间距P3为2至4微米，例如2微米、3微米或者4微米等。

结合图2B，在阻变存储器100’的俯视图上，第一接地极连接电极1018、第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016与阻变存储元件102大约排布在同一条直线上，从而使得阻变存储器100可以具有较小的宽度。

例如，阻变存储器100’的长度L可以为15至25微米，例如20微米，阻变存储器100’的宽度W可以为2至3微米，例如2.5微米，阻变存储器100’的高度H可以为10至15微米，例如10微米，由此，阻变存储器100的宽度很小，可以放置于原位透射电镜的样品台上，从而用于原位观测。

在本公开的实施例中，间距P4、P1、P2可以保证在阻变存储器100’通过例如聚焦离子束(FIB)显微镜被制备成用于原位透射电镜观测实验的阻变储器芯片(如下文图4中描述的阻变储器芯片10)时，在FIB制备过程中的沉积导线时第一源漏极、栅极和第二源漏极之间不会因为沉积层的向外扩散而相互短路。同时，P3可以为在阻变存储元件102的位置处加工用于观测阻变层由于电子束穿透其中而出现的微观组织演变过程的观测窗口预留所需的加工区域，避免利用FIB等方法减薄阻变存储元件时破坏晶体管第二源漏极1015的工作结构。

需要说明的是，中间连接电极1017的设置使第二源漏极连接电极1016与阻变存储元件102之间预留间距P3。然而，本领域人员有应当理解，当阻变存储元件102用作原位透射电镜观测以外的其它用途时，或者制备工艺中无需预留加工区域时，第二源漏极连接电极1016与阻变存储元件102之间无需存在间距P3，阻变存储元件102的第一电极1021可以直接与第二源漏极连接电极1016电连接。

图3A是本公开至少一实施例提供的阻变存储器100”的截面示意图。图3B是本公开至少一实施例提供的阻变存储器100”的俯视示意图。图3B例如是沿图3B中的AA’线剖切得到的。

参考图3A，阻变存储器100”与图1A所示的阻变存储器100的不同之处在于，晶体管101还包括接地极1019和与接地极电连接的接地极连接走线1010，并且接地极连接走线1010与第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102排布在同一平面上。

如图3A所示，阻变存储器100”与图2A中示出的阻变存储器100’的不同之处在于，阻变存储器100”中与接地极1019连接的是接地极连接走线1010而不是包括接地极连接电极1018。例如，可以通过对阻变存储器100”的衬底进行减薄处理以暴露出接地级1019之后，在接地极1019处通过沉积或溅射形成接地极走线1010以与接地极1019电连接。

例如，接地连接走线1010可以是由铂、铜、铝等金属材料或者合金材料形成的导线。

此外，如图3A所示，在阻变存储器100”的第一方向(例如，长度方向，图中的水平方向)上，第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102依次并列排布，并且第一源漏极连接电极1012与栅极连接电极1014之间的间距P1、栅极连接电极1014与第二源漏极连接电极1016之间的间距P2、以及第二源漏极连接电极1016与阻变存储元件102之间的间距P3为2至4微米，例如2微米、3微米或者4微米等。

例如，间距P1、P2、P3的设计原理与图2A类似，此处不再赘述。与图2A不同之处在于，接地极走线1010没有排布间距的限制。这是因为，如上所述的，接地极走线1010可以通过对阻变存储器100”的衬底进行减薄处理以暴露出接地级1019之后在接地极1019处通过沉积或溅射而形成，所以接地极走线1010与第一源漏极1012之间不存在短路的可能。

结合图3B，在阻变存储器100”的俯视图上，第一接地极连接电极1018、第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016与阻变存储元件102大约排布在同一条直线上，从而使得阻变存储器100”可以具有较小的宽度。

例如，阻变存储器100”的长度L可以为15至25微米，例如20微米，阻变存储器100”的宽度W可以为2至3微米，例如2.5微米，阻变存储器100”的高度H可以为10至15微米，例如10微米，由此，阻变存储器100”的宽度很小，可以放置于原位透射电镜的样品台上，从而用于原位观测。

如图1A和图1B、图2A和图2B以及图3A和图3B所示的阻变存储器100、100’、100”的宽度很小，可以直接设置在原位透射电镜的样品台上，并配合原位透射电镜的样品台的尺寸，以用于原位观测。当然，在其他实施例中，通过上述配置，并根据不同的样品或者实验需要，阻变存储器100、100’、100”也可以具有其他尺寸，本公开的实施例对此并不作限制。这些尺寸都可以根据实际需要改变或修改。

此外，需要说明的是，在本公开的实施例中，为了区分晶体管除栅极之外的两极，将其中一极描述为第一源漏极，将另一极描述为第二源漏极。例如，在图1A和图1B、图2A和图2B以及图3A和图3B中，当第一源漏极1011为源极时，第二源漏极1015为漏极，当第一源漏极1011为漏极时，第二源漏极1015为源极。在实践中，与阻变存储元件102电连接的第二源漏极1015是源极或漏极取决于制备过程中的便利性或实际需要。本文中，为了描述的简便和避免不必要的重复，将第一源漏极1011作为源极，第二源漏极1015作为漏极来进行描述。

以上结合图1A至图3B描述了可以用于原位透射电镜观测的阻变存储器。其中，将间距P4、P1、P2设计为2至4微米以保证在利用聚焦离子束(FIB)显微镜沉积导线时源极、栅极和漏极之间不会因为沉积层的向外扩散而相互短路；将间距P3设计为2至4微米以预留在阻变存储元件102的位置处加工用于观测阻变层由于电子束穿透其中而出现的微观组织演变过程的观测窗口(例如，图9所示的观测窗口600)时所需的加工区域，避免利用FIB方法减薄阻变存储元件102时破坏晶体管的第二源漏极1015的工作结构；并且通过将接地极连接电极1018、第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件102设置在同一平面内，使得整个阻变存储器件102的尺寸薄型化，符合一般原位透射电镜的样品台的尺寸要求。通过这些改进，获得具有限流作用的晶体管且与实际应用阻变存储器的工作机理相同的阻变存储器。将该阻变存储器制备成阻变存储器芯片，即可用于原位观测。

下面结合图4-图13描述包含前述阻变存储器的阻变存储器芯片以及与阻变存储器芯片对应的制备方法。

图4是本公开至少一实施例提供的阻变存储器芯片10的平面示意图。

参考图4，阻变存储器芯片10包括衬底(例如，氮化硅薄膜窗口)300、如图1A和图1B所示的阻变存储器100以及多条导线(例如，铂导线)200。阻变存储器100和多条导线200设置在衬底300上，阻变存储器100的第一源漏极连接电极(例如，与源极连接的钨金属柱)1012、栅极连接电极1014、第二源漏极连接电极(例如，与漏极连接的钨金属柱)1016和阻变存储元件102所排布的同一平面平行于衬底300的表面，并且多条导线200的一端分别与第一源漏极连接电极1012、栅极连接电极1014以及阻变存储元件102的第二电极(例如，顶电极)1023一一电连接，多条导线200的另一端用于连接驱动电路(例如，驱动芯片或电学测试芯片)。驱动电路可以通过多条导线200为第一源漏极连接电极1012、栅极连接电极1014以及阻变存储元件102的第二电极施加电压，进而驱动阻变存储器在晶体管的限流作用下工作。

如图4所示，阻变存储器芯片10包括衬底300，该衬底300可以是氮化硅薄膜窗口，在原位透射电镜观测实验中，其可以承受温度>1000℃的高温，承受恶劣的沉积和化学条件，在成像分辨率和机械强度上提供理想的平衡，并且可以提供平整、绝缘、疏水性的平面。驱动电路可以是在原位透射电镜观测实验中对驱动阻变存储器芯片的电极起驱动作用的驱动芯片或电学测试芯片，其具有与阻变存储器芯片的电极一一对应的驱动电极。目前，驱动电路(或驱动芯片)和各种窗口大小、厚度的氮化硅薄膜窗口可以直接通过市场获取。

图10是与图4中的阻变存储器芯片10对应的制备方法的流程图。

参考图10，在步骤S100中，提供衬底300和如图1A和图1B所示的阻变存储器100。在步骤S200中，将阻变存储器100设置在衬底(例如氮化硅薄膜窗口)300上。例如，可以将阻变存储器100的背面进行修平处理之后再将其放置在衬底300之上，由此使得将阻变存储器100的背面与衬底300贴合。在步骤S300中，在衬底300上形成多条导线200，多条导线200的一端与第一源漏极连接电极1012、栅极连接电极1014和阻变存储元件200的第二电极1023一一电连接，多条导线200的另一端用于连接驱动电路。例如，可以通过沉积或溅射等方法将导线形成在衬底300上。导线的材料可以采用铂或其他满足要求的金属或金属合金。如果采用铂作为材料沉积铂导线，则当铂导线的沉积厚度约为300纳米时即可实现导通作用。

图5是本公开至少一实施例提供的阻变存储器芯片10’的示意图。图6是本公开至少一实施例提供的阻变存储器芯片10”的示意图。

如图5和图6所示，与图4的不同之处在于，代替如图1A和图1B所示的阻变存储器100，图5所示的阻变存储器芯片10’包括如图2A和图2B所示的阻变存储器100’，图6所示的阻变存储器芯片10”包括如图3A和图3B所示的阻变存储器100”。

参考图5和图6，在阻变存储器芯片10’和阻变存储器芯片10”中，晶体管101还包括接地极1019和与所述接地极电连接的接地极连接电极1018或者接地极连接走线1010，并且该接地极连接电极1018或者接地极连接走线1010与多条导线200中的一个的一端电连接。

图11是与图5和图6中的阻变存储器芯片10’或10”对应的制备方法流程图。

参考图11，其中的步骤S100-S300与图10所示的步骤S100-S300相同。不同之处在于，由于阻变存储器芯片10’或10”包括接地电极，所以附加地，在步骤S300a中，将接地极连接电极1018(相对于图5所示的阻变存储器芯片10’)或接地极走线1010(相对于图6所示的阻变存储器芯片10”)与多条导线200中的一条导线的一端电连接，该条导线的另一端连接到驱动电路(例如，驱动电路的接地端)连接。

前述图4、图5和图6所示的阻变存储器芯片(例如，阻变存储器芯片10、10’和10”)满足了原位透射电镜观测的基本要求，在制备过程中，在一些情况下，在将阻变存储器(例如，阻变存储器100、100’和100”)设置在衬底300上之前，还需要在中间介质(未示出)上对阻变存储器进行预处理，然后利用该中间介质将阻变存储器转移而设置在衬底300上。该中间介质可以包括例如原位透射电镜的铜网或铜环或者适于对阻变存储器进行预处理的其它介质。此外，可以利用聚焦离子束(FIB)显微镜等来对阻变存储器进行预处理。

下面参考图7至图8以及图12至图13详细描述对阻变存储器芯片进行的预处理。

图7是本公开至少一实施例提供的阻变存储器芯片10的示意图。

参考图7，在一些实施例中，第一源漏极连接电极1012、栅极连接电极1014以及阻变存储元件102的第二电极1023的端部分别具有暴露的连接端400，以与多条导线的一端电连接。

例如，在一些情况下，由于版图设计与流片加工的需要，晶体管101中的连接电极(例如，接地极连接电极1018、第一源漏极连接电极1012、栅极连接电极1014或第二源漏极连接电极1016)和阻变存储元件102的第二电极(例如，顶电极1023)可能位于阻变存储器(例如，阻变存储器100、100’和100”)的表面以下不同深度的位置，阻变存储器表面没有可供沉积导线的端子。因此，为了后续在衬底300上沉积用于将阻变存储器芯片与驱动电路电连接的导线，有必要对阻变存储器芯片进行表面预处理，以暴露用于与多条导线的一端连接的连接端(例如，图7所示的连接端400)。

如图7所示，不同于图4中阻变存储器芯片中的第一源漏极连接电极1012、栅极连接电极1014以及阻变存储元件102的第二电极1023直接与多条导线200电连接，图7所示的阻变存储器芯片10通过各个连接端400与多条导线200电连接。

图12是与图7中的阻变存储器芯片10对应的制备方法的流程图。参考图12，其中的步骤S100和S300与图10和图11中的步骤S100和S300相同。不同之处在于，在将阻变存储器102设置在衬底300上之前，在步骤S201中，对阻变存储器进行预处理，该预处理包括在第一源漏极连接电极1012、栅极连接电极1014以及阻变存储元件102的第二电极(例如，顶电极)1023的端部形成暴露的连接端400。在步骤S202中，将经预处理的阻变存储器从中间介质转移而设置在衬底300上。

具体地，步骤S201中的在第一源漏极连接电极1012、栅极连接电极1014以及阻变存储元件102的第二电极(例如，顶电极)1023的端部形成暴露的连接端400包括：在第一源漏极连接电极1012和栅极连接电极1014以及阻变存储元件102的第二电极1023的端部形成暴露第一源漏极连接电极1012和栅极连接电极1014以及阻变存储元件102的第二电极1023的孔洞，并在孔洞中填充导电材料(例如，铂金属)，以形成连接端400。

例如，可以用离子束(例如，镓离子束)在阻变存储器表面的分别与第一源漏极连接电极1012、栅极连接电极1014以及阻变存储元件102的第二电极(例如，顶电极)1023对应的位置处形成孔洞，暴露出相应电极，然后在这些孔洞内沉积例如铂金属以形成连接端400。如此，后续就可以从各连接端400沉积导线200以与驱动电路电连接。

需要说明的是，以上将第一源漏极连接电极1012、栅极连接电极1014以及阻变存储元件102的第二电极(例如，顶电极)1023都描述为位于表面以下，但这仅仅是为了说明，本公开实施例并不限于此。例如，在一些情况下，晶体管101中的接地极连接电极1018、第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016和阻变存储元件的顶电极1023并非都位于表面以下，但只要它们中有一个位于表面以下就可以利用以上描述的方法来暴露对应的连接端。

此外，还可以用离子束(例如，镓离子束)在连接电极1018、第一源漏极连接电极1012、栅极连接电极1014、第二源漏极连接电极1016之间和/或在第二源漏极连接电极1016与阻变存储元件的电极之间加工孔洞，并在孔洞内填充绝缘材料(例如，二氧化硅)，以避免上述各连接电极之间和/或连接电极与阻变存储元件的电极之间短路。

图8是本公开至少一实施例提供的阻变存储器芯片10的示意图。

参考图8，不同于图7中所示的阻变存储器芯片，图8所示的阻变存储器芯片10还包括设置在连接端400所在侧的金属保护层500，并且金属保护层500包括位于第一源漏极连接电极1012的连接端400与栅极连接电极1014的连接端400之间的第一切断槽501以及位于栅极连接电极1014的连接端400与阻变存储元件102的第二电极1023的连接端400之间的第二切断槽502，以使第一源漏极连接电极1012、栅极连接电极1014、和阻变存储元件102之间相互绝缘。

例如，通常，在原位透射电镜观测实验中观测阻变存储元件的目的是为了观测阻变存储元件中的阻变层，而阻变层通常距离阻变存储器的表面很近，为了避免阻变层在后续加工和观测过程中被损坏，有必要在阻变存储器的表面沉积金属保护层以保护阻变存储元件尤其是阻变层不受损坏。因此，如图8所示，阻变存储器芯片10还可以包括沉积在连接端400所在侧的金属保护层500。此外，为了使连接电极1012、1014和阻变存储元件102之间相互绝缘，金属保护层500还可以包括第一切断槽501和第二切断槽502。

图13是与图8中的阻变存储器芯片10对应的制备方法的流程图。

参考图13，其中的步骤S100和S300与图10至图12中的步骤S100和S300相同。与图12不同的是，在步骤S201对阻变存储器进行的预处理除了如上所述形成连接端400之外，还包括在连接端400所在侧形成金属保护层400，并且在金属保护层400中形成位于第一源漏极连接电极1012的连接端400与栅极连接电极1014的连接端400之间的第一切断槽501以及位于栅极连接电极1014的连接端400与阻变存储元件102的第二电极1023的连接端400之间的第二切断槽502。在步骤S202中，将经预处理的阻变存储器从中间介质转移而设置在衬底300上。

如此，经预处理的阻变存储器芯片将更稳定地承受原位透射电镜观测实验中的高温环境。

图9是本公开至少一实施例提供的阻变存储器芯片10的示意图。

参考图9，不同于图8中所示的阻变存储器芯片，阻变存储器芯片10还包括暴露所述阻变存储元件的观测窗口600，以用于观测所述阻变层1022。其中，在垂直于衬底300的方向上，在阻变存储器被观测窗口600暴露的阻变存储元件102的厚度为10至50纳米。该厚度指的是减薄后的阻变存储元件102在垂直于衬底300的方向上的尺寸。

此外，观测窗口600在平行于衬底300的平面上的正投影的宽度约为2至5微米，例如3微米或者4微米等，以满足原位电镜观测的需求，同时保证阻变存储元件102的结构和功能。

通常，制备阻变存储器芯片的目的是为了观测在电子束透射阻变存储元件的情况下，其中的阻变层的微观组织演变过程，因此，在衬底(氮化硅薄膜窗口)300上形成了用于连接阻变存储器(例如阻变存储器100、100’和100”)和驱动电路的导线(例如，铂导线)200之后，还需要加工用于观测阻变层的观测窗口(例如，观测窗口600)。而且，需要将阻变存储元件102的厚度减薄到一定程度(例如，10至50纳米)时，才可以使电子束穿透其中，进而观测其微观组织演变过程。

图14是与图9中的阻变存储器芯片10对应的制备方法的流程图。其中，步骤S100至S300与图13所示的步骤S100至S300相同。不同之处在于，在步骤S400中，在垂直于衬底300的方向上，将阻变存储元件102减薄以形成暴露阻变存储元件200的观测窗口600，并且阻变存储元件102的厚度被减薄至10至50纳米。

需要说明的是，虽然图7至图9以及图12至图14以图4中所示的存储器芯片10为例进行描述，但相应的连接端、金属保护层、切断槽以及观测窗口等结构及其制备步骤也同样适用于图5和图6所示的存储芯片10’和10”。

图15是图9中的本公开至少一实施例提供的阻变存储器芯片10的限流测试效果图。

参考图15，在阻变存储器芯片10电连接的第二源漏极为漏极的情况下，对该阻变存储器芯片10进行晶体管限流测试，并得到漏极的电流电压曲线。这些曲线表明，在漏极电压最大增加至5V的范围内，晶体管101可以在不同的工作电流条件下，对阻变存储器元件102实现限制电流的目的。本领域人员应该理解，将图9中的阻变存储器芯片10替代为相应的阻变存储器芯片10和10”时，可以得到类似的限流效果。

上面结合图1-图14描述了根据本公开至少一实施例的阻变存储器、包含该阻变存储器的阻变存储芯片、以及利用聚焦离子束(FIB)进行的该阻变存储芯片的制备方法。下面从宏观的角度出发，结合图16说明从版图设计到用于原位透射电镜观测的阻变存储器芯片的制备方法。图16是用于原位透射电镜观测的阻变存储器芯片的宏观制备方法的流程图。

参考图16，在步骤S1601中，设计阻变存储器(例如阻变存储器100、100’和100”)并形成设计版图，如图1A和图1B、图2A和图2B以及图3A和图3B所示。在步骤1602中，将设计版图交由代工厂进行流片加工以获得其中的晶体管(例如，晶体管101)。通常，代工厂会一次加工一批而不是一个晶体管。在步骤S1603中，在流片加工而成的晶体管上结合(即电连接)阻变存储元件(例如，阻变存储元件102)，以获得阻变存储器阵列。在步骤S1604中，从阻变存储器阵列中选择单个阻变存储器，并用探针台进行电学性能测试。在步骤S1605中，判断该单个阻变存储器是否可以正常进行晶体管限流作用下的阻变存储元件102的建立和重置操作。若可以正常进行，则在步骤S1606中使用聚焦离子束FIB等将该单个阻变存储器加工成阻变存储器芯片(例如，阻变存储器芯片10、10’以及10”)。若不能正常进行，则回到步骤S1604，从阻变存储器阵列中重新选择一个阻变存储器。用聚焦离子束FIB等加工完成阻变存储器芯片之后，在步骤S1607中，在探针台上对该阻变存储器芯片进行电学性能测试。在步骤S1608中，判断该单个阻变存储器芯片是否可以正常进行晶体管限流作用下的阻变存储元件的建立和重置操作。若可以正常进行，则在步骤S1609中使用该阻变存储器芯片进行原位透射电镜观测。若不能正常进行，则回到步骤S1604，从阻变存储器阵列中重新选择一个阻变存储器，再如上所述进行后续制备步骤。

如此，符合原位透射电镜观测实验的阻变存储器芯片可以被放置在原位样品台上，并置入原位透射电镜的电子光路中。通过驱动电路对阻变存储器芯片进行电学加载测试，在电子束下观测阻变层的微观组织演变过程。用于原位透射电镜观测实验的阻变存储器芯片将具有晶体管限流手段、从而其耐受性高，可以多次重复进行建立和重置操作，并且该阻变存储器芯片中的阻变存储器与实际应用的阻变存储器工作机理相同，从而通过实验得到的实验数据可靠性高、实用性强。

还有以下几点需要说明：

(1)本公开实施例的附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。

(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所附权利要求及其等同物的保护范围为准。