具体实施方式

在本公开中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”以及“部分加工的集成电路”可互换使用。本领域技术人员应理解的是，术语“部分加工的集成电路”可以指集成电路加工的许多阶段中任一阶段期间的硅晶片。半导体装置工业中所使用的晶片或衬底通常具有200mm、300mm、或450mm的直径。以下具体实施方式假定本公开在晶片上实行。然而，本公开并不限于此。工件可具有各种形状、尺寸、与材料。除了半导体晶片外，可利用本公开的其他工件还包括各种制品，例如印刷电路板等。

介绍

电子装置使用包括存储器的集成电路以存储数据。在电子电路中常用的一种类型的存储器是DRAM。DRAM将数据的各个位存储在集成电路的个别电容器中。电容器可进行充电或放电以表示位的两种状态。由于电容器的电荷会缓慢泄漏，因此除非电容器的电荷有定期更新，否则数据会逐渐遗失。与非易失性存储器相比，由于数据在移除电源时会遗失，因此DRAM是一种易失性存储器。

与常规RAM芯片的技术不同，MRAM中的数据并非作为电荷或电流存储，而是通过磁存储元件存储。磁存储元件可以由两个铁磁板形成，铁磁板中的每一者可维持磁化，并由非磁性绝缘薄层所隔开。两个铁磁板中的一者可以为被设置成特定极性的永久磁铁，而两个铁磁板中的另一者可改变以匹配外部磁场的特定极性以存储存储器。这种涉及两个铁磁板与非磁性绝缘薄层的配置被称为磁性隧道结。MRAM是一种非易失性存储器，原因在于即使将电源移除，其仍具有维持所保存数据的能力。

图1是根据一些实现方案的衬底上的示例性MRAM堆叠件的横截面示意图。MRAM堆叠件100被设置在介电层110，例如SiO₂上，介电层110被设置在硅或玻璃衬底(未显示)上。在嵌入式MRAM的情况中，由于嵌入式MRAM可能是嵌于非存储器电路(如金属化层)中的MRAM，在衬底与MRAM堆叠件100之间有各种结构(未显示)，包含逻辑电路的晶体管层级及3至5层的金属化层。这些结构都被介电层110所覆盖或被插入在介电层110中。MRAM堆叠件100可以包括顶电极层120与底电极层130。底电极层130被设置在介电层110上，且可以包括单层金属、或包含多个金属层与其他材料层(例如，介电材料)的多层堆叠件。顶电极层120被设置在底电极层130上方，且可以包括单层金属、或包含多个金属层与其他材料层(例如，介电材料)的多层堆叠件。MRAM堆叠件100可布置成通过金属字线与位线而连接的MRAM单元阵列。在一些实现方案中，底电极层130连接至字线，而顶电极层120连接至位线。

MRAM堆叠件100可包括存储器元件、或磁阻效应元件，其中所述存储器元件、或磁阻效应元件可设置在顶电极层120与底电极层130之间。所述存储器元件、或磁阻效应元件可以是多层膜或磁性隧道结(MTJ)堆叠件140。MTJ堆叠件140可包括磁性层150、160，与在磁性层150、160之间的阻挡层170。此外，MTJ堆叠件140可以包含多个MTJ堆叠件以及多个阻挡层，每一阻挡层定位在成对的磁性层之间。应理解的是，MTJ堆叠件140是说明性而非限制性的，并且可以包括未显示于图1中的许多其他层。第一磁性层150被设计成用作自由磁性层，而第二磁性层160具有固定的磁化方向。在一些实现方案中，第一磁性层150与第二磁性层160中的每一者包括磁性材料，例如钴(Co)、镍(Ni)、铁(Fe)、或其组合(例如，CoNi、CoFe、NiFe、CoNiFe)。第一磁性层150与第二磁性层160中的每一者还可以包括非磁性材料，例如硼(B)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)、钨(W)、铝(A1)、硅(Si)、锗(Ge)、镓(Ga)、氧(O)、氮(N)、碳(C)、铂(Pt)、钯(Pd)、钌(Ru)、或磷(P)以形成磁性化合物(例如，CoFeB)。应理解的是，第一磁性层150与第二磁性层160中的每一者可包括一或更多子层。在一些实现方案中，第二磁性层160可耦合并设置在反铁磁层(anti-ferromagnetic layer)上(未显示)。MTJ堆叠件140还包括位于第一磁性层150与第二磁性层160之间的隧道阻挡层、或阻挡层170，其中阻挡层170可包括例如氧化镁(MgO)之类的非磁性绝缘材料。因此，MTJ堆叠件140可以包括共同产生磁阻效应的成对的铁磁层(即，第一磁性层150与第二磁性层160)，以及介于其中的非磁性中间层(即，阻挡层170)。当第一磁性层150的磁化相对于第二磁性层160的磁化而改变方向时MTJ堆叠件140的电阻率会改变，当该对铁磁层的磁化方位实质上平行时呈现低电阻状态，而当该对铁磁层的磁化方位实质上反平行(anti-parallel)时则呈现高电阻状态。因此，MRAM堆叠件100可具有两个稳定状态而允许MRAM堆叠件100能用作易失性存储器

在一些实现方案中，顶电极层120可用作硬掩模层。在处理期间，顶电极层120可沉积在第一磁性层150上以对下方的MTJ堆叠件140进行图案化。然而，应当理解的是，第一磁性层150与第二磁性层160的位置可以是相反的，使得顶电极层120被沉积在第二磁性层160上。在一些实现方案中，顶电极层120包括钨(W)、钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、或其他耐火金属(refractory metals)。MTJ堆叠件140可形成在底电极层130上，其中底电极层130包括导电材料，例如Ta、Ti、W、TiN、TaN、Pt、Ru等。

应当理解的是，MRAM堆叠件100可以包括不必显示在图1中的数个其他层。MRAM堆叠件100中的层不必限于金属或导电材料，而是也可以包括一或更多介电材料层。

蚀刻MRAM堆叠件(包括图1中的MRAM堆叠件100)中的材料可能存在许多挑战。硬质材料通常通过化学蚀刻工艺(例如，反应性离子蚀刻(RIE))进行蚀刻。然而，对例如钴、铁、镍、与其他磁性元素之类的材料进行反应性离子蚀刻是困难的，因为这些材料在暴露于典型的蚀刻剂化学物质时不易形成挥发物。因此，MRAM堆叠件中的许多材料都需要更具腐蚀性的蚀刻剂化学物质。另一方面，MRAM堆叠件中的某些材料并不能承受这种腐蚀性的蚀刻剂化学物质。举例来说，例如MgO之类的隧道阻挡层不能承受反应性的化学物质，其中所述反应性的化学物质可包括包含氟、氯、碘、氧、或氢的自由基、离子以及中性物质。这些化学物质可能导致与隧道阻挡层的反应，从而损坏隧道阻挡层并不利地影响MRAM堆叠件的电特性与磁特性。在某些情况下，会损害MRAM堆叠件中的隧道磁阻(TMR)效应。

离子束蚀刻(IBE)已广泛使用于各种工业中以将薄膜图案化。离子束蚀刻(也可称之为离子铣(ion milling))提供带电粒子的高指向性射束以蚀刻衬底上的特征。对于纯物理蚀刻工艺，可以使用惰性气体来施加离子束蚀刻；然而在某些情况下，可使用反应性物质来施加离子束蚀刻以利用化学/反应性组分来增加材料蚀刻。一般而言，离子束蚀刻可通过使用个别的粒子来磨损暴露的靶标而使原子及分子移位(dislodge)，从而物理性地蚀穿硬质材料。离子束蚀刻可用于对MRAM堆叠件中的材料进行蚀刻，同时避开可能使敏感层(例如，隧道阻挡层)降解的反应性化学物质。

MRAM堆叠件中的特征可通过离子束蚀刻进行图案化。离子束蚀刻通常可以不具化学反应，并将硬掩模所暴露的层与材料进行物理蚀刻。这会导致原子与分子从靶标溅射。溅射出的原子与分子可能被导向MRAM堆叠件暴露出的侧壁，并导致于暴露侧壁上的再沉积。因此，蚀刻与再沉积可能同时发生。通过以较低的能量以及不同于用于图案化MRAM堆叠件的离子束蚀刻的不同冲击角度进行离子束蚀刻，从MRAM堆叠件的侧壁清理经再沉积的材料。

图2是进行离子束蚀刻与侧壁再沉积的MRAM层的横截面示意图。MRAM堆叠件220a、220b被形成在衬底210上。MRAM堆叠件220a、220b中的每一者可包括成对的磁性层，其中隧道阻挡层(例如，MgO)可夹在所述磁性层之间。应明白，在某些实现方案中，MRAM堆叠件220a、220b中的每一者可包含各自夹在成对的磁性层之间的多个隧道阻挡层。MRAM堆叠件220a、220b中的层与材料的示例已在上文关于图1中的MRAM堆叠件100进行描述。常规MRAM的图案化工艺包括硬掩模图案化、顶电极图案化、MTJ图案化、以及底电极图案化。应当理解的是，离子束蚀刻可用于一些或所有前述的图案化工艺，其中离子束蚀刻可用于MTJ图案化。反应性离子蚀刻或离子束蚀刻可用于顶电极的图案化与底电极的图案化。为了将MRAM堆叠件220a、220b进行图案化，可将离子束225施加至衬底210以将硬掩模所暴露的层与材料进行物理蚀刻。离子束225使原子和分子从暴露于离子束225的表面溅射。如图2所显示的，溅射出的原子与分子275可能被导向MRAM堆叠件220a、220b的侧壁并且再沉积于侧壁上。衬底210上的一些层(例如，MTJ堆叠件的层)可包括例如Fe、Co、与Ni原子之类的金属原子。当离子束蚀刻穿过MTJ堆叠件进行时，这些金属原子可能被移位并再沉积于MRAM堆叠件220a、220b的侧壁上。当导电材料再沉积于隧道阻挡层(其可仅为数纳米厚)的侧壁上时，磁性层会在MRAM堆叠件220a、220b中短路。

可以以一定角度引导被施加至衬底210的离子束225。可调整离子束225的入射角度以控制例如蚀刻速率、均匀度、形状、表面形貌(topography)、以及靶标表面组成的参数。在某些情况下，调整离子束225的入射角度以清洁再沉积材料的侧壁。离子束225的较低入射角(即，更垂直)可能造成材料的更多再沉积，而离子束225优化的较高入射角(即，较不垂直)可通过移除再沉积的材料以形成更干净的侧壁表面。此外，随着装置密度的增加与深宽比的增加，在清洁侧壁表面时使用较高入射角的可行性更受限制。

离子束蚀刻设备

图3是根据一些实现方案的示例性离子束蚀刻设备的示意图。离子束蚀刻设备310包括具有衬底保持器314的处理室312，所述衬底保持器314用于支撑衬底316。衬底316可以是半导体晶片。稍早所述的多个MRAM层可以形成于衬底316上。多个MRAM层可以包括一或更多个磁性层以及隧道阻挡层或多个隧道阻挡层。多个MRAM层还可以包含上电极层以及下电极层。衬底316可使用任何合适的技术而附接至衬底保持器314上。举例来说，衬底316被机械或静电地连接至衬底保持器314。在一些实现方案中，衬底保持器314提供精确的倾斜与旋转，并且可以包括静电夹具(ESC)以接合衬底316。

离子束蚀刻设备310还包括离子束源室322，其中该处理室312可位于离子束源室322的外部并且耦合至该离子束源室322。离子束源室322可通过离子提取器340和/或机械快门348而与处理室312分离。感应线圈332可以围绕着离子束源室322的外壁布置。等离子体产生器334将RF功率供应至感应线圈332。等离子体产生器334可包括RF源336与匹配网络338。使用时，将气体混合物引入离子束源室322并且供应RF功率至感应线圈332以在离子束源室322内产生等离子体，其中等离子体产生离子。

离子束蚀刻设备310还包括气体输送系统350，该气体输送系统350流体连接至所述离子束源室322。气体输送系统350将一或更多种气体混合物输送至离子束源室322。气体输送系统350可以包括与离子束源室322流体连通的一或更多个气体源352、阀门354、质量流量控制器(MFC)356、以及混合歧管358。在一些实现方案中，气体输送系统350被配置成输送惰性气体，例如氦(He)、氖(Ne)、氩(Ar)、氙(Xe)、或氪(Kr)。在一些实现方案中，气体输送系统350输送气体混合物，气体混合物还包含反应物化学品以及惰性气体。

离子提取器340从等离子体中萃取正离子，并将正离子以射束形式朝向衬底316加速。离子提取器340可包括形成网格或网格系统的多个电极。如图3所显示，离子提取器340包括三个电极，其中第一电极342、第二电极344、与第三电极346是从气体输送系统350开始按顺序呈现。将正电压施加至第一电极342且将负电压施加至第二电极344，使得离子由于其电位差而被加速。第三电极346是接地的。控制第二电极344与第三电极346之间的电位差以控制离子束的能量和分散。机械快门348可以与离子提取器340相邻。中和器360可将电子供应至处理室312中，以中和通过离子提取器340及机械快门348的离子束的电荷，其中中和器360可具有其自己的使用惰性气体(例如，氩或氙)的气体输送系统。在一些实现方案中，可控制离子提取器340和/或机械快门348使得离子束被连续地或以脉冲形式输送至衬底316。

位置控制器366可用于控制衬底保持器314的位置。尤其是，位置控制器366可以控制衬底保持器314相对于倾斜轴的倾斜角与旋转，以将衬底316定位。在一些实现方案中，端点检测器368可以用于感测离子束相对于衬底316和/或衬底保持器314的位置。例如涡轮分子泵之类的泵370可以用于控制处理室312内的压强，并从处理室312排出反应物。

离子束蚀刻设备310还可包括控制器390。控制器390(其可包括一或更多个的物理控制器或逻辑控制器)控制离子束蚀刻设备310的一些或全部操作。在一些实现方案中，控制器390可以用于控制等离子体产生器334、气体输送系统350、中和器360、位置控制器366、以及泵370。控制器390可以包括一或多个存储器装置以及一或多个处理器。处理器可以包括中央处理器(CPU)或计算机、模拟和/或数字输入/输出连接、步进马达控制器板、以及其他类似组件。用于实行适当控制操作的指令在处理器上执行。这些指令可存储在与控制器390相关联的存储器装置上并且可以通过网络提供。在某些实现方案中，控制器390执行系统控制软件。该系统控制软件可以包括指令，所述指令用于控制下列室操作条件中的任何一者或更多者的施加时间和/或量值：气体的混合物和/或组成、气体流速、室压强、室温度、衬底/衬底保持器温度、衬底位置、衬底保持器倾斜度、衬底保持器的旋转、施加至网格的电压、施加至线圈或其他等离子体产生组件的频率与功率、以及由工具执行的特定步骤的其他参数。该系统控制软件可通过泵370进一步控制清扫操作以及清洁操作。该系统控制软件可以任何合适的方式进行配置。举例来说，可编写各种处理工具组件的子程序或控制对象，以对执行各种处理工具步骤所需的处理工具组件的操作进行控制。该系统控制软件可用任何计算机可读的程序设计语言进行编码。

在一些实现方案中，该系统控制软件包括用于控制上述各参数的输入/输出控制(IOC)测序指令。举例来说，半导体制造过程的各阶段可包括通过控制器390所执行的一或更多指令。例如，用于设定阶段用的工艺条件的指令可包括在相对应的配方阶段中。在一些实现方案中，配方阶段可依顺序布置，使得离子束蚀刻工艺中的步骤针对该处理阶段而以特定顺序执行。例如，配方可以被配置为利用高能下的离子束蚀刻进行分离蚀刻以及利用低能下的离子束蚀刻进行修整蚀刻。

在一些实现方案中可采用其他计算机软件和/或程序。用于该目的的程序或程序的部分的示例包括衬底定位程序、处理气体组成控制程序、压强控制程序、加热器控制程序、以及RF电源供应控制程序。

控制器390可基于传感器输出(例如，当功率、电位、压强、气体水平等达到某个阈值时)、操作时间(例如，在工艺中的某些时机将阀门开启)、或基于从用户处接收到的指令来控制这些与其他方面。

概括地说，控制器390可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用端点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式与控制器390通信的指令，单独设置(或程序文件)定义用于在半导体衬底或系统上或针对半导体衬底或系统执行特定工艺的操作参数。在一些实现方案中，操作参数可以是由工艺工程师定义的配方的一部分，以在将衬底上的MRAM堆叠件进行图案化期间完成一个或多个处理步骤。

在一些实现方案中，控制器390可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器390可以在“云”中或是晶片厂(fab)主机系统的全部或一部分，其可以允许对衬底处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、检查多个制造操作的趋势或性能标准，改变当前处理的参数、设置处理步骤以跟随当前的处理、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机发送到系统。在一些示例中，控制器390接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，控制器390被配置为与该工具接口或控制该工具。因此，如上所述，控制器390可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个分立的控制器而呈分布式。用于这种目的的分布式控制器390的示例是在与远程(例如在平台级或作为远程计算机的一部分)的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的工艺。

如上所述，根据将由工具执行的一个或多个处理步骤，控制器390可以与一个或多个其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器、或在将衬底容器往返半导体制造工厂中的工具位置和/或加载口运输的材料运输中使用的工具通信。控制器390可与之通信的前述的示例描述于图7-9中。

具有侧壁清理功能的离子束蚀刻

在本公开中，在用于图案化MRAM堆叠件的IBE分离蚀刻处理与用于清理图案化的MRAM堆叠件的侧壁的IBE修整蚀刻处理之间，沉积介电间隙填充材料。一般而言，用于清理图案化的MRAM堆叠件的侧壁的IBE修整蚀刻处理导致可再沉积至侧壁上的金属或导电材料的溅射。金属或导电材料的溅射可在IBE修整蚀刻处理的蚀刻前线包含金属或导电材料的位置处发生。避免此类溅射的一个方案为提供介电材料(例如硅氧化物(SiO₂))的厚层作为蚀刻前线。介电材料的厚层可在MTJ堆叠件中的MRAM层下方或磁性层下方提供。介电材料的厚层的厚度可以为至少约40nm、至少约50nm、至少约75nm、或至少约100nm。以此方式，在离子束蚀刻期间再沉积至侧壁上的任何材料都是介电材料而非导电材料。然而，在MTJ堆叠件中的磁性层下方提供介电材料的厚层可能是不实际的、增加经常开支、使制造处理复杂化、增加成本、甚至降低效能。例如，许多MRAM装置为位于集成电路(IC)中的金属化层之间的嵌入存储器，并且MRAM装置所在的介电层的厚度可能无法轻易改变。

图4A与4B显示了离子束蚀刻蚀穿多个MRAM层及下层的横截面示意图。MRAM堆叠件400可包含第一磁性层450、隧道阻挡层470、以及第二磁性层460，其中隧道阻挡层470介于第一磁性层450与第二磁性层460之间。第一磁性层450也可以被称为自由层且被设计成用作自由磁性层，并且第二磁性层460可被称为参考层且被设计为具有固定磁化方向。在一些实现方案中，第一磁性层450与第二磁性层460可包含磁性材料如Co、Ni、Fe、Pt或其组合。隧道阻挡层470可包含非磁性绝缘材料如MgO。第一磁性层450、隧道阻挡层470以及第二磁性层460的组合产生磁阻效应。MRAM堆叠件400被设置于衬底410上，下层430介于衬底410与MRAM堆叠件400之间。下层430可包含一或多层介电材料，例如硅氧化物(SiO₂)。在一些实现方案中，硬掩模层或电极层(未显示)可设置在MRAM堆叠件400上方。在一些实现方案中，电极层(未显示)可设置在下层430与衬底410之间。在一些实现方案中，MRAM堆叠件400可包含多个隧道阻挡层，每一隧道阻挡层夹于第一磁性层与第二磁性层之间。

可进行能蚀穿MRAM堆叠件400的层的离子束蚀刻以形成图案化的MRAM堆叠件，其中图案化的MRAM堆叠件可包含线、柱、或其他图案化特征。可在高功率及相对低的入射角下进行形成图案化的MRAM堆叠件的离子束蚀刻。此外，在形成图案化的MRAM堆叠件之后，可进行离子束蚀刻以清理图案化的MRAM堆叠件的侧壁以移除非所期望的经再沉积至侧壁上的材料。可以在较低功率以及相对高的入射角下进行用于清理图案化的MRAM堆叠件的侧壁的离子束蚀刻，入射角相对于衬底表面是法线方向的。

在图4A中，可以以一定角度引导离子束425以清理图案化的MRAM堆叠件的侧壁。例如，衬底410可倾斜或旋转以调整离子束425的离子撞击角度。离子束425撞击图案化的MRAM堆叠件的侧壁以移除不希望的材料。离子束425还撞击MRAM堆叠件400的下表面并且造成下表面处的原子与分子溅射。可将经溅射的原子与分子475导向图案化的MRAM堆叠件的侧壁，这导致图案化的MRAM堆叠件的侧壁上的再沉积。当离子束425的蚀刻前线具有导电材料(如金属)时，导电材料的至少一些可再沉积至图案化的MRAM堆叠的侧壁上。在图4A中，当离子束425的蚀刻前线包含第二磁性层460时，具有Co、Ni、Pt、或Fe的磁性组件可再沉积至图案化的MRAM堆叠件的壁上，从而能使MRAM堆叠件400的电性能与磁性能退化。

蚀刻前线可以包含介电材料而非具有导电材料的蚀刻前线。在图4B中，离子束425撞击MRAM堆叠件400的下表面，使得经溅射的原子与分子475被导向至图案化的MRAM堆叠件的暴露表面。离子束425的蚀刻前线包含下层430，其中介电材料如SiO₂可再沉积至图案化的MRAM堆叠件的侧壁上。自下层430的介电材料溅射的原子与分子475可能不会使MRAM堆叠件400的电性能与磁性能退化。因此，可进行过蚀刻蚀穿下层430，同时使任何回溅射对图案化的MRAM堆叠件无害。下层430的厚度可足以用作离子束蚀刻的蚀刻前线，以适当地清理图案化MRAM堆叠件的侧壁。然而，如上所述，可能不希望在衬底410与MRAM堆叠件400之间包含足够厚的下层430，尤其具有厚下层430在各种装置可能是不实际的。

在本公开中，不对MRAM堆叠件提供具有介电材料的具有充分厚度的下层作为清理期间的蚀刻前线，具有介电材料的具有充分厚度的下层能致使在介电材料被蚀刻除去之前移除经再沉积的侧壁材料。在本公开中，进行IBE主蚀刻处理以形成图案化的MRAM堆叠件，然后在图案化的MRAM堆叠件之间的空间中沉积间隙填充介电材料。可回蚀间隙填充介电材料或以其他方式将间隙填充介电材料形成至充分深度，以使经沉积的间隙填充介电材料在后续的IBE修整蚀刻清理步骤的所有期间或大部分期间内留存。在一些实现方案中，经沉积的间隙填充介电材料的厚度延伸至隧道阻挡层深度上方。在沉积间隙填充介电材料之后，进行IBE过蚀刻或修整蚀刻处理以清理图案化的MRAM堆叠件的侧壁，其中IBE修整蚀刻处理期间的蚀刻前线包含间隙填充介电材料。

图5显示了根据一些实现方案的示例性离子束蚀刻方法的流程图。图5中的处理500的操作可包含额外、更少、或不同操作。伴随图5中的处理500的说明的是图6A-6F中一系列横截面示意图，其显示了主蚀刻、间隙填充、平坦化、回蚀、IBE修整蚀刻、以及封装操作。处理500的操作可利用离子束蚀刻设备(例如图3中的离子束蚀刻设备310)进行。

在处理500的框510处，蚀穿设置在衬底上的多个MRAM层以形成图案化的MRAM堆叠件，其中多个MRAM层包含一或多个磁性层以及隧道阻挡层。蚀穿多个MRAM层包含离子束蚀刻(IBE)蚀穿至少该隧道阻挡层。在一些实现方案中，蚀穿多个MRAM层包含离子束蚀刻蚀穿多个MRAM层。在一些实现方案中，蚀穿多个MRAM层包含反应性离子蚀刻(RIE)蚀穿多个MRAM层中的一些，和离子束蚀刻蚀穿至少该隧道阻挡层。在一些实现方案中，多个MRAM层包含两或更多个隧道阻挡层，其中进行离子束蚀刻蚀穿该两或更多个隧道阻挡层。硬掩模可形成在多个MRAM层上，用于图案化MRAM堆叠件。硬掩模可以由例如W、Ti、Ta、TiN或其他耐火金属所形成。在框510处蚀穿多个MRAM层也可以被称为“主蚀刻”、“切割蚀刻”、“分离蚀刻”、“第一蚀刻”、或“IBE分离蚀刻”。

蚀穿多个MRAM层可以包含蚀穿包含第一磁性层、第二磁性层以及第一磁性层与第二磁性层之间的隧道阻挡层的MTJ堆叠件。第一磁性层可定位于隧道阻挡层上方，第二磁性层可定位于隧道阻挡层下方。隧道阻挡层可包含非磁性绝缘材料，例如MgO。第一磁性层和第二磁性层中的每一者可包含磁性元素，例如Co、Ni、Pt、Fe或其组合。在一些实现方案中，蚀穿MTJ堆叠件可包含离子束蚀穿MTJ堆叠件。在蚀穿至少第二磁性层之后，蚀刻可以在下层或介电层处停止。蚀穿多个MRAM层可以包含离子束蚀穿第一磁性层、隧道阻挡层以及第二磁性层，但不蚀穿下层。因此，主蚀刻或分离蚀刻可进行直至下层与受到蚀刻的多个MRAM层之间的界面，其中下层可包含介电材料，例如SiO₂。可对下层的上表面进行主蚀刻，可利用光学发射光谱或终点检测器使主蚀刻停止于下层上。

当离子束蚀刻蚀穿MRAM层的至少一些时，可以从离子束源室产生惰性气体的离子束。离子束源室可耦合至衬底所在的处理室。可利用包含惰性气体的气体混合物在离子束源室中产生离子束。惰性气体可包含氦(He)、氖(Ne)、氩(Ar)、氙(Xe)、氪(Kr)或其组合。在一些实现方案中，气体混合物可包含一或多种反应性气体，以利用化学/反应性组分增加材料蚀刻。在一些实现方案中，气体混合物不具有或实质上不具有反应性气体。可将RF功率施加至围绕离子束源室的线圈以产生等离子体，且从等离子体提取离子以形成离子束。将电压施加至离子提取器(如栅格)以提取离子而形成离子束，且可使离子束朝向处理室加速。控制施加至离子捕获设备的电压可用于控制进行离子束蚀刻时的蚀刻速率。高电压离子束可介于约400V至约2000V之间以进行高蚀刻速率的“快速”蚀刻，低电压离子束可介于约30V至约400V之间以进行低蚀刻速率的“软”蚀刻。蚀穿包含隧道阻挡层的多个MRAM层中的至少一些以形成图案化的MRAM堆叠件的离子束蚀刻(主蚀刻或分离蚀刻)可在相对高电压下进行。因此，用于蚀穿多个MRAM层以形成图案化的MRAM堆叠件的主蚀刻可在介于约400V至约2000V之间的高电压下进行。另一方面，用于清理图案化的MRAM堆叠件的侧壁的修整蚀刻或过蚀刻可在介于约30V至约400V之间的低电压下进行。

在一些实现方案中，蚀穿多个MRAM层的至少一些可包含将具有介于约200eV和约10,000eV之间的离子能量的离子束施加至衬底。相比于修整蚀刻，可以在高离子能量下进行主蚀刻以有效率地蚀刻MRAM层中的材料。在一些实现方案中，主蚀刻或分离蚀刻可进行10分钟或更短、3分钟或更短、或1分钟或更短。在一些实现方案中，可以在具有耦合至处理室的离子束源室的离子束蚀刻设备中进行主蚀刻。示例性离子束蚀刻描述于上图3中。

在一些实现方案中，可利用反应性离子蚀刻来蚀刻MRAM层中的一些。具体而言，可将反应性离子蚀刻施加至非隧道阻挡层的膜层，因为来自反应性离子蚀刻的反应性物质会损伤隧道阻挡层。离子束蚀刻可在反应性离子蚀刻之后进行，以蚀穿隧道阻挡层。在一些实现方案中，可将反应性离子蚀刻施加至设置于隧道阻挡层上方的硬掩模层或电极层。在一些实现方案中，可将反应性离子蚀刻施加至设置于隧道阻挡层上方的第一磁性层。在一些实现方案中，可将反应性离子蚀刻施加至设置于隧道阻挡层下方的第二磁性层。在一些实现方案中，可将反应性离子蚀刻施加至设置于第二磁性层下方的电极层。然而，可利用离子束蚀刻而非反应性离子蚀刻来蚀刻上述MRAM层中的任一者。因此，蚀穿多个MRAM层时主蚀刻的顺序可包含RIE之后进行IBE、RIE之后进行IBE并且然后进行RIE、IBE之后进行RIE、或全程IBE。

主蚀刻可造成导电材料再沉积至图案化的MRAM堆叠件的侧壁上。经再沉积的导电材料可来自多个MRAM层中的一或多个磁性层。通常在蚀刻多个MRAM层中的一或多磁性层时，会产生可被再沉积至暴露表面上的蚀刻副产物。蚀刻副产物可包含金属或导电材料的原子或分子。当将离子束施加至多个MRAM层时，这些蚀刻副产物受到溅射。一或多磁性层可以包含非挥发性材料，其中非挥发性材料可以包含磁性材料，例如Co、Ni、Pt、Fe等。当此类蚀刻副产物再沉积至隧道阻挡层的侧表面上时，MTJ堆叠件受到不利影响且会导致短路。

蚀穿多个MRAM层形成图案化的MRAM堆叠件，其中图案化的MRAM堆叠件是线、柱、或其他图案化特征。主蚀刻形成图案化的MRAM堆叠件之间的空间。在一些实现方案中，图案化的MRAM堆叠件为具有高的高宽比的多个柱，其中图案化MRAM堆叠件的高宽比为至少5:1、至少7:1、至少10:1、或至少20:1。在一些实现方案中，相邻MRAM堆叠件之间的节距可等于或小于约300nm、介于约10nm至约300nm之间、或介于约30nm至约250nm之间。

在一些实现方案中，在处理500的框510之前，可将衬底定位于离子束蚀刻设备的处理室中。多个MRAM层可设置于衬底上，其中多个MRAM层包含一或多个磁性层和隧道阻挡层。

图6A显示了根据一些实现方案进行示例性主蚀刻的横截面示意图。多个MRAM层650、660和670定位于衬底610上方，并且下层630定位于多个MRAM层650、660以及670与衬底610之间。多个MRAM层650、660与670以及下层630的方面在图1和图2中有所描述。多个MRAM1650、660与670至少包含第一磁性层650、第二磁性层660、以及第一磁性层650与第二磁性层660之间的隧道阻挡层670。如上所述，多个MRAM层650、660与670可包含各自夹在第一磁性层和第二磁性层之间的多个隧道阻挡层。进行主蚀刻以形成图案化的MRAM堆叠件620a、620b。主蚀刻可在下层630的上表面上停止。在一些实现方案中，在形成图案化的MRAM堆叠件620a、620b时通过至少该隧道阻挡层670进行主蚀刻或分离蚀刻。可提供相对高离子能量以及相对低入射角的主蚀刻或分离蚀刻的离子束，入射角相对于衬底表面是法线方向。包含金属或导电材料的残余物605因主蚀刻而形成在图案化的MRAM堆叠件620a、620b的侧壁上。来自多个MRAM层650、660和670的离子束蚀刻的经溅射的原子和/或分子可造成残余物605的累积。残余物605可形成在隧道阻挡层670上并使隧道阻挡层670的性能退化。

回到图5，在处理500的框520处，间隙填充介电材料形成在图案化的MRAM堆叠件之间的空间中。在一些实现方案中，间隙填充介电材料可沿着图案化的MRAM堆叠件的侧壁和下表面上形成。在一些实现方案中，间隙填充介电材料可利用化学气相沉积(CVD)、物理气相沉积(PVD)、或等离子体增强的化学气相沉积(PECVD)沉积。然而，应理解，间隙填充介电材料可利用任何其他适合的沉积技术，例如原子层沉积(ALD)沉积。例如，间隙填充介电材料可利用沉积技术而沉积在图案化的MRAM堆叠件之间的空间中以实现由底部向上的填充。

在一些实现方案中，间隙填充介电材料包含任何适合的介电材料，例如硅氮化物、硅氧化物、硅碳氧化物、锗氧化物、锗氮化物、镁氧化物、或其组合。例如，间隙填充介电材料包含硅氮化物与硅氧化物中的一者或两者。间隙填充介电材料可包含硅氮化物层和硅氧化物层，或可仅包含硅氮化物层。在一些实现方案中，期望避免硅氧化物直接接触图案化的MRAM堆叠件。上述介电材料可填充图案化的MRAM堆叠件之间的空间，或至少填充下层上方的空间。在图案化的MRAM堆叠件之间的空间形成间隙填充介电材料也可被称为“间隙填充”或“介电间隙填充”处理。

在一些实现方案中，可在沉积室如CVD、PVD、或PECVD室中进行间隙填充。间隙填充可在主蚀刻之后以及IBE修整蚀刻之前进行。在一些实现方案中，可通过整合性工具或多站处理工具进行主蚀刻以及间隙填充。可以以操作之间不导致破坏真空的方式进行框510处的主蚀刻操作和框520处的间隙填充。

在一些实现方案中，在图案化的MRAM堆叠件之间的空间中形成间隙填充介电材料包含在图案化的MRAM堆叠件之间的空间中以及在图案化的MRAM堆叠件上方沉积间隙填充介电材料，以及将间隙填充介电材料选择性蚀刻至下层上方的充分深度。在一些实现方案中，下层上方的充分深度可以对应于充分厚度以在后续框530处的修整蚀刻后还留下至少一些间隙填充介电材料。初始可将间隙填充介电材料沉积在图案化的MRAM堆叠件上方以产生过量材料。间隙填充沉积处理通常在某个程度上是保形的，导致材料沿着图案化的MRAM堆叠件的侧壁、下表面以及上表面沉积。间隙填充沉积处理可导致某种“条状面包的形状”，因为沉积速率会在图案化的MRAM堆叠件的上表面和图案化的MRAM堆叠件的下表面之间变化。。这通常导致来自间隙填充的不平整形貌。因此，在填充图案化的MRAM堆叠件之间的空间时可沉积间隙填充介电材料的过量材料，其中间隙填充介电材料的过量材料在间隙填充介电材料的上表面各处在厚度上可能是不均匀的。换言之，间隙填充介电材料的某些部分比其他部分更厚。

在图案化的MRAM堆叠件上方沉积间隙填充介电材料的过量材料之后，可移除过量材料。在一些实现方案中，处理500还包含平坦化沉积在图案化的MRAM堆叠件上方的间隙填充介电材料。例如，可利用化学机械研磨(CMP)或蚀刻移除过量材料。

作为过量材料的平坦化的附加或者替代，可使用干蚀刻或湿蚀刻技术选择性地蚀刻经沉积的间隙填充介电材料，其中将间隙填充介电材料选择性蚀刻至下层上方的深度。在一些实现方案中，深度可介于隧道阻挡层的上表面与第一磁性层的上表面之间、隧道阻挡层的下表面与第二磁性层的下表面之间、或第二磁性层的下表面与下层的上表面之间。当多个MRAM层包含具有多个第一/第二磁性层的多个隧道阻挡层时，可以相对于最低的隧道阻挡层以及最低的第一/第二磁性层来测量深度。在一些实现方案中，选择性蚀刻是选择性移除间隙填充介电材料但不移除或不实质上移除任何硬掩模层或MRAM层的等离子体蚀刻。该蚀刻在间隙填充介电材料与硬掩模层或MRAM层之间可具有大于约10:1的蚀刻选择比，意味着间隙填充介电材料蚀刻的蚀刻率大于硬掩模层或MRAM层的蚀刻率的十倍。例如，在反应性离子蚀刻(RIE)或化学下游蚀刻(CDE)室中可以以氟等离子体蚀刻间隙填充介电材料。如果介电材料为硅氧化物，也可以利用氟化氢(HF)蒸气移除。下层上方的充分深度可在下层深度上方介于约1nm至约20nm之间处、下层深度上方介于约2nm至约15nm之间处、或下层深度上方介于约3nm至约10nm之间处。在一些实现方案中，可以进行选择性蚀刻以移除间隙填充介电材料而不暴露任何下层。在一些实现方案中，可进行选择性蚀刻以移除间隙填充介电材料而不大幅蚀穿下层。如本文中所用，“大幅蚀刻”蚀穿下层可构成蚀穿至少3nm或至少5nm的下层。在一些实现方案中，下层上方的充分深度可位于隧道阻挡层上方。如上所述，将隧道阻挡层暴露于反应物化学品可能会损伤隧道阻挡层。选择性蚀刻留下剩余的间隙填充介电材料以在用于清理图案化的MRAM堆叠件的侧壁的IBE修整蚀刻期间作为蚀刻前线。在一些实现方案中，利用适当的终点检测技术，例如光放射光谱(OES)或干涉仪终点检测(IEP)，可以使选择性蚀刻停止在隧道阻挡层深度正上方的蚀刻深度或下层上方的充分深度处。选择性蚀刻也可以被称为“回蚀”处理或“等向性回蚀”处理。

图6B显示了根据一些实现方案在进行图6A的主蚀刻之后的示例性间隙填充处理的横截面示意图。在主蚀刻之后，利用合适的沉积技术(例如CVD、PVD、或PECVD)将间隙填充介电材料680沉积在图案化的MRAM堆叠件620a、620b之间的空间中。在一些实现方案中，间隙填充介电材料680沿着图案化的MRAM堆叠件620a、620b的暴露表面(如侧壁)保形地沉积以进行间隙填充。因此，由间隙填充介电材料680填充任何凹陷、间隙、沟槽、开口、或空间。间隙填充介电材料680的过量材料被沉积在图案化的MRAM堆叠件620a、620b的上方。在一些实现方案中，间隙填充介电材料680包含硅氮化物或硅氮化物与硅氧化物的组合。

图6C显示了根据一些实现方案在进行图6B的间隙填充处理之后的示例性平坦化处理的横截面示意图。在沉积过量的间隙填充介电材料680之后，过量材料的上表面可能是不平整的。例如，不平整的形貌可能导致与间隙填充区域相比场域中的介电间隙填充介电材料680更多，这可导致条状面包的形状。可进行平坦化处理(如CMP或蚀刻)以平滑形貌及移除过量材料。

图6D显示了根据一些实现方案在进行图6C的平坦化处理之后的示例性回蚀处理的横截面示意图。在平坦化处理或间隙填充处理之后，进行回蚀处理以选择性地相对于多个MRAM层650、660和670或至少相对于第一磁性层650移除间隙填充介电材料680。在一些实现方案中，回蚀处理选择性地相对于硬掩模层移除间隙填充介电材料680。回蚀处理可以是干蚀刻或湿蚀刻。干蚀刻可以是等离子体蚀刻。可进行回蚀处理以将间隙填充介电材料680移除至下层630上方的蚀刻深度。在一些实现方案中，可进行回蚀处理以将间隙填充介电材料680移除至隧道阻挡层670的深度略上方的蚀刻深度。尤其是，可进行回蚀处理至介于隧道阻挡层670与第一磁性层650之间的界面的略上方的蚀刻深度。例如，剩余的间隙填充介电材料680可位于隧道阻挡层670的上表面上方的数纳米处的蚀刻深度。以此方式，隧道阻挡层670不暴露于回蚀处理。然而，应理解，涉及保形沉积处理的一些实现方案可能不需要该回蚀或平坦化处理。

回到图5，在处理500的框530处，进行离子束蚀刻以移除沉积在图案化MRAM堆叠件的侧壁上的间隙填充介电材料及导电材料的至少一些。在下层上方形成间隙填充介电材料之后的离子束蚀刻用于清理图案化的MRAM堆叠件的侧壁。清理图案化的MRAM堆叠件的侧壁的离子束蚀刻可将间隙填充介电材料移除至位于隧道阻挡层深度的下方的蚀刻深度。在一些实现方案中，隧道阻挡层深度下方的蚀刻深度不会到达下层的深度。用于清理图案化的MRAM堆叠件的侧壁的离子束蚀刻也可以被称为“过蚀刻”、“修整蚀刻”、“IBE修整蚀刻”、“侧壁清理蚀刻”、或“低功率修整蚀刻”。

沉积在图案化的MRAM堆叠件的侧壁上的材料可包含金属或导电材料。金属或导电材料可在进行框510处的主蚀刻时被溅射，并且在图案化的MRAM堆叠件的侧壁上再沉积。换言之，在主蚀刻之后，被回溅射的潜在受到损害的材料可位于图案化的MRAM堆叠件的侧壁上。在一些实现方案中，一些金属可以包含来自硬掩模层或电极层的W、Ta、Ti、或TiN，且一些金属可包含来自第一或第二磁性层的Co、Ni、Pt、或Fe。金属或导电材料在图案化的MRAM堆叠件的侧壁上形成不希望的残余物，且会使MTJ堆叠件的电特性与磁特性退化。离子束蚀刻是在框530处进行，其中在低功率及优化的入射角下进行离子束蚀刻以移除不希望的残余物。

当离子束蚀刻以移除在图案化的MRAM堆叠件的侧壁上再沉积的材料时，可以利用包含惰性气体的气体混合物从离子束源室产生离子束。在一些实现方案中，气体混合物可以包含一或多种反应性气体以利用化学/反应性组分增加材料蚀刻。在一些实现方案中，气体混合物不具有或实质上不具有反应性气体。可以在相对低的电压下进行离子束蚀刻以移除在图案化的MRAM堆叠件的侧壁上再沉积的材料。在一些实现方案中，蚀刻以移除在图案化的MRAM堆叠件的侧壁上再沉积的材料可包含将具有介于约20eV至约400eV之间的能量的离子束施加至衬底。可相对于主蚀刻在低离子能量下进行IBE修整蚀刻以清除不期望的残余物。在一些实现方案中，IBE修整蚀刻可执行约1分钟或更久、3分钟或更久、5分钟或更久、或10分钟或更久。在一些实现方案中，可以以第一与第二方向交替的方式且在旋转或不旋转衬底的情况下进行IBE修整蚀刻。低离子能量对于修整以减少MTJ层的离子导致的混合效应是合乎要求的。

在一些实现方案中，IBE修整蚀刻可以在离子束蚀刻设备(例如图3中所述的离子束蚀刻设备)中进行。IBE修整蚀刻可以在间隙填充之后、平坦化之后、或回蚀之后进行。在一些实现方案中，IBE修整蚀刻以及间隙填充可通过整合性工具或多站处理工具进行。可以在操作之间不导致破坏真空的方式进行框520处的间隙填充操作以及框530处的IBE修整蚀刻。在一些实现方案中，可在操作之间不导致破坏真空的方式进行框510处的主蚀刻、框520处的间隙填充、以及框530处的IBE修整蚀刻的操作。

在IBE修整蚀刻期间优选地不暴露金属或其他导电材料。剩余的间隙填充介电材料在IBE修整蚀刻期间用作蚀刻前线，以便大幅度减少金属或导电材料的任何回溅射(backsputtering)。相反，利用间隙填充介电材料的蚀刻前线，介电材料的任何回溅射不会不利地影响MTJ堆叠件的电特性与磁特性。IBE修整蚀刻可以将间隙填充介电材料移除至隧道阻挡层与第二磁性层之间的界面以下的蚀刻深度而不蚀刻至下层中。这维持来自框510处的主蚀刻的初始蚀刻前线且避免凹陷或大幅凹陷至下层中。

在一些实现方案中，IBE修整蚀刻移除沉积在图案化的MRAM堆叠件的侧壁上的材料。图案化的MRAM堆叠件的暴露侧壁不具有或实质上不具有沉积在图案化的MRAM堆叠件的侧壁上的金属或导电材料。侧壁何时被视为是充分清洁的阈值可以通过MRAM装置的短路性能设定。其作为所有装置中短路装置的占比进行测量。通常，一百万个装置中的仅仅一个或更少会是短路的。因此，任何剩余的残余物是充分薄的以对MRAM装置的关闭状态阻抗造成最小的影响。例如，关于再沉积的导电材料的“实质上不具有”可意指少于约1.5nm、少于约1.0nm、或少于约0.5nm的沉积厚度。因此，在IBE修整蚀刻之后隧道阻挡层上的任何再沉积的导电材料是可忽略或不存在的。可进行IBE修整蚀刻足够长的时间以移除不期望的材料，以使图案化的MRAM堆叠件的暴露侧壁不具有或实质上不具有再沉积的导电材料。

图6E显示了根据一些实现方案在进行图6D的回蚀处理之后的示例性IBE修整蚀刻处理的横截面示意图。剩余的间隙填充介电材料680在IBE修整蚀刻处理期间用作蚀刻前线。在IBE修整蚀刻处理期间，以相对低的离子能量及优化的入射角度提供离子束625以清理图案化的MRAM堆叠件620a、620b的侧壁。在IBE修整蚀刻处理进行时，离子束625从图案化的MRAM堆叠件620a、620b的侧壁移除残留物605。来自离子束625的溅射的原子和/或分子675可被导向图案化的MRAM堆叠件620a、620b的侧壁。然而，溅射的原子和/或分子675包含来自剩余间隙填充介电材料680的介电材料，所述介电材料不会不利地影响图案化的MRAM堆叠件620a、620b的特性。IBE修整蚀刻处理进行至隧道阻挡层670的深度下方与下层630上方的蚀刻深度。在一些实现方案中，IBE修整蚀刻处理不会大幅度进入下层630中。图案化的MRAM堆叠件620a、620b的暴露侧壁不具有包含导电材料或磁性材料的残余物605。

在一些实现方案中，处理500还包含在框530处进行IBE修整蚀刻之后，至少在图案化的MRAM堆叠件的暴露侧壁上保形沉积封装材料。封装材料可包含适合的介电材料，例如硅氮化物。封装材料可以沉积以避免或最小化对可能被暴露于空气的隧道阻挡层的损害。

图6F显示了根据一些实现方案在进行图6E的IBE修整蚀刻处理之后的示例性封装处理的横截面示意图。封装层690包含介电材料(例如硅氮化物)且以保形方式沉积在图案化的MRAM堆叠件620a、620b的暴露表面上。封装层690以保形方式沿着图案化的MRAM堆叠件620a、620b的侧壁沉积并且用于至少保护隧道阻挡层670不暴露于周围环境。

图7示出根据一些实现方案的用于进行沉积以及离子束蚀刻处理的示例性处理系统的框图。处理系统700可以为具有一或多个处理站的多站处理工具。处理系统700可包含入站加载锁702与出站加载锁704，入站加载锁702与出站加载锁704中的一者或两者可包含等离子体生成源。在大气压下的机械手706被配置成将衬底从通过舱708加载的盒经由大气接口710移动到入站加载锁702中。在入站加载锁702中，机械手706将衬底放置到平台712上，然后大气端口710关闭，抽排加载锁702。打开室传输端口716，处理室714，并且用作另一机械手的另一衬底搬运系统718将衬底放置到处理站780、782中的一者中，或者从加载站到处理站790以进行处理。虽然图7中描绘的实现方案包括加载锁，但是应当理解，在一些实现方案中，可以提供使衬底进入处理站的直接入口。

所示的处理室714包含三个处理站780、782以及790。处理站790可以是可移除的模块且可适合用于一次处理一个以上的衬底。在该示例中，处理站790包含四个子站，即图7实现方案中所示的数字1至4。

每一处理站(780、782、及1、2、3与4中的每一者)可具有经加热的基座以及气体线入口。应理解，在一些实现方案中，每一处理站可以具有不同或多重目的。例如，在一些实现方案中，处理站780可以用于在衬底上沉积间隙填充介电材料，其中沉积技术可以是CVD、PECVD、或其他合适的沉积技术。在一些实现方案中，处理站782可以用于通过IBE进行主蚀刻，处理站790可以用于进行IBE修整蚀刻。在某些其他的实现方案中，处理站790可以用于进行用于主蚀刻与IBE修整蚀刻两者的离子束蚀刻。处理站782可以用于进行其他处理，例如CMP、选择性回蚀、或CVD/PECVD/PVD。在一些实现方案中，处理站790可以具有用于进行多个IBE修整蚀刻处理或其他处理的多个子站1-4。IBE修整蚀刻可比主蚀刻与沉积处理花费更长时间。虽然所示的处理站790包含四个子站，但应理解，根据本公开的处理站可以包含任何数目的子站。此外，虽然处理系统700包含三个处理站(780、782以及790)，但应理解，在一些实现方案中，设备可包含多于或少于三个处理站，因为每个处理站可以是可移除的或可修改的模块。例如，在一些实现方案中，处理系统700可具有四个或更多的处理站，但在一些其他实现方案中，处理系统700可具有两个或更少的处理站。在一些实现方案中，可使用额外的处理站进行平坦化处理，例如CMP。在一些实现方案中，可以使用额外的处理站进行选择性的回蚀以移除间隙填充介电材料。

在一些实现方案中，处理系统700可为用于进行IBE(主蚀刻及修整蚀刻)和CVD/PECVD/PVD的整合性多站处理工具。例如，处理站780、782和790可用于进行主蚀刻、间隙填充、修整蚀刻以及封装操作。主蚀刻、间隙填充、修整蚀刻和封装的操作可以以在操作之间不导致破坏真空的方式进行。可以在分离的工具或整合性的多站处理工具中进行平坦化(例如CMP)和/或选择性回蚀(例如等离子体蚀刻)的额外操作。应理解，由于在平坦化或选择性回蚀刻期间MTJ堆叠件的隧道阻挡层将不暴露于空气或周围环境，因此此类操作可以在分离的工具中进行。在平坦化或选择性回蚀刻期间由间隙填充介电材料保护隧道阻挡层。

图7显示了用于在处理室700内传输衬底的衬底搬运系统718。在一些实现方案中，衬底搬运系统718可以在各种处理站之间和/或在处理站与加载锁之间传输衬底。此外，处理站790可包含用于将衬底从另一加载站762移动至处理站790的分离衬底搬运系统760。应理解，可使用任何适合的衬底搬运系统。非限制性的示例包含衬底转盘及衬底搬运机械手。

在多种实现方案中，各种站的整合可处理占用面积减小问题，且各种站的整合可有效率地在不导致破坏真空的情况下在操作之间传送衬底。图7还显示了用于控制处理系统700的处理条件与硬件状态的系统控制器750的实现方案。系统控制器750可以包含一或多个存储器装置756、一或多个大量存储装置754、以及一或多个处理器752。系统控制器750的方面在上文参考图3进行描述。根据待由工具所执行的处理步骤或多个处理步骤，系统控制器750可以与下述一或多者通信：一或多个其他工具的电路或模块、其他工具部件、群集工具、其他工具界面、相邻工具、邻近工具、位于工厂内的工具、主计算机、另一控制器、或在将衬底容器往来于工具位置传送的材料运输中使用的工具。

图8示出了根据一些实现方案的用于进行沉积和离子束蚀刻处理的示例性处理系统的替代性框图。处理系统800包含传送模块803。传送模块803提供清洁的加压环境以最小化当受到处理的衬底在各种反应器模块之间移动时的污染风险。安装至传送模块803上的多站反应器807、808和809在此背景下被称为反应器或工具模块或简称为模块，每一反应器能够进行离子束蚀刻和/或沉积。反应器807、808和809可包含根据所公开的实现方案的可按顺序或不按顺序进行操作的多个站811、813、815和817。站811、813、815和817中的每一者可以是经加热的基座或衬底支撑件、一或多个气体入口或喷头或分散板。模块807、808和809中的一或多者能够进行离子束蚀刻，其中离子束蚀刻可用于进行主蚀刻和/或修整蚀刻。因此，模块807、808和809中的一者或多者可包含具有上述图3中所示的离子束源室和处理室的离子束蚀刻设备。模块807、808及809中的另一者或多者会能够进行沉积操作，例如CVD/PECVD/PVD。因此，主蚀刻、间隙填充、修整蚀刻以及封装的操作可以以在操作之间不导致破坏真空的方式进行。

处理系统800还可以包含一或多个衬底源模块801，衬底在处理之前与之后存储在衬底源模块801中。大气机械手804及大气传送室819可先将衬底从源模块801移除而送至加载锁821。传送模块803中的第二衬底传送装置(通常为机械手手臂单元)将衬底从加载锁821移动至加压(如真空)环境中的传送模块803上的模块或在模块之间移动衬底。

在多种实现方案中，系统控制器829用于在处理期间控制处理条件与活动。系统控制器829通常包含一或多个存储器装置以及一或多个处理器。系统控制器829的方面在上文参考图3进行描述。根据待由工具所进行的处理步骤或多个处理步骤，系统控制器829可以与下述一或多者通信：一或多个其他工具的电路或模块、其他工具部件、群集工具、其他工具界面、相邻工具、邻近工具、位于工厂内的工具、主计算机、另一控制器、或在将衬底容器往来于工具位置传送的材料运输中使用的工具。

图9根据一些实现方案显示了用于进行平坦化和/或蚀刻处理的示例性处理系统的框图。处理系统700与800可以是用于进行离子束蚀刻与沉积的整合性多站处理工具，且可以将衬底传送至用于进行平坦化和/或选择性蚀刻处理的处理系统900。

处理系统900可以包含真空传送模块938(VTM)。用于在多个存储设施与处理模块之间传送衬底的多个传送模块的配置可被称为“丛集工具结构”系统。显示气锁930(也被称为加载锁或传送模块)位于具有四个处理模块920a、920b、920c与920d的真空传送模块938中，处理模块920a、920b、920c与920d可单个被优化以进行各种操作。例如，可使用处理模块920a、920b、920c与920d中的一或多者进行选择性蚀刻。可使用处理模块920a、920b、920c与920d中的一或多者进行平坦化处理，例如CMP。在一些实现方案中，可使用处理模块920a、920b、920c与920d中的一或多者进行离子束蚀刻或沉积。气锁930与处理模块920a、920b、920c与920d可被称为“站”。每站具有使此站与真空传送模块938对接的刻面936。当衬底在各个站之间移动时，在每一刻面936内使用传感器1-18检测衬底926的通过。

机械手922可以用于在站之间传送衬底926。在一实现方案中，机械手922可以具有单臂，在另一实现方案中，机械手922具有双臂，其中每一臂具有用于拾取衬底(例如衬底926)以用于传送的末端执行器924。在大气传送模块(ATM)940中的前端机械手932用于将衬底926从加载端口模块(LPM)942中的晶片盒或前开口标准舱(FOUP)934传送至气锁930。处理模块920a、920b、920c与920d内的模块中心928是用于放置衬底926的位置。ATM940中的对准装置944用于对准衬底。

在一示例性的处理方法中，衬底被放置到LPM942中的FOUP934中的一者中。前端机械手932将衬底从FOUP934传送至对准装置944，对准装置944能在衬底926受到蚀刻或处理之前适当地使衬底926居中。在对准后，通过前端机械手932将衬底926移动至气锁930中。由于气锁模块具有使ATM与VTM之间的环境匹配的能力，因此衬底926能够在两个压力环境之间移动而不受损害。机械手922将衬底926从气锁930经由真空传送模块938而移至处理模块920a、920b、920c与920d中的一者。为了实现该衬底移动，机械手922使用在其每一臂上的末端执行器924。一旦衬底926已受到处理后，机械手922就将衬底926从处理模块920a、920b、920c与920d移动至气锁930中。从这里开始，前端机械手932可以将衬底926移动到FOUP中的一者或移动到对准器944。可以使用图9中的工具来实现上面关于图3描述的控制器。根据待由工具所进行的一个或多个处理步骤，控制器可以与下述一或多者通信：一或多个其他工具的电路或模块、其他工具部件、群集工具、其他工具界面、相邻工具、邻近工具、位于工厂内的工具、主计算机、另一控制器、或在将衬底容器往来于工具位置传送的材料运输中使用的工具。

结论

在以上描述中，阐述了许多具体细节以提供对所呈现的实施方案的透彻理解。所公开的实施方案可在不具有这些具体细节中的一些或全部的情况下实行。在其他情况下，并未详细描述公知的工艺操作以避免模糊所公开的实施方案。尽管所公开的实施方案结合具体实施方案而进行描述，但应当理解的是这并非意指限制所公开的实施方案。

尽管出于清楚理解的目的已经详细描述了前述的实施方案，但是显而易见的是，可以在所附权利要求的范围内进行某些改变和修改。应当注意的是，存在许多实现本发明实施方案的工艺、系统、和设备的替代方式。因此，本发明实施方案应被认为是说明性的而非限制性的，并且实施方案不限于在本文中所给定的细节。