阅读说明：本技术 具有浮栅晶体管的物理不可克隆功能的器件及其制造方法 (Device with physical unclonable function of floating gate transistor and manufacturing method thereof ) 是由 F·拉罗萨 于 2020-02-21 设计创作，主要内容包括：本文描述了具有浮栅晶体管的物理不可克隆功能的器件及其制造方法。根据一个实施例,一种物理不可克隆功能器件包括：浮栅晶体管对集合,浮栅晶体管对集合中的浮栅晶体管具有属于共同随机分布的经随机分布的有效阈值电压；差分读取电路,被配置为测量浮栅晶体管对集合中的浮栅晶体管对的浮栅晶体管的有效阈值电压之间的阈值差,并且将其中所测量的阈值差小于裕度值的浮栅晶体管对标识为不可靠的浮栅晶体管对；以及写入电路,被配置为将不可靠的浮栅晶体管对的浮栅晶体管的有效阈值电压移位到共同随机分布内。(Described herein are devices having a physically unclonable function of floating gate transistors and methods of making the same. According to one embodiment, a physically unclonable function device comprises: a floating gate transistor pair set, the floating gate transistors in the floating gate transistor pair set having randomly distributed effective threshold voltages belonging to a common random distribution; differential read circuitry configured to measure threshold differences between effective threshold voltages of floating-gate transistors of floating-gate transistor pairs in the set of floating-gate transistor pairs, and identify floating-gate transistor pairs in which the measured threshold differences are less than a margin value as unreliable floating-gate transistor pairs; and a write circuit configured to shift effective threshold voltages of floating gate transistors of unreliable floating gate transistor pairs into a common random distribution.)

具有浮栅晶体管的物理不可克隆功能的器件及其制造方法

相关申请的交叉引用

本申请要求于2019年2月22日提交的法国专利申请号1901791的优先权，该申请以此通过引用并入本文。

技术领域

本发明的实现和实施例涉及物理不可克隆功能(PUF)，特别是在包括浮栅晶体管的结构中。

背景技术

物理上不可克隆的功能允许自动生成依赖于随机物理属性的唯一不可预测代码。因此，即使克隆这种功能不是不可能，但是非常困难。

一方面，期望物理不可克隆功能足够鲁棒，以使它们在重复使用后或在温度变化的情况下尤其不会随时间变化。另一方面，期望容易可标识物理属性的随机变化，以便能够明确地区分各种数据。此外，期望物理不可克隆功能的产生不需要或仅需要很少的专用制造步骤。

唯一不可预测代码通常包括随机数据序列，并且主要用作加密密钥。这些数据通常是秘密的。

事实是，存在一些技术，特别是采用扫描电容显微镜(SCM)或扫描电子显微镜(SEM)的技术，它们能够提取秘密数据，即，能够通过测量、检查和/或分析来读取数据。

对于旨在实现鲁棒的数据保留和数据可读性的常规结构尤其如此。具体地，增加了保留和区分用于读出的数据的能力的常规技术通常还增加了提取技术的能力以区分数据。

发明内容

根据一个实施例，一种物理不可克隆功能器件包括：浮栅晶体管对集合，浮栅晶体管对集合中的浮栅晶体管具有属于共同随机分布的经随机分布的有效阈值电压；差分读取电路，被配置为测量浮栅晶体管对集合中的浮栅晶体管对的浮栅晶体管的有效阈值电压之间的阈值差，并且将其中所测量的阈值差小于裕度值的浮栅晶体管对标识为不可靠的浮栅晶体管对；以及写入电路，被配置为将不可靠的浮栅晶体管对的浮栅晶体管的有效阈值电压移位到共同随机分布内。

根据另一实施例，一种方法包括：提供浮栅晶体管对集合，其中浮栅晶体管对集合中的浮栅晶体管的有效阈值电压根据共同随机分布而被随机分布；测量浮栅晶体管对集合中的浮栅晶体管的有效阈值电压之间的阈值差，并且将浮栅晶体管对集合中的所测量的阈值差小于裕度值的浮栅晶体管对标识为不可靠的浮栅晶体管对；以及将不可靠的浮栅晶体管对中的浮栅晶体管的有效阈值电压移位到共同随机分布内。

根据又一实施例，一种集成电路包括：多个浮栅晶体管对，其中多个浮栅晶体管对中的每个浮栅晶体管对的第一浮栅晶体管耦合至第一位线，并且多个浮栅晶体管对中的每个浮栅晶体管对的第二浮栅晶体管耦合至第二位线，以及多个浮栅晶体管对中的浮栅晶体管具有根据共同随机分布的经随机分布的有效阈值电压；读取电路，具有耦合到第一位线的第一输入和耦合到第二位线的第二输入，其中读取电路被配置为测量多个浮栅晶体管对中的每个浮栅晶体管对的第一浮栅晶体管和第二浮栅晶体管之间的阈值差，并且将所测量的阈值差与预定阈值进行比较；以及写入电路，耦合至多个浮栅晶体管对中的每个浮栅晶体管对的第一浮栅晶体管和第二浮栅晶体管的栅极，其中写入电路被配置为将每个浮栅晶体管对的第一浮栅晶体管和第二浮栅晶体管的有效阈值电压移位，以使得所测量的阈值差大于预定阈值并且在共同随机分布内。

附图说明

通过检查对完全非限制性实现和实施例的详细描述以及附图，本发明的其他优点和特征将变得显而易见，在附图中：

图1A图示了存储器的阈值分布；

图1B图示了存储数据的晶体管的扫描电容显微照片SC；

图2图示了本发明的一个示例实施例；

图3图示了本发明的一个示例实施例；

图4图示了本发明的一个示例实施例；

图5图示了本发明的一个示例实施例；

图6图示了本发明的一个示例实施例；

图7图示了本发明的一个示例实施例；

图8图示了本发明的一个示例实现；

图9图示了本发明的一个示例实现；

图10图示了本发明的一个示例实施例。

具体实施方式

本发明的实现和实施例涉及物理不可克隆功能(PUF)，特别是在包括浮栅晶体管的结构中。

根据一个实施例，差分读取电路还被配置为读取一对浮栅晶体管的逻辑状态，该逻辑状态由该对浮栅晶体管的有效阈值电压的值之间的大于裕度值的差限定。

根据一个实施例，写入电路被配置为将每个不可靠成对的浮栅晶体管的有效阈值电压移位，以便将有效阈值电压之间的差增大到裕度值以上。

根据一个实施例，用于将浮栅晶体管的有效阈值电压移位的写入电路被配置为生成一系列写入脉冲，每个写入脉冲将基本量的电荷注入到浮栅晶体管的浮栅中。

根据一个实施例，差分读取电路被配置为在至少某些写入脉冲之间执行裕度验证，裕度验证包括将成对浮栅晶体管的有效阈值电压的值之间的差与裕度值进行比较。

根据一个实施例，成对浮栅晶体管的集合的逻辑状态旨在形成随机数据序列。

一种集成电路可以包括诸如在后面的实施例中定义的物理不可克隆功能器件、以及被配置为使用密钥来对数据加密的加密器件，密钥有利地包括随机数据序列。

根据另一方面，提供一种过程，该过程包括产生物理不可克隆功能，该产生包括：制造旨在具有相同阈值电压的成对浮栅晶体管的集合；浮栅晶体管的阈值电压的有效值的随机分散形成浮栅晶体管的阈值电压的共同随机分布；测量成对浮栅晶体管的有效阈值电压之间的差，并且标识其有效阈值电压之间的差小于裕度值的所谓的不可靠的成对浮栅晶体管；以受控且受限的方式将每个不可靠的成对中的浮栅晶体管的有效阈值电压移位，使得经移位的阈值电压保持在共同随机分布内。

根据一个实现，共同随机分布是从未被写入的原始浮栅晶体管的阈值电压的分布。

根据一个实现，该过程还包括读取一对浮栅晶体管的逻辑状态，该逻辑状态由该对浮栅晶体管的有效阈值电压的值之间的大于裕度值的差限定。

例如，该移位包括将不可靠的成对中的浮栅晶体管的有效阈值电压之间的差增大到裕度值以上。

根据一个实现，不可靠的成对中的浮栅晶体管中的一个的有效阈值电压的移位包括一系列写入脉冲，每个写入脉冲将基本量的电荷注入到浮栅晶体管的浮栅中。

有利地，该移位包括至少某些写入脉冲之间的裕度验证，裕度验证包括测量成对浮栅晶体管的有效阈值电压的值之间的差，并且将所测量的差与裕度值进行比较。

根据一个实现，成对浮栅晶体管的集合的逻辑状态旨在形成随机数据序列。

加密方法可以有利地包括使用密钥来对数据进行加密，密钥包括使用诸如由后一实现定义的过程获得的随机数据序列。

图1A图示了旨在实现鲁棒的数据保持和数据可读性的常规技术，在该技术中数据由浮栅晶体管阈值电压Vt的水平限定。阈值电压水平通过将正或负电荷注入浮栅来被设置。第一浮栅晶体管具有属于低水平分布D1的阈值电压Vt，低水平分布D1允许定义例如第一逻辑值“1”。第二浮栅晶体管具有属于高水平分布D0的阈值电压Vt，高水平分布D0允许定义例如第二逻辑值“0”。

图1B图示了使用参考图1A呈现的技术来存储数据的浮栅晶体管的扫描电容显微照片SC。如果浮栅晶体管的位置已知，则容易地可提取所存储的数据序列1010。具体而言，可以在图像SC中看到黑圈中的第一浮栅晶体管(其阈值电压属于低水平分布D1)的沟道区域、以及白圈中的第二浮栅晶体管(其阈值电压属于高水平分布D0)的沟道区域。当然这是有问题的。

因此，需要提供物理不可克隆功能结构，其相对于外部变化或老化具有鲁棒性，并且在难以提取的同时可以清楚地区分其数据以用于读出。此外，在现有技术中易于制造该结构将是有益的。

根据一个方面，提供了物理不可克隆功能器件，该器件包括：成对浮栅晶体管的集合，旨在具有相同阈值电压但各自具有属于共同随机分布的有效阈值电压；差分读取电路，被配置为测量成对浮栅晶体管的有效阈值电压之间的差，并且标识其有效阈值电压之间的差小于裕度值的所谓的不可靠的成对浮栅晶体管；以及写入电路，被配置为以受控且受限的方式将每个不可靠的成对中的浮栅晶体管的有效阈值电压移位，使得经移位的阈值电压保持在共同随机分布内。

因此，根据该方面的器件受益于浮栅晶体管数据存储的优点，即，非常好的保持能力、鲁棒性以及被完美表征的制造过程和操作参数。由于有效阈值电压全部属于共同随机分布，因此功能不仅物理不可克隆，而且使用本领域的显微技术无法提取。在不可靠的成对中，有效阈值电压的移位允许保证该技术的可行性，尤其是可以确保可能相等或非常接近的两个有效阈值电压之间的区别。

共同随机分布有利地是从未被写入的原始浮栅晶体管的阈值电压的分布。

图2示出了物理不可克隆功能器件DIS的示例实施例。器件DIS包括成对P的浮栅晶体管FGT1、FGT2的集合ENS。

常规地，浮栅晶体管包括：植入半导体本体中的源极区和漏极区；该本体中位于源极区和漏极区之间的沟道区；以及导电浮栅，其与沟道区绝缘并且与处于该浮栅上面的控制栅极绝缘。浮栅晶体管的阈值电压是在源极区和控制栅极之间的电压，沟道区根据该电压耗尽并导通。

当电荷注入到浮栅中并且被捕获在其中时，浮栅晶体管被写入。电荷根据其符号修改被写入的晶体管的阈值电压，然后进行编程或擦除。

集合ENS的浮栅晶体管FGT1、FGT2旨在具有相同的阈值电压。

如此，例如由于物理制造变量，有效阈值电压(即，阈值电压的实际值)根据随机分散而略有变化。这种类型的分散是普遍的并且本身已知。每个成对的以FGT1引用的浮栅晶体管的有效阈值电压为引用的A1-F1，并且每个成对的以FGT2引用的浮栅晶体管的有效阈值电压为引用的A2-F2。

因此，集合ENS的浮栅晶体管FGT1、FGT2均具有属于共同随机分布的有效阈值电压。

特别地，浮栅晶体管FGT1、FGT2可以有利地保持在原始状态，即，没有电荷注入到其浮栅中。因此，在该特定情况下，共同随机分布是从未被写入的原始浮栅晶体管的阈值电压Vteff的分布。

图3图示了属于集合ENS的浮栅晶体管的扫描电容显微照片。每个浮栅晶体管具有有效阈值电压，有效阈值电压属于原始浮栅晶体管阈值电压Vteff的共同分布。因此，使用当今的显微技术不可能看到阈值电压的值之间有任何区别。

备选地，集合ENS的浮栅晶体管FGT1、FGT2可以可选地全部被编程(即，全部在其浮栅上具有负电荷)或者被擦除(即，已将正电荷注入其浮栅中)。

再次参考图2，器件DIS包括差分读取电路LECT，差分读取电路LECT被配置为测量成对P的浮栅晶体管FGT1、FGT2的有效阈值电压之间的差。

差分读取电路LECT包括两个差分输入，每个成对P的浮栅晶体管FGT1、FGT2特别地经由相应的位线BL1、BL2分别耦合到两个差分输入。

在这方面，现在参考图4和图5。

图4示出了经由相应位线BL1、BL2耦合到一个成对的浮栅晶体管FGT1、FGT2的差分读取电路LECT的实施例的示例。在该示例中，浮栅晶体管FGT1、FGT2属于相应的存储器单元CEL1、CEL2，其中存取浮栅晶体管TA1、TA2经由其漏极连接到浮栅晶体管FGT1、FGT2的源极并且经由其源极连接到接地GND。

通过在相应字线WL1、WL2上传输的信号，存取浮栅晶体管TA1、TA2经由它们的栅极来被控制。如以下将变得清楚，字线WL1、WL2可以可选地对一个成对是公共的，即，电连接或者甚至由同一导电线形成。浮栅晶体管FGT1、FGT2的控制栅极连接到相应的控制栅极线CGL1、CGL2。同样，控制栅极线CGL1、CGL2可以可选地对一个成对的浮栅晶体管是公共的，即，电连接或甚至由同一导电线形成。浮栅晶体管FGT1、FGT2的漏极就其一部分而言连接到相应位线BL1、BL2。

位线BL1允许该成对中的一个浮栅晶体管FGT1耦合到读取放大器AMP的第一输入E1。位线BL2允许该成对中的另一浮栅晶体管FGT2耦合到读取放大器AMP的第二输入E2。

成对P的集合ENS中的其他浮栅晶体管以相同的方式耦合到读取放大器AMP，并且相应的输入开关TBL1、TBL2允许选择期望的成对的位线BL1、BL2。

此外，读取电路LECT包括参考电流发生器IGEN，参考电流发生器IGEN根据相应开关SW1、SW2的位置来生成由第一输入E1或第二输入E2汲取的参考电流IREF。

图5示出了操作中的差分读取电路LECT的实施例的示例。读取放大器AMP被配置为将通过其第一输入E1的电流与通过其第二输入E2的电流之间的差放大。为此，控制输入开关TBL1、TBL2以便将期望的成对浮栅晶体管的位线BL1、BL2耦合。每个浮栅晶体管FGT1、FGT2的存取浮栅晶体管TA1、TA2通过在字线WL1、WL2上传输的电压而导通。同样，通过在控制栅极线CGL1、CGL2上传输的控制栅极电压来控制浮栅晶体管FGT1、FGT2。

因此，该成对中的浮栅晶体管FGT1被放置成使得读取电流I1从第一输入E1流到接地GND。该成对中的另一浮栅晶体管FGT2同样被放置成使得读取电流I2从第二输入E2流到接地GND。

由于读取电流I1、I2表示相应的浮栅晶体管FGT1、FGT2的有效阈值电压，电流I1、I2之间的差表示成对浮栅晶体管FGT1、FGT2的有效阈值电压之间的差。

因此，差分读取电路LECT能够测量成对浮栅晶体管FGT1、FGT2的有效阈值电压之间的差。

此外，由参考电流发生器IGEN之一生成的附加电流IREF可以经由开关SW1、SW2的控制被添加到通过输入E1、E2的电流I1、I2中的一个。在所示示例中，开关SW2闭合并且电流IREF被添加到第二输入E2的电流I2。

这允许相对于某个裕度而测量有效阈值电压之间的差。裕度的值对应于电流IREF，其表示参考电压偏差。特别地，根据差分读取电路LECT的精度来选择裕度值。

现在参考图6，其示出了集合ENS的每个成对中的一个浮栅晶体管FGT1的各种阈值电压值A1、B1、C1、D1、E1、F1的示例，以及每个成对中的相应另一浮栅晶体管FGT2的阈值电压值A2、B2、C2、D2、E2、F2。值A1至F1、A2至F2都属于有效阈值电压Vteff的共同随机分布DST。

根据一个示例实施例的差分读取电路LECT(例如，如参考图4和图5所描述的)还被配置为读取每个成对浮栅晶体管FGT1、FGT2的逻辑状态DAT。逻辑状态DAT由该成对的有效阈值电压值之间的大于裕度值MRG的差来限定。例如，如果X1>X2+MRG，则DAT＝1，并且如果X2>X1+MRG，则DAT＝0，其中X1为值A1至F1中的任一个，并且X2是值A2至F2中的任一个。

因此，使用成对中的两个浮栅晶体管的有效阈值电压的值的随机偏差，以物理上不可克隆的方式获得逻辑状态。假设这些有效阈值电压接近并且属于共同随机分布DST，则无法通过显微检查来区分两个存储数据中的任一个。

将注意，在图中，某些成对阈值电压值C1、C2和E1、E2可能接近并且其偏差小于裕度值MRG。具有这些成对值的成对浮栅晶体管被称为不可靠成对NF。

再次参考图2，差分读取电路LECT被配置为例如使用诸如以上参考图4和图5所述的差分测量来标识属于所谓的不可靠成对NF的成对P的浮栅晶体管。如果浮栅晶体管的有效阈值电压之间的差小于裕度值(例如，如上参考图4和图5所述的裕度值MRG)，则成对P的浮栅晶体管FGT1、FGT2被称为是不可靠的。

器件DIS最后包括写入电路ECR，写入电路ECR尤其能够生成写入脉冲IMP。

写入脉冲IMP被配置为获得用于对浮栅晶体管进行软编程的状况，以便经由将热载流子注入到浮栅中来增加浮栅晶体管的阈值电压值。

换言之，与其中漏极浮栅电压为大约8至12伏的常规EEPROM存储器擦除或编程脉冲相反，写入脉冲IMP受到限制，使得漏极浮栅电压例如为大约4.5到5伏。

此外，控制写入脉冲的生成，即，例如这包括检查相位以便调节脉冲的生成。在这方面，可以参考下面参考图9描述的示例实现。

因此，与创建了其阈值电压严格不同的两个种群的浮栅晶体管(例如，如图1A所示)的常规编程和擦除相反，受控且受限的写入脉冲IMP允许阈值电压略微移位，以使得新移位的阈值电压被合理地认为属于同一共同随机分布。

在这方面，参考图7，其返回图6所示的示例，每个不可靠成对NF中的一个浮栅晶体管的有效阈值电压C2和E1已移位到经移位的值C2’、E1’。

写入电路ECR被配置为将每个不可靠成对NF中的浮栅晶体管的有效阈值电压C2、E1移位，以便将有效阈值电压之间的差增大到裕度值MRG以上。

这允许由该成对的有效阈值电压的值之间的大于裕度值MRG的差限定的逻辑状态DAT能够在被标识为不可靠成对NF的成对中被可靠地读取。

当然，从理论上讲，这意味着将初始分布DST略微修改为移位的分布DST’。这样，可以合理地认为移位的值C2’和E1’属于初始共同分布(即，在制造时获得的共同随机分布DST)。特别地，与常规编程的晶体管的阈值电压分布D1和常规擦除的晶体管的阈值电压分布D0(也对应于图1A)相比，分布DST和DST’非常相似并且被认为是相同的。

换言之，写入电路ECR被配置为在共同随机分布DST内以受控且受限的方式来将每个不可靠成对NF中的浮栅晶体管的有效阈值电压移位。

在任何情况下，只要无法使用扫描显微技术区分出经移位的阈值电压的值，就可以认为它们位于共同随机分布DST内。

可以通过显微镜来区分分布D1、D0的已编程和擦除晶体管的种群，但是无法区分初始分布DST和经移位的分布DST’的浮栅晶体管的种群。

图8示出了特别是包括产生物理不可克隆功能的过程的实现的示例。某些参考与上面描述的图2至图7有关。

该过程包括步骤71：制造成对P的浮栅晶体管FGT1、FGT2的集合ENS。浮栅晶体管的制造是相同的，使得所制造的浮栅晶体管旨在具有相同的阈值电压。

例如，如此制造的晶体管旨在具有从未被写入的原始浮栅晶体管的阈值电压。

该过程包括浮栅晶体管的阈值电压Vteff的有效值的随机分散72。分散尤其是由于物理制造变量而导致并且因此至少部分地在制造步骤71中直接完成。有效值的分散形成了集合ENS的浮栅晶体管的阈值电压的共同随机分布DST。

可以设想在专用步骤中或在制造步骤71中实现增强随机分散的状况。

该过程包括步骤73：测量成对浮栅晶体管的有效阈值电压Vteff之间的差，以及标识74被认为是不可靠成对NF的成对浮栅晶体管，不可靠成对NF的有效阈值电压之间的差小于裕度值MRG。

最后，该过程包括在共同随机分布DST内以受控且受限的方式移位75每个不可靠成对NF中的浮栅晶体管的有效阈值电压。

实现移位75以便将不可靠成对NF中的浮栅晶体管的有效阈值电压之间的差增大到裕度值MRG以上。

现在参考图9，图9图示了移位75的实现的示例。在该示例中，有效阈值电压的移位75包括一系列写入脉冲751。每个写入脉冲751将基本电荷量注入到其阈值电压要被移位的浮栅晶体管的浮栅中。在该序列中，在至少某些写入脉冲751之间执行裕度验证(752、753)。裕度验证包括在一个或多个写入脉冲751之后，测量752成对浮栅晶体管的有效阈值电压的值之间的差，然后将所测量的差与裕度值MRG进行比较753。

如果所测量的差752小于裕度值MRG(nok)，则将包括写入脉冲751和裕度验证752、753的新周期添加到序列。

当所测量的差752大于或等于裕度值MRG(ok)时，则移位75结束754。借助于写入脉冲751序列中的裕度验证752、753，阈值电压以受控方式被移位，以便不使得阈值电压值位于制造时获得的共同随机分布DST之外。

再次参考图8，该过程还可以包括步骤76：读取成对浮栅晶体管的逻辑状态DAT，该逻辑状态由该成对的有效阈值电压Vteff的值之间的大于裕度值MRG的差限定。

因此在成对P的浮栅晶体管FGT1、FGT2的集合ENS中形成的逻辑状态DAT可以例如旨在形成随机数据序列。

图10示出了例如使用诸如以上参考图8和图9所描述的过程获得的集成电路CI，集成电路CI包括诸如以上参考图2至图7所描述的物理不可克隆功能器件DIS。

在器件DIS中，成对P的浮栅晶体管FGT1、FGT2的集合ENS的逻辑状态DAT因此旨在形成随机数据序列。

在该示例中，集成电路CI能够执行加密方法，加密方法包括使用密钥K来对CFR数据DNC进行加密，密钥K包括形成并存储在成对浮栅晶体管的集合ENS中的随机数据序列。

并入集成电路CI中的加密电路CFR被配置为使用密钥K来对数据DNC进行加密。

此外，集成电路CI可以包括非易失性存储器NVM，非易失性存储器NVM包括各自具有有利地在与成对P的浮栅晶体管FGT1、FGT2的集合ENS相同的制造步骤71中制造的浮栅状态晶体管的存储器单元。

总之，已提出了其中通过属于同一分布的两条信息之间的相对差来限定逻辑状态的物理不可克隆功能技术。无法使用现有技术方法(扫描电容显微镜(SCM)或扫描电子显微镜(SEM))来提取数据。该技术不需要特定且专用的过程。

此外，本发明不限于这些实施例，而是涵盖例如其所有变型，即使以上参考图4和图5描述的示例实施例涉及电流模式差分读取放大器，但是差分读出也可以在电压模式下执行，或者实际上即使图6和图7中所示的移位方向是增大，也可以通过注入相反符号的电荷来实现减小。