阅读说明：本技术 存储单元、晶体管的制备方法及存储单元的制备方法 (Memory cell, preparation method of transistor and preparation method of memory cell ) 是由 陈静 吕迎欢 王硕 葛浩 谢甜甜 于 2020-04-22 设计创作，主要内容包括：本申请实施例提供了一种存储单元、晶体管的制备方法及存储单元的制备方法,其中,该存储单元是通过第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第七晶体管和第八晶体管,这八个晶体管的电性连接得到的具有特定功能的存储单元。本发明公开的存储单元相较于现有技术中的存储单元,在传统六管单元的基础上加入两个晶体管,以牺牲较小单元面积的情况下提升单元抗单粒子能力；该存储单元中的晶体管均采用“工”字型的栅氧层和金属栅结构,可有效抑制总剂量效应引起的上下边角漏电及侧壁漏电和寄生晶体管效应。此外,该存储单元不仅可以在抗单粒子效应能力上得到提高,还可以在存储数据的稳定性上得到增加。(The embodiment of the application provides a memory cell, a preparation method of a transistor and a preparation method of the memory cell, wherein the memory cell is a memory cell with a specific function obtained by electrically connecting a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a sixth transistor, a seventh transistor and an eighth transistor. Compared with the memory cell in the prior art, the memory cell disclosed by the invention has the advantages that two transistors are added on the basis of the traditional six-tube cell, so that the single particle resistance of the cell is improved under the condition of sacrificing small cell area; the transistors in the storage unit all adopt I-shaped gate oxide layers and metal gate structures, and can effectively inhibit the upper and lower corner electric leakage, the side wall electric leakage and the parasitic transistor effect caused by the total dose effect. In addition, the memory cell can not only improve the single event effect resistance, but also increase the stability of stored data.)

存储单元、晶体管的制备方法及存储单元的制备方法

技术领域

本发明涉及集成电路领域，尤其涉及一种存储单元、晶体管的制备方法及存储单元的制备方法。

背景技术

一般，在计算机系统中，常常使用的随机存储内存可分为Dynamic Random AccessMemory(DRAM，动态随机存储内存)和Static RAM(SRAM，静态随机存储内存)两种，DRAM与SRAM的差异在于，DRAM需要由存储器控制电路按一定周期对存储器刷新，以维持数据的保存，而SRAM在计算机系统运行的过程中无需刷新电路也能保存内部存储的数据。因此，由于SRAM具有良好性能而被广泛应用。

现有技术中存在的传统存储单元为六管静态存储单元，图1是一种六管静态存储单元的电路示意图，图中包括第一晶体管T₁、第二晶体管T₂、第三晶体管T₃、第四晶体管T₄、第五晶体管T₅和第六晶体管T₆，其中，T₁和T₃构成一个反相器，T₂和T₄构成一个反相器，两个反相器连接构成一个锁存器，T₅和T₆作为选择通过管，用于实现数据的读写和存储。现有的六管静态存储单元虽然可以存储数据，但是其抗单粒子效应能力较弱，当应用于航空航天等特殊领域时，由于辐照引起的单粒子效应会引起存储数据的错误，进而会造成重大损失，因此进行抗单粒子加固势在必得。

发明内容

本发明提供一种存储单元、晶体管的制备方法及存储单元的制备方法，能够提高存储单元的抗单粒子效应能力，能够增强存储单元的稳定性。

本申请实施例提供一种存储单元,该存储单元包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；

第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管中栅极均将沟道与场氧隔离；

第一晶体管的第一端与第二晶体管的第一端连接，第一晶体管的第二端与第三晶体管的第一端连接，第一晶体管的第三端与第五晶体管的第一端连接；

第二晶体管的第二端与第四晶体管的第一端连接，第二晶体管的第三端与第六晶体管的第一端连接；

第三晶体管的第三端与第五晶体管的第二端连接，以及与第二晶体管的第三端连接；

第四晶体管的第三端与第六晶体管的第二端连接，以及与第一晶体管的第三端连接；

第七晶体管的第一端与第三晶体管的第三端连接；

第八晶体管的第一端与第四晶体管的第三端连接。

进一步地，该单元还包括：字线、第一位线和第二位线；

第一晶体管的第一端与字线连接，第二晶体管的第一端与字线连接，第七晶体管的第二端与字线连接，第八晶体管的第二端与字线连接；

第七晶体管的第三端与第一位线连接；

第八晶体管的第三端与第二位线连接。

本申请实施例中的存储单元能够作为静态随机存储器的存储单元。

进一步地，第三晶体管的第二端上拉接电源；第四晶体管的第二端上拉接电源。

进一步地，第五晶体管的第三端接地；第六晶体管的第三端接地。

进一步地，第一晶体管和第二晶体管均为N型场效应晶体管。

进一步地，第三晶体管和第四晶体管均为P型场效应晶体管。

进一步地，第五晶体管和第六晶体管均为N型场效应晶体管。

进一步地，第七晶体管和第八晶体管均为N型场效应晶体管，第七晶体管和第八晶体管均为选通管。

相应地，本申请实施例还提供了一种存储单元中晶体管的制备方法，包括：

获取SOI基底，所述SOI基底包括衬底、埋氧层和顶层硅膜；

对所述顶层硅膜进行刻蚀处理形成浅沟槽隔离结构；所述浅沟槽隔离结构用于隔离出所述晶体管中的有源区；

对所述有源区进行第一掺杂形成沟道所需掺杂类型；所述第一掺杂包括N型掺杂或P型掺杂中的任意一种；

在所述有源区上制备形成栅氧层；所述栅氧层的形状为“工”字型；

在所述有源区上定义出源端区域和漏端区域；对所述源端区域和所述漏端区域进行与所述第一掺杂类型相反的第二掺杂形成源端和漏端；

在所述栅氧层上制备形成金属栅层；所述金属栅层的形状与所述栅氧层的形状一致；

将所述源端、所述漏端和所述金属栅层分别引出。

相应地，本申请实施例还提供了一种存储单元的制备方法，包括以下步骤：

获取SOI基底，所述SOI基底包括衬底、埋氧层和顶层硅膜；

对所述顶层硅膜进行刻蚀处理形成浅沟槽隔离结构；所述浅沟槽隔离结构用于隔离出所述存储单元中的有源区；

在所述有源区的第一区域制备形成第一晶体管、第五晶体管和第七晶体管，在所述有源区的第二区域制备形成第三晶体管和第四晶体管，在所述有源区的第三区域制备形成第二晶体管、第六晶体管和第八晶体管；

其中，所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为N型场效应晶体管，所述第三晶体管和所述第四晶体管均为P型场效应晶体管；

所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的栅氧层和金属栅层的形状均为“工”字型；

制作金属过孔及相应金属连线，制备形成所述存储单元。

实施本发明实施例，具有如下有益效果：

本发明公开的存储单元相较于现有技术中的存储单元，在传统六管单元的基础上加入两个晶体管(第一晶体管和第二晶体管)，以牺牲较小单元面积的情况下提升单元抗单粒子能力；该存储单元中的晶体管均采用“工”字型的栅氧层和金属栅结构，可有效抑制总剂量效应引起的上下边角漏电及侧壁漏电和寄生晶体管效应。此外，该存储单元不仅可以在抗单粒子效应能力上得到提高，还可以在存储数据的稳定性上得到增加。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。

图1是本申请实施例所提供的现有技术中一种六管静态存储单元的电路示意图；

图2是本申请实施例所提供的一种存储单元的电路示意图；

图3是本申请实施例所提供的一种存储单元中晶体管的有源区进行掺杂后的俯视示意图；

图4为本申请实施例所提供的一种存储单元的有源区的各个区域中晶体管的分布示意图；

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例作进一步地详细描述。显然，所描述的实施例仅仅是本申请实施例的一个实施例，而不是全部的实施例。基于本申请实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，此处所称的“实施例”是指可包含于本申请实施例至少一个实现方式中的特定特征、结构或特性。在本申请实施例的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”、“第四”、“第五”、“第六”、“第七”和“第八”的特征可以明示或者隐含的包括一个或者更多个该特征。并且，术语“第一”、“第二”、“第三”、“第四”、“第五”、“第六”、“第七”和“第八”是用于区别类似对象，而不用于描述特定的顺序或者先后顺序，应该理解这样的使用数据在适当的情况下可以互换。此外，术语“包括”以及其任何形式的变形，意图在于不排他的包括，例如，包含了一系列的器件，不必限于清楚地列出哪些器件，而是可包括没有清楚地列出的或对于这里的单元固有的器件。

请参阅图2，其所示为本申请实施例所提供的一种存储单元的电路示意图，图中包括：第一晶体管1、第二晶体管2、第三晶体管3、第四晶体管4、第五晶体管5、第六晶体管6、第七晶体管7和第八晶体管8，第一晶体管1、第二晶体管2、第三晶体管3、第四晶体管4、第五晶体管5、第六晶体管6、第七晶体管7和第八晶体管8中栅极均将沟道与场氧隔离，第一晶体管1的第一端11与第二晶体管2的第一端21连接，第一晶体管1的第二端12与第三晶体管3的第一端31连接，第一晶体管1的第三端13与第五晶体管5的第一端51连接，第二晶体管2的第二端22与第四晶体管4的第一端41连接，第二晶体管2的第三端23与第六晶体管6的第一端61连接，第三晶体管3的第二端32上拉接电源，第三晶体管3的第三端33与第五晶体管5的第二端52连接，以及与第二晶体管2的第三端23连接，第四晶体管4的第二端42上拉接电源，第四晶体管4的第三端43与第六晶体管6的第二端62连接，以及与第一晶体管1的第三端13连接，第五晶体管5的第三端53接地，第六晶体管6的第三端63接地，第七晶体管7的第一端71与第三晶体管3的第三端33连接，第八晶体管8的第一端81与第四晶体管4的第三端43连接。

本申请实施例中，该存储单元还包括字线WL、第一位线BL和第二位线BLB。其中，第一晶体管1的第一端11与字线WL连接，第二晶体管2的第一端21与字线WL连接，第七晶体管7的第二端72与字线WL连接，第八晶体管8的第二端82与字线WL连接，第七晶体管7的第三端73与第一位线BL连接，第八晶体管8的第三端83与第二位线BLB连接。

本申请实施例中，第一晶体管1和第二晶体管2均为N型场效应晶体管，第三晶体管3和第四晶体4管均为P型场效应晶体管，第五晶体管5和第六晶体管6均为N型场效应晶体管，第七晶体管7和第八晶体管8均为N型场效应晶体管，且第七晶体管7和第八晶体管均为选通管，用于实现数据的存储。

本申请实施例提供的存储单元相较于现有技术中存储单元，在传统六管单元的基础上加入两个N型晶体管(第一晶体管1和第二晶体管2)，以牺牲较小单元面积的情况下提升单元抗单粒子能力；该存储单元中的晶体管均采用“工”字型的栅氧层和金属栅结构，可有效抑制总剂量效应引起的上下边角漏电及侧壁漏电和寄生晶体管效应。此外，该存储单元不仅可以在抗单粒子效应能力上得到提高，还可以在存储数据的稳定性上得到增加。

下面基于图2所示的存储单元介绍几种存储单元工作状态的实施方式。预设存储单元处于保持状态，即字线WL处于“0”状态，通过高能粒子轰击存储单元中的晶体管，第三晶体管3、第四晶体管4、第五晶体管5和第六晶体管构成两个反相器，存储单元内部敏感节点为两个反相器中四个晶体管的漏极端，在一种存储条件下能够引起反转的是其中两个晶体管的漏极端。假设Q点为高电平，QB点为低电平。此时，敏感节点为第五晶体管5和第二晶体管2的漏极反偏结。

一种可选的实施方式中，高能粒子轰击第五晶体管5，第五晶体管5产生瞬态电流拉低Q点的电压，由于第二晶体管2处于关闭状态，可以看作阻值非常大的电阻，使得Q2点的电压缓慢减小，QB点的电压缓慢增大，从而可以加大反馈回路的延时，同时，由于第一晶体管1也处于关闭状态，QB2点维持原先的低电压，使得第三晶体管3导通，实现对Q点的充电，进而可以大大提高存储单元1到0的抗翻转能力。

另一种可选的实施方式中，高能粒子轰击第四晶体管4，第四晶体管4产生瞬态电流使得QB点电势升高，进而第五晶体管5导通并对Q点进行放电操作，由于第二晶体管2处于关闭状态，可以看作阻值非常大的电阻，使得Q2点的电压缓慢减小，从而可以加大反馈回路的延时，可以提高存储单元0到1的翻转能力。

基于图2所描述的存储单元介绍该存储单元中单个晶体管的制备方法，该制备方法包括以下步骤：

获取SOI基底，所述SOI基底包括衬底、埋氧层和顶层硅膜；

对所述顶层硅膜进行刻蚀处理形成浅沟槽隔离结构；所述浅沟槽隔离结构用于隔离出所述晶体管中的有源区；

对所述有源区进行第一掺杂形成沟道所需掺杂类型；所述第一掺杂包括N型掺杂或P型掺杂中的任意一种；

在所述有源区上制备形成栅氧层；所述栅氧层的形状为“工”字型；

在所述有源区上定义出源端区域和漏端区域；对所述源端区域和所述漏端区域进行与所述第一掺杂类型相反的第二掺杂形成源端和漏端；

在所述栅氧层上制备形成金属栅层；所述金属栅层的形状与所述栅氧层的形状一致；其中，存储单元中单个的晶体管的俯视示意图如图3所示。从图3中可以金属栅层的形状为“工”字型，其中加斜线填充的部分为金属栅层，无填充的部分分别为晶体管的源端和漏端。

将所述源端、所述漏端和所述金属栅层分别引出。

本申请实施例中，当第一掺杂为N型掺杂，第二掺杂为P型掺杂，则获得的是P型场效应晶体管，当第一掺杂为P型掺杂，第二掺杂为N型掺杂，则获得的是N型场效应晶体管，在实际存储单元的制备中，可以根据需要调整工艺获得所需的晶体管。

本申请实施例中，金属栅层的形状与所述栅氧层的形状采用“工”字型，有源区进行第二掺杂时可以使得栅氧层下的有源区的掺杂得以保留，从而在沟道两侧形成有源区，可有效抑制总剂量效应引起的上下边角漏电及侧壁漏电和寄生晶体管效应，提高抗总电离辐射剂量效应的能力。

基于图2所描述的存储单元介绍该存储单元的制备方法，包括以下步骤：

获取SOI基底，所述SOI基底包括衬底、埋氧层和顶层硅膜；

对所述顶层硅膜进行刻蚀处理形成浅沟槽隔离结构；所述浅沟槽隔离结构用于隔离出所述存储单元中的有源区；

在所述有源区的第一区域制备形成第一晶体管、第五晶体管和第七晶体管，在所述有源区的第二区域制备形成第三晶体管和第四晶体管，在所述有源区的第三区域制备形成第二晶体管、第六晶体管和第八晶体管；

其中，所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为N型场效应晶体管，所述第三晶体管和所述第四晶体管均为P型场效应晶体管；

所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的栅氧层和金属栅层的形状均为“工”字型；图3为存储单元中单个的晶体管的有源区进行掺杂后的俯视示意图，从图3中可以金属栅层的形状为“工”字型，其中加斜线填充的部分为金属栅层，无填充的部分分别为晶体管的源端和漏端。

制作金属过孔及相应金属连线，制备形成所述存储单元。、

本申请实施例中的单个晶体管的制备工艺原理能够应用于存储单元中晶体管的制备中。

本申请实施例中，该存储单元采用22nm的FDSOI(全耗尽SOI)工艺制备形成，其制备步骤详细介绍如下：

获取SOI基底，所述SOI基底包括衬底、埋氧层和顶层硅膜；

对所述顶层硅膜进行刻蚀处理形成浅沟槽隔离结构；所述浅沟槽隔离结构用于隔离出所述存储单元中的有源区；

在所述有源区的第一区域定义制备第一晶体管、第五晶体管和第七晶体管，在所述有源区的第二区域定义制备第三晶体管和第四晶体管，在所述有源区的第三区域制备第二晶体管、第六晶体管和第八晶体管，且所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为N型场效应晶体管，所述第三晶体管和所述第四晶体管均为P型场效应晶体管：

对所述有源区的第一区域进行P型掺杂分别形成第一晶体管、第五晶体管和第七晶体管的沟道；对所述有源区的第二区域进行N型掺杂分别形成第三晶体管和第四晶体管的沟道；对所述有源区的第三区域进行P型掺杂分别形成第二晶体管、第六晶体管和第八晶体管的沟道，所述第一区域、所述第二区域和所述第三区域为同一平面的三个区域；

分别制备形成所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的栅氧层；栅氧层的形状为“工”字型；

分别定义出所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的源端区域和漏端区域；

对所述第一区域和所述第三区域进行N型掺杂，对所述第二区域进行P型掺杂以形成所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的源端和漏端；

在栅氧层上制备形成金属栅层；所述金属栅层的形状与所述栅氧层的形状一致；

将各个晶体管的源端、漏端和金属栅层引出；

制作金属过孔及相应金属连线，制备形成所述存储单元。

其中，基于该存储单元制备方法制备的存储单元中的有源区的各个区域中晶体管的位置分布图如图4所示，从左到右依次为第一区域、第二区域和第三区域；

需要说明的是：上述本申请实施例先后顺序仅仅为了描述，不代表实施例的优劣，且上述本说明书特定实施例进行了描述，其他实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或者步骤可以按照不同于实施例中的顺序来执行并且能够实现期望的结果。另外，在附图中描绘的过程不一定要求示出特定顺序或者连续顺序才能够实现期望的结果。在某些实施方式中，多任务并行处理也是可以实现的。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的均为与其他实施例的不同之处。

本领域普通技术人员可以理解实现上述实施例的全部或者部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读介质中。

以上所述是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请实施例的保护范围。