阅读说明：本技术 一种三维存储器及制造方法 (Three-dimensional memory and manufacturing method ) 是由 左青云 赵宇航 李铭 于 2020-05-19 设计创作，主要内容包括：本发明公开了一种三维存储器,包括：形成在衬底上的多层水平导电电极,以及形成在所述水平导电电极之间的隔离介质层；所述水平导电电极之间竖直设有两个多层结构,两个所述多层结构的内侧设有竖直导电电极,所述多层结构由外而内包括选通管材料层、中间导电电极和存储材料层,所述水平导电电极连接所述选通管材料层,所述竖直导电电极连接所述存储材料层,所述隔离介质层从外侧将所述选通管材料层和中间导电电极隔断。本发明与CMOS工艺兼容,能够实现垂直三维1S1R存储器件,有效提升存储器密度,并有利于降低成本。本发明还公开了一种三维存储器制造方法。(The invention discloses a three-dimensional memory, comprising: the device comprises a substrate, a plurality of layers of horizontal conductive electrodes formed on the substrate, and an isolation medium layer formed between the horizontal conductive electrodes; the horizontal conductive electrode is vertically provided with two multilayer structures, the inner sides of the multilayer structures are provided with vertical conductive electrodes, the multilayer structures comprise a gate tube material layer, a middle conductive electrode and a storage material layer from outside to inside, the horizontal conductive electrode is connected with the gate tube material layer, the vertical conductive electrode is connected with the storage material layer, and an isolation medium layer is used for isolating the gate tube material layer from the outside and the middle conductive electrode. The invention is compatible with CMOS technology, can realize a vertical three-dimensional 1S1R memory device, effectively improves the density of the memory and is beneficial to reducing the cost. The invention also discloses a manufacturing method of the three-dimensional memory.)

一种三维存储器及制造方法

技术领域

本发明涉及半导体集成电路技术领域，特别是涉及一种三维存储器及制造方法。

背景技术

存储器是现代信息技术的核心部件之一，全球市场已超700亿美元。大数据时代所需存储和处理的数据量每年以约60％的速度递增，2020年将达到40ZB。因此亟需发展高速、高密度、低功耗的存储技术，并扩展其存储-逻辑融合功能，发展高效的计算系统。

随着大数据时代的到来，以平面微缩方式来提高海量数据存储密度的二维架构，已远不能满足数据爆炸式增长对存储器高密度和高容量的需求，三维集成已逐渐成为未来存储技术的主流发展趋势。

目前，市面上主要的三维存储器是3D NAND Flash，主流技术是64-96层。预计128层的3D NAND Flash也将很快面世，并得到大规模应用。

随着集成电路随摩尔定律不断发展，CPU等信号处理芯片的速度也越来越快，但主流存储器的工作速度却无法实现对应的工作速度的提高。因此“存储墙”的问题日益显现并加剧。研发速度更快、功耗更低、密度更高的存储器迫在眉睫，其中各类新型存储器被寄予厚望。

新型存储器具有功耗低、速度快等优点，且可以进行三维集成。常见的三维集成方式包括平面堆叠三维集成方式和垂直三维集成方式。其中，垂直三维集成方式由于其能够使用更少的光罩实现三维集成，因此在较多层数集成时具有明显的优势。由于交叉阵列中存在漏电通道串扰，因此需要将存储器件和选通器件串联形成一个选通管、一个存储器件(one selector one resistor，1S1R)的1S1R单元，或者制备具有自选通的自选择存储器件。

对于1S1R存储单元，在含有选通材料层02的选通管和含有存储材料层04的存储器件之间设有一个金属电极(电极二)03，在整个单元两侧还分别设有一个金属电极(电极一、电极三)01、05，如图10所示。因此在现有技术中，一般通过平面堆叠三维集成，如英特尔和镁光公司发布的“3D-Xpoint”。如果采用垂直三维集成，其中间的金属电极(电极二)03由于难以图形化，将使得器件在阵列中无法正常工作。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种三维存储器及制造方法，以解决现有1S1R单元结构无法进行垂直三维集成的问题，实现高密度三维存储器，降低成本。

为实现上述目的，本发明的技术方案如下：

一种三维存储器，包括：

形成在衬底上的多层水平导电电极，以及形成在所述水平导电电极之间的隔离介质层；所述水平导电电极之间竖直设有两个多层结构，两个所述多层结构的内侧设有竖直导电电极，所述多层结构由外而内包括选通管材料层、中间导电电极和存储材料层，所述水平导电电极连接所述选通管材料层，所述竖直导电电极连接所述存储材料层，所述隔离介质层从外侧将所述选通管材料层和中间导电电极隔断。

进一步地，由所述水平导电电极、选通管材料层和中间导电电极组成选通管，由所述中间导电电极、存储材料层和竖直导电电极组成存储单元，所述选通管与所述存储单元通过所述中间导电电极相串联。

进一步地，所述存储材料层包括阻变存储材料层或相变存储材料层。

进一步地，所述隔离介质层材料包括固体隔离介质或气体隔离介质。

进一步地，所述衬底与所述多层水平导电电极之间设有绝缘介质层。

进一步地，所述多层水平导电电极上设有保护介质层，所述保护介质层被所述多层结构所隔断。

一种三维存储器制造方法，包括以下步骤：

步骤S01：提供一衬底，在所述衬底上交替形成多层水平导电电极和牺牲介质层；

步骤S02：向下形成穿过所述多层水平导电电极和牺牲介质层的沟槽；

步骤S03：沿所述沟槽内壁依次形成选通管材料层、中间导电电极和存储材料层，构成多层结构，并在所述存储材料层上形成竖直导电电极；

步骤S04：去除所述牺牲介质层；

步骤S05：继续去除与所述牺牲介质层交界处的所述选通管材料层和中间导电电极材料，形成竖直方向上相互隔离的选通管结构；

步骤S06：在所述水平导电电极之间填充形成隔离介质层。

进一步地，所述存储材料层包括阻变存储材料层或相变存储材料层。

进一步地，步骤S06中，通过在所述水平导电电极之间填充固体隔离介质或气体隔离介质，形成隔离介质层。

进一步地，采用化学刻蚀或者远程等离子体刻蚀的方式，去除步骤S04中的所述牺牲介质层和步骤S05中的所述选通管材料层和中间导电电极材料。

从上述技术方案可以看出，本发明通过去除水平方向上互相隔离的多层水平导电电极之间的牺牲介质层材料后，进一步去除多余的选通材料和中间电极，以形成竖直方向上相互隔离的多层存储层，实现三维存储器结构，尤其是垂直三维RRAM或PCRAM器件结构，并可与CMOS工艺兼容，从而有效提升了存储器密度，因此非常有利于降低成本。

附图说明

图1是本发明一较佳实施例的一种三维存储器结构示意图。

图2是本发明一较佳实施例的一种三维存储器制造方法流程示意图。

图3-图9是本发明一较佳实施例的制造一种三维存储器时的工艺步骤示意图。

图10是一种1S1R存储器单元结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参考图1，图1是本发明一较佳实施例的一种三维存储器结构示意图。如图1所示，本发明的一种三维存储器，可包括：

硅衬底01；

形成在硅衬底01上的多层水平导电电极031～033，以及形成在各层水平导电电极031～033之间的隔离介质层111～112。

本实施例中显示在硅衬底01上设有三层水平导电电极031～033，以及设于三层水平导电电极031～033之间的两层隔离介质层111～112。

此外，在硅衬底01与多层水平导电电极031～033的最下一层水平导电电极031之间还可设有绝缘介质层02，在多层水平导电电极031～033的最上一层水平导电电极033之上还可设有保护介质层05。

其中，各层水平导电电极031～033以及隔离介质层111～112(包括保护介质层05)被竖直设置的一至多个U形的多层结构07～09所间隔(图示为两个U形的多层结构07～09)。U形多层结构07～09的上端可与保护介质层05的表面相平齐；U形多层结构07～09的下端位于绝缘介质层02上。

请参考图1。在多层结构07～09的U形内部设有竖直导电电极10。其中，各层水平导电电极031～033的一端与多层结构07～09的外侧相连接；竖直导电电极10与多层结构07～09的内侧相连接。

实际上，在多层结构07～09的U形的竖直两侧上分别构成了一个多层结构07～09，即各层水平导电电极031～033以及隔离介质层111～112(包括保护介质层05)是被竖直设置的两个多层结构07～09所间隔。两个多层结构07～09的内侧设有竖直导电电极10，所述水平导电电极连接两个多层结构07～09的外侧，竖直导电电极10连接两个多层结构07～09的内侧。

本实施例中，两个竖直设置的多层结构07～09的下端之间可通过其各层材料的延伸而相连，从而形成一个U形的多层结构07～09。但不限于此，两个竖直设置的多层结构07～09的下端之间也可断开。

多层结构07～09由外而内包括选通管材料层07、中间导电电极08和存储材料层09。

其中，由水平导电电极031～033、选通管材料层07和中间导电电极08组成选通管，由中间导电电极08、存储材料层09和竖直导电电极10组成存储单元，选通管与存储单元通过中间导电电极08相串联。

存储材料层09可包括阻变存储材料层或相变存储材料层。

水平导电电极031～033连接选通管材料层07，竖直导电电极10连接存储材料层09。

多层结构07～09被隔离介质层111～112所隔断。两层隔离介质层111、112从外侧穿入选通管材料层07和中间导电电极08，从而将选通管材料层07和中间导电电极08隔断为三段；其中每一段选通管材料层07分别与对应一层的水平导电电极031、032、033的一端相连接。由于选通管材料层07和中间导电电极08在竖直方向上被两层隔离介质层111、112的一端所隔离，因此，形成了在竖直方向上互相隔离和独立的三个选通管。

作为可选的实施方式，隔离介质层111～112材料可包括绝缘固体隔离介质或气体隔离介质。

下面通过具体实施方式并结合附图，对本发明的一种三维存储器制造方法进行详细说明。

请参考图2，并结合参考图3-图9，图2是本发明一较佳实施例的一种三维存储器制造方法流程示意图，图3-图9是本发明一较佳实施例的制造一种三维存储器时的工艺步骤示意图。如图2所示，本发明的一种三维存储器制造方法，可用于制作上述例如图1的一种三维存储器结构，并可包括以下步骤：

步骤S01：提供一衬底，在衬底上交替形成多层水平导电电极和牺牲介质层。

请参考图3。可采用一个硅片衬底01，先在硅衬底01上淀积形成一层绝缘介质层02。

然后，再在绝缘介质层02上依次淀积水平导电电极031～033材料和牺牲介质层041～042材料，形成例如三层水平导电电极031～033和两层牺牲介质层041～042，三层水平导电电极031～033互相间通过牺牲介质层041～042相隔离。最后，在第三层水平导电电极033上面再淀积一层保护介质层05。

衬底01可以是已经完成所需处理电路制造的硅片，然后再开始在上面进行存储器制造。

本实施例中，可采用一个12英寸硅片作为衬底01，在硅片衬底01上可先淀积800～1200埃，例如1000埃的二氧化硅，作为绝缘介质层02。

接着，再依次淀积水平导电电极031～033材料和牺牲介质层041～042材料。

本实施例中，可淀积200～400埃，例如300埃的TiN作为水平导电电极031～033材料，并可淀积400～600埃，例如500埃的非晶硅(a-Si)作为牺牲介质层041～042材料。最后，可淀积900～1100埃，例如1000埃的二氧化硅作为保护介质层05，形成在水平方向上互相隔离的三层水平导电电极031～033。

步骤S02：向下形成穿过多层水平导电电极和牺牲介质层的沟槽。

请参考图4。可采用光刻和刻蚀工艺，对三层水平导电电极031～033进行刻蚀，在三层水平导电电极031～033中形成沟槽06。

本实施例中，采用干法刻蚀对多层薄膜中的保护介质层05、牺牲介质层041～042、水平导电电极031～033进行刻蚀，并停止在绝缘介质层02上。从而水平方向的三层水平导电电极031～033被图形化，并作为存储器的其中一个电极端子。

步骤S03：沿沟槽内壁依次形成选通管材料层、中间导电电极和存储材料层，形成多层结构，并在存储材料层上形成竖直导电电极。

请参考图5。在沟槽06中依次淀积选通管材料层07、中间导电电极08和存储材料层09，作为多层结构07～09的组成部分。

然后，继续淀积竖直导电电极10材料，并去除表面多余的多层结构07～09材料和竖直导电电极10材料，形成U形的多层结构07～09，和位于多层结构07～09的U形内的竖直导电电极10。竖直导电电极10作为存储器的第二个电极端子与存储材料层09相连。

本实施例中，采用ALD淀积5～15纳米，例如10纳米的氧化钛作为选通管材料层07；接着，采用ALD淀积5～15纳米，例如10纳米的Co作为中间导电电极08；接着，再采用ALD淀积5～15纳米，例如10纳米的氧化铪作为存储材料层09，形成多层结构07～09；最后采用PVD淀积TiN作为竖直导电电极10，将沟槽06填充满。之后，采用CMP工艺去除结构表面多余的多层结构07～09材料和竖直导电电极10材料。

步骤S04：去除牺牲介质层。

请参考图6。可采用化学刻蚀或者远程等离子体刻蚀的方法，去除三层水平导电电极031～033之间的两层牺牲介质层041～042。

本实施例中，采用氟化氙气体刻蚀去除非晶硅牺牲介质层041～042材料。

步骤S05：继续去除与牺牲介质层交界处的选通管材料层和中间导电电极材料，形成竖直方向上相互隔离的选通管结构。

请参考图7。可沿着牺牲介质层041～042被去除后所形成的通道，继续横向刻蚀多层结构07～09中的选通管材料层07，并停止在中间导电电极08层上。

本实施例中，采用湿法刻蚀去除选通管材料层07中暴露的氧化钛，使得选通管材料层07在竖直方向上被隔离为三段。

请继续参阅图8。接着，继续沿着牺牲介质层041～042和部分选通管材料层07被去除后所形成的通道，进一步刻蚀中间导电电极08，并停止在存储材料层09上。

本实施例中，继续采用湿法刻蚀去除中间导电电极08层中暴露的Co，从而实现选通管在竖直方向上的隔离。

步骤S06：在水平导电电极之间填充形成隔离介质层。

请参考图9。可采用化学气相淀积、原子层淀积等方法，在原牺牲介质层041～042、部分选通管材料层07和部分中间导电电极08被去除后所形成的空腔中，即在三层水平导电电极031～033之间的空隙之间填充固体绝缘隔离介质材料，也可以在保证结构足够的机械强度下，不进行固体绝缘隔离介质材料填充，使三层水平导电电极031～033之间的空隙中填充空气。

本实施例中，采用原子层淀积工艺，在三层水平导电电极031～033之间淀积绝缘介质二氧化硅，形成位于各层水平导电电极031～033之间的隔离介质层111～112，并完成三维存储器制造。

综上，在本发明提供的一种三维存储器及制造方法中，通过去除多层结构07～09材料中的竖直方向的部分选通管材料层07和部分中间导电电极08，从而形成互相隔离和独立的选通管，实现三维1S1R存储器结构及其制造，有利于提高存储密度，降低成本。

以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。