阅读说明：本技术 一种多核存储器一致性的方法、系统、设备及可读介质 (Method, system, equipment and readable medium for multi-core memory consistency ) 是由 刘同强 王朝辉 李拓 周玉龙 邹晓峰 于 2020-05-06 设计创作，主要内容包括：本发明公开了一种多核存储器一致性的方法,包括以下步骤：接收主处理器发送的命令,判断命令在主缓存是否命中；响应于命令在主缓存未命中,对命令进行判断；响应于命令为读命令,将读命令发送到同簇处理器并判断同簇处理器是否返回数据响应；响应于同簇处理器未返回数据响应,将读命令发送到片外存储控制器并对片外存储控制器的状态位进行判断；以及响应于片外存储控制器的状态为未使用,读取片外存储器的数据对主缓存数据进行更新并将数据返回至主处理器。本发明还公开了一种多核存储器一致性的系统、计算机设备和可读存储介质。本发明通过设计适合嵌入式领域的多核存储一致性协议,提高了数据处理的性能和效率,节约了成本。(The invention discloses a method for consistency of multi-core memories, which comprises the following steps: receiving a command sent by a main processor, and judging whether the command is hit in a main cache; responding to the miss of the command in the main cache, and judging the command; responding to the command as a read command, sending the read command to the same cluster processor and judging whether the same cluster processor returns a data response or not; responding to the situation that the data response is not returned by the same cluster processor, sending a read command to the off-chip storage controller and judging the state bit of the off-chip storage controller; and in response to the state of the off-chip memory controller being unused, reading data of the off-chip memory to update the main cache data and returning the data to the main processor. The invention also discloses a system, a computer device and a readable storage medium for multi-core memory consistency. By designing a multi-core storage consistency protocol suitable for the embedded field, the invention improves the performance and efficiency of data processing and saves the cost.)

一种多核存储器一致性的方法、系统、设备及可读介质

技术领域

本发明涉及多核处理器理技术领域，尤其涉及一种多核存储器一致性的方法、系统、设备及可读介质。

背景技术

随着现代社会科技的发展，计算机已经广泛应用于各种领域，随之而来的是处理器技术的飞速发展。处理器作为计算机中的主要设备之一，是电脑中的核心配件。其功能主要是解释计算机指令以及处理计算机软件中的数据。随着人们对于计算速度和计算规模的需求不断提高，由于单处理器计算机系统的处理器运算性能受芯片速度极限和加工工艺极限的限制，不可能无限提高，这就使得多处理器的技术应运而生。

多处理器中存在共享和私有数据的高速缓存。私有数据是被单个处理器使用的，而共享数据则是被多个处理器使用的，本质上是通过读写共享数据完成处理器之间的通信，这就使得多处理器的缓存一致性成为必须的技术。

伊利诺斯协议MESI是广泛应用的支持写回策略的缓存一致性协议。MESI是四种缓存段状态Invalid、Shared、Exclusive、Modified的首字母缩写，分别代表无效状态、共享状态、独占状态和修改状态。多处理器系统中任何缓存段都处于这四种状态之一。MESI协议是一个合适的状态机，既能处理来自本地处理器的请求，也能把信息广播到总线上。

现有技术中，MESI协议要求每个缓存行有两个状态位，用于描述该行当前是处于修改态(M)、专有态(E)、共享态(S)或者无效态(I)中的哪种状态，从而决定它的读/写操作行为。记录状态的两个状态位，需要额外占用缓存和主存的存储资源。同时，MESI协议适用于多核及多处理器，针对核数比较少的处理器，协议处理较为复杂。需占用较多逻辑资源，对于嵌入式领域，性价比不高。

发明内容

有鉴于此，本发明实施例的目的在于提出一种多核存储器一致性的方法、系统、设备及可读介质，通过设计适合嵌入式领域的多核存储一致性协议，提高了数据处理的性能和效率，节约了成本。

基于上述目的，本发明实施例的一方面提供了一种多核存储器一致性的方法，包括如下步骤：接收主处理器发送的命令，判断命令在主缓存是否命中；响应于命令在主缓存未命中，对命令进行判断；响应于命令为读命令，将读命令发送到同簇处理器并判断同簇处理器是否返回数据响应；响应于同簇处理器未返回数据响应，将读命令发送到片外存储控制器并对片外存储控制器的状态位进行判断；以及响应于片外存储控制器的状态为未使用，读取片外存储器的数据对主缓存数据进行更新并将数据返回至主处理器。

在一些实施方式中，方法还包括：响应于命令在主缓存中命中，对命令进行判断；响应于命令为读命令，将数据响应返回至主处理器；响应于命令为写命令，对主缓存数据进行更新。

在一些实施方式中，方法还包括：响应于命令为写命令，将写命令发送到片外存储控制器；接收片外存储控制器返回的数据响应到主缓存中并对主缓存数据进行替换；将替换前数据写入片外存储控制器，并将替换前数据更新到片外存储器。

在一些实施方式中，将读命令发送到同簇处理器并判断同簇处理器是否返回数据响应包括：响应于同簇处理器返回数据响应，对主缓存数据进行更新并将数据响应返回至主处理器。

在一些实施方式中，方法还包括：响应于片外存储控制器的状态为使用，将片外存储控制器的数据写入片外存储器，并重新对片外存储控制器的状态进行判断。

在一些实施方式中，将读命令发送到同簇处理器包括：将读命令依次发送到同簇处理器；

方法还包括：响应于任一同簇处理器返回数据响应，停止向其他同簇处理器发送读命令，对主缓存数据进行更新并将数据响应返回至主处理器。

在一些实施方式中，读取片外存储器的数据对主缓存数据进行更新并将数据返回至主处理器还包括：将片外存储控制器的状态更新为使用。

本发明实施例的另一方面，还提供了一种多核存储器一致性的系统，包括：主缓存判断模块，配置用于接收主处理器发送的命令，判断命令在主缓存是否命中；命令判断模块，配置用于响应于命令在主缓存未命中，对命令进行判断；同簇处理器判断模块，配置用于响应于命令为读命令，将读命令发送到同簇处理器并判断同簇处理器是否返回数据响应；片外存储控制器判断模块，配置用于响应于同簇处理器未返回数据响应，将读命令发送到片外存储控制器并对片外存储控制器的状态位进行判断；以及处理模块，配置用于响应于片外存储控制器的状态为未使用，读取片外存储器的数据对主缓存数据进行更新并将数据返回至主处理器。

本发明实施例的再一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如上方法步骤。

本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。

本发明具有以下有益技术效果：通过设计适合嵌入式领域的多核存储一致性协议，提高了数据处理的性能和效率，节约了成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为本发明提供的多核存储器一致性的方法的实施例的示意图；

图2为本发明提供的多核存储器一致性的方法的实施例结构框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

基于上述目的，本发明实施例的第一个方面，提出了一种多核存储器一致性的方法的实施例。图1示出的是本发明提供的多核存储器一致性的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：

S1、接收主处理器发送的命令，判断命令在主缓存是否命中；

S2、响应于命令在主缓存未命中，对命令进行判断；

S3、响应于命令为读命令，将读命令发送到同簇处理器并判断同簇处理器是否返回数据响应；

S4、响应于同簇处理器未返回数据响应，将读命令发送到片外存储控制器并对片外存储控制器的状态位进行判断；以及

S5、响应于片外存储控制器的状态为未使用，读取片外存储器的数据对主缓存数据进行更新并将数据返回至主处理器。

在本实施例中，图2示出的是本发明提供的多核存储器一致性的方法的实施例结构框图。如图2所示，本发明结构包括多核risc-v处理器簇和片外存储。多核芯片是以risc-v为指令集的芯片，内部包含多个以2核为一簇的处理器簇、缓存cache、片外存储DRAM控制器。缓存cache的转换规则为：无效状态通过本地读/写转换为有效状态，通过远程读/写保持无效状态；有效状态通过远程读/写转换为无效状态，通过本地读/写保持有效状态。片外存储DRAM控制器的转换规则为：未使用状态通过读操作转换为使用状态，使用状态通过写操作转换为未使用状态。

在本实施例中，处理器0发送读命令到自己的缓存cache0，cache0的控制器查询本地缓存，如果未命中，发送请求命令到处理器1，判断是否为数据响应，如果不是数据响应，缓存cache0发送读请求到片外存储DRAM控制器，片外存储DRAM控制器检查状态位是否为0，即是否为未使用状态，如果为0，读取片外存储DRAM数据并返回数据响应到缓存cache0控制器，更新片外存储DRAM控制器对应状态位。缓存cache0将数据更新到缓存，并返回数据到处理器0，结束处理。本发明方法，在同一时刻确保只有一个处理器拥有某一地址的有效数据，极大减少冲突场景，即减少了同一地址的多请求处理。对于同一地址的读写请求，串行执行不中断。

在本发明的一些实施例中，方法还包括：响应于命令在主缓存中命中，对命令进行判断；响应于命令为读命令，将数据响应返回至主处理器；响应于命令为写命令，对主缓存数据进行更新。

在本实施例中，处理器0发送读命令到自己的缓存cache0，缓存cache0的控制器查询本地缓存，如果命中，直接返回数据响应，结束处理；处理器0发送写命令到自己的缓存cache0，缓存cache0的控制器查询本地缓存，如果命中，直接更新数据，结束处理。

在本发明的一些实施方式中，方法还包括：响应于命令为写命令，将写命令发送到片外存储控制器；接收片外存储控制器返回的数据响应到主缓存中并对主缓存数据进行替换；将替换前数据写入片外存储控制器，并将替换前数据更新到片外存储器。

在本实施例中，处理器0发送写命令到自己的缓存cache0，缓存cache0的控制器查询本地缓存，如果未命中，发送请求命令到片外存储DRAM控制器，片外存储DRAM控制器返回数据相应到缓存cache0的控制器，缓存0的控制器更新数据，并将替换出去的其他数据写回到片外存储DRAM控制器，片外存储DRAM控制器将数据更新到片外存储器DRAM，结束处理。

在本发明的一些实施方式中，将读命令发送到同簇处理器并判断同簇处理器是否返回数据响应包括：响应于同簇处理器返回数据响应，对主缓存数据进行更新并将数据响应返回至主处理器。

在本实施例中，处理器0发送读命令到自己的缓存cache0，cache0的控制器查询本地缓存，如果未命中，发送请求命令到处理器1，判断是否为数据响应，如果是数据响应，缓存cache0将数据更新到缓存，并返回数据响应到处理器0，更新对应状态位。缓存cache1控制器失效对应状态位，结束处理。

在本发明的一些实施方式中，方法还包括：响应于片外存储控制器的状态为使用，将片外存储控制器的数据写入片外存储器，并重新对片外存储控制器的状态进行判断。

在本实施例中，处理器0发送读命令到自己的缓存cache0，cache0的控制器查询本地缓存，如果未命中，发送请求命令到处理器1，判断是否为数据响应，如果不是数据响应，缓存cache0发送读请求到片外存储DRAM控制器，片外存储DRAM控制器检查状态位是否为0，即是否为未使用状态，如果不为0，即为1，状态位为使用状态，发送失效命令到簇1，簇1中的缓存cache2、缓存cache3的控制器检测各自状态位，如果包含失效请求的地址，则将数据写回片外存储DRAM控制器，并失效对应状态位。片外存储DRAM控制器将数据更新到片外存储器DRAM，并返回数据响应到缓存cache0控制器，缓存cache0将数据更新到缓存，并返回数据响应到处理器0，结束处理。

在本发明的一些实施方式中，将读命令发送到同簇处理器包括：将读命令依次发送到同簇处理器。方法还包括：响应于任一同簇处理器返回数据响应，停止向其他同簇处理器发送读命令，对主缓存数据进行更新并将数据响应返回至主处理器。响应于全部同簇处理器均未返回数据响应，则进入到后续的将读命令发送到片外存储控制器并对片外存储控制器的状态位进行判断的步骤。

在本发明的一些实施方式中，读取片外存储器的数据对主缓存数据进行更新并将数据返回至主处理器还包括：将片外存储控制器的状态更新为使用。

需要特别指出的是，上述多核存储器一致性的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于多核存储器一致性的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。

基于上述目的，本发明实施例的第二个方面，提出了一种多核存储器一致性的系统，包括：主缓存判断模块，配置用于接收主处理器发送的命令，判断命令在主缓存是否命中；命令判断模块，配置用于响应于命令在主缓存未命中，对命令进行判断；同簇处理器判断模块，配置用于响应于命令为读命令，将读命令发送到同簇处理器并判断同簇处理器是否返回数据响应；片外存储控制器判断模块，配置用于响应于同簇处理器未返回数据响应，将读命令发送到片外存储控制器并对片外存储控制器的状态位进行判断；以及处理模块，配置用于响应于片外存储控制器的状态为未使用，读取片外存储器的数据对主缓存数据进行更新并将数据返回至主处理器。

基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如上方法步骤。

本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行如上方法的计算机程序。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，多核存储器一致性的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。