阅读说明：本技术 一种cmos片内三维结构的形成方法 (Method for forming three-dimensional structure in CMOS chip ) 是由 葛星晨 于 2020-05-27 设计创作，主要内容包括：本发明公开了一种CMOS片内三维结构的形成方法,包括：在硅衬底上形成环状突起的单晶硅种子层区域；在非种子层区域形成第一层CMOS晶体管；形成第一层层间介质层,并使单晶硅种子层区域露出；在第一层层间介质层上覆盖一多晶硅层,并使两者的表面平齐；加热使多晶硅层熔融并再结晶,利用围绕多晶硅的单晶硅,使多晶硅转变为单晶硅,形成单晶硅层；在单晶硅层上形成第二层CMOS晶体管；形成第二层层间介质层；形成第一层CMOS晶体管和第二层CMOS晶体管之间的互连。本发明能够增加片内CMOS晶体管的密度,减少所需的互连长度,提高产品的性能,减少单个芯片的成本。(The invention discloses a method for forming a three-dimensional structure in a CMOS chip, which comprises the following steps: forming a ring-shaped protruded monocrystalline silicon seed layer region on a silicon substrate; forming a first layer of CMOS transistors in the non-seed layer region; forming a first interlayer dielectric layer and exposing the monocrystalline silicon seed layer region; covering a polysilicon layer on the first interlayer dielectric layer, and enabling the surfaces of the first interlayer dielectric layer and the second interlayer dielectric layer to be flush; heating to melt and recrystallize the polycrystalline silicon layer, and converting the polycrystalline silicon into monocrystalline silicon by using monocrystalline silicon surrounding the polycrystalline silicon to form a monocrystalline silicon layer; forming a second layer of CMOS transistors on the monocrystalline silicon layer; forming a second interlayer dielectric layer; interconnections between the first layer of CMOS transistors and the second layer of CMOS transistors are formed. The invention can increase the density of CMOS transistor in chip, reduce the needed interconnection length, improve the performance of product and reduce the cost of single chip.)

一种CMOS片内三维结构的形成方法

技术领域

本发明涉及半导体集成电路制造技术领域，特别是涉及一种CMOS片内三维结构的形成方法。

背景技术

随着半导体超大规模集成电路的发展，现有的技术工艺已经接近物理极限。在对电子产品进一步小型化、多功能化的目的驱动下，其他新的技术、新的材料、新的科技被探索出来。去除芯片二维的限制、将芯片结构往三维发展就是其中之一。目前制作三维结构的方法大致可以分为两种，一种是通过键合技术将硅片堆叠起来，实现三维层面上的金属互连结构；另一种是在片内制作多层CMOS晶体管，实现片内三维结构。

现有的硅片键合形成三维结构的技术，一般需要通过以下步骤完成：硅片键合(Bonding)，硅片背部研磨减薄(Grinding)，硅片背部湿法刻蚀(Wet)，硅片背部平坦化处理(CMP)，硅片背部其他工艺。其中，背部其他工艺指各种特色工艺，如背照式(BSI)工艺等，而硅片键合到平坦化处理是几乎所有三维堆叠工艺都会采取的措施。

硅片在背部研磨减薄的过程中，会从约775微米(12寸硅片)减薄至器件所需的厚度，一般为几微米。减薄去除的部分被研磨为碎屑或被湿法腐蚀，很难进行再利用，对硅片存在着资源利用上的浪费。同时，背部研磨工艺存在着很多问题，包括产生大量颗粒、杂质，硅片容易裂片，TTV(total thickness variation，总厚度偏差)难以控制等。这些问题会影响后续工艺的良率，从而影响工艺的效率和产品的质量。

片内实现三维结构的技术方法在目前产线上并不常用。主要问题在于片内三维结构需要形成多层单晶硅层来制作CMOS器件。而目前常用的方法，如单晶硅外延技术等，耗时很长，且在介质与单晶硅的界面处工艺很难控制，容易形成缺陷，因此很少被使用。

激光结晶技术是目前主要运用在薄膜晶体管(TFT)上的技术。通过激光引起的短时间内的熔化-再结晶过程，可以得到质量很好的多晶、单晶薄膜。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种CMOS片内三维结构的形成方法。

为实现上述目的，本发明的技术方案如下：

一种CMOS片内三维结构的形成方法，包括以下步骤：

步骤一：提供一硅衬底并去除部分所述硅衬底材料，在所述硅衬底上形成环状突起的单晶硅种子层区域；

步骤二：在位于所述单晶硅种子层区域以外的非种子层区域的所述硅衬底上形成第一层CMOS晶体管；

步骤三：在所述硅衬底上形成覆盖所述第一层CMOS晶体管的第一层层间介质层，并使所述单晶硅种子层区域露出；

步骤四：在所述第一层层间介质层上覆盖一多晶硅层，并进行平坦化工艺，使所述多晶硅层的表面与所述单晶硅种子层区域的表面平齐；

步骤五：加热，使所述多晶硅层熔融并再结晶，利用围绕多晶硅的单晶硅，使所述多晶硅转变为单晶硅，形成单晶硅层；

步骤六：在所述单晶硅层上形成第二层CMOS晶体管；

步骤七：形成第二层层间介质层，将所述第二层CMOS晶体管覆盖；

步骤八：形成所述第一层CMOS晶体管和第二层CMOS晶体管之间的互连。

进一步地，步骤一中，形成环状突起的单晶硅种子层区域之前，还包括：在所述硅衬底上形成浅沟槽隔离，以及在形成浅沟槽隔离后的所述硅衬底上形成第一保护层。

进一步地，步骤一中，多个环状突起相连形成平面网状结构的所述单晶硅种子层区域。

进一步地，步骤二中，在形成第一层CMOS晶体管之前，还包括：在包括所述单晶硅种子层区域在内的所述硅衬底上形成第二保护层。

进一步地，步骤二中形成第一层CMOS晶体管和/或步骤六中形成第二层CMOS晶体管时，包括：阱注入，栅氧淀积，多晶硅淀积、光刻和刻蚀，多晶栅侧壁淀积和刻蚀，源漏注入及快速退火步骤。

进一步地，步骤二中，形成第一层CMOS晶体管后，还包括：去除残留在所述单晶硅种子层区域侧壁上的多晶硅、氧化层和氮化层材料。

进一步地，步骤五中，采用激光加热，使所述多晶硅层熔融并再结晶。

进一步地，进行激光加热时，采用一光罩，使激光照射区域的大小与所述单晶硅种子层区域的环状相匹配。

进一步地，步骤八中，通过在所述第一层CMOS晶体管和第二层CMOS晶体管上分别形成接触孔，并连接形成于所述第二层层间介质层上的金属层，形成所述第一层CMOS晶体管和第二层CMOS晶体管之间的互连。

进一步地，所述环状突起的直径或边长为1～10微米。

本发明具有以下优点：

(1)相比于CMOS传统工艺，本发明由于在单片内集成了两层的CMOS晶体管结构，使得相同面积下的晶体管数更多，从而达到节省芯片面积、减少成本的效果。同时，上下两层的晶体管设计，可以得到一些单层晶体管无法做到的结构形式，从而提升产品能力。

(2)相比于常规的两片硅片键合的三维结构，本发明单片内多层晶体管的新设计，一方面只需要使用一枚硅片，减少了成本，简化了工艺步骤；另一方面晶体管之间的电学互连距离得以更短，减少了走线的寄生，提升了产品性能。

(3)相比于利用硅片外延形成的单片内三维结构，本发明利用激光结晶技术形成单晶硅层的方法，节省了时间成本，且工艺较为成熟，更加容易控制，从而减少了单晶硅层中的缺陷水平，提升了产品性能。

附图说明

图1-图9是本发明一较佳实施例的一种CMOS片内三维结构的形成方法工艺步骤示意图。

具体实施方式

本发明的核心思想在于，将激光结晶技术结合到CMOS工艺中去，提供一种全新的形成CMOS片内三维结构的技术方法，以一种可行、可靠的工艺方法来实现片内CMOS结构的三维堆叠，从而增加片内CMOS晶体管的密度，减少所需的互连长度，提高产品的性能，减少单个芯片的成本。

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参考图1-图9，图1-图9是本发明一较佳实施例的一种CMOS片内三维结构的形成方法工艺步骤示意图。如图1-图9所示，本发明的一种CMOS片内三维结构的形成方法，包括以下步骤：

步骤一：提供一硅衬底并去除部分所述硅衬底材料，在所述硅衬底上形成环状突起的单晶硅种子层区域。

请参考图1。本发明提出的CMOS片内三维结构形成工艺，开始于在硅片衬底上进行正常CMOS工艺的浅沟槽隔离(STI)工艺完成后。此时，硅片衬底的结构包含硅衬底层100，表面氧化层(第一保护层)200和STI区域300。

请参考图2。在硅衬底层100上进行光刻、刻蚀工艺，形成单晶硅种子层区域101的结构。然后，再在整个器件表面上面生长一层氧化层(第二保护层)201。

在光刻工艺中，需要将单晶硅种子层区域101的形貌控制为环状或者由多个环状突起相连形成平面网状结构的单晶硅种子层区域101(俯视)。其中，单晶硅种子层区域101结构的线宽(line CD)可以尽量做小，以减少对硅衬底层100面积的占用；单晶硅种子层区域101结构的间距(space CD)(即每个环状突起的直径或边长)需要在一定范围内，以满足后续的激光结晶的工艺需求。比如，单晶硅种子层区域101结构的间距为不小于1微米和不大于10微米。若space CD过大，可能会导致离种子层结构较远的区域有多晶硅产生；反之，若space CD过小，会使得后续多晶硅区域小于激光所能达到的最小覆盖面积。

在刻蚀工艺中，会去除原本的氧化层200，并继续刻蚀硅衬底层100，使得单晶硅种子层区域101达到理想的高度，比如，较佳的高度为250～350nm，最佳为约300nm。但其他的高度也是可以的，具体看后续的CMOS器件对单晶硅衬底厚度的要求。在这一过程中，由于STI的存在，所以刻蚀工艺需要同时刻蚀STI区域，使得STI区域的深度减少，如图2中STI区域301所示。

步骤二：在位于所述单晶硅种子层区域以外的非种子层区域的所述硅衬底上形成第一层CMOS晶体管。

请参考图3。在硅衬底层100上非种子层的区域进行常规的CMOS晶体管工艺步骤。比如阱注入，栅氧淀积，多晶硅淀积、光刻和刻蚀，多晶栅侧壁淀积和刻蚀，源漏注入及快速退火步骤等，在非种子层区域形成CMOS晶体管结构400。这些晶体管相关的工艺步骤与目前大规模量产的工艺步骤基本一致，只需要对单晶硅种子层区域101的侧壁做一些优化，比如刻蚀去除残留在种子层侧壁上的多晶硅、氧化层、氮化层等。

步骤三：在所述硅衬底上形成覆盖所述第一层CMOS晶体管的第一层层间介质层，并使所述单晶硅种子层区域露出。

请参考图4。淀积氧化层作为第一层层间介质层(interlayerdielectric，ILD)500。ILD层500与种子层101之间需要预留第二层多晶硅的厚度，即种子层101需要高于ILD层500。具体的高度差视需要的单晶硅层厚度决定，比如，较佳的高度差为50～150nm，最佳为约100nm。但其他的高度也是可以的。

由于需要对CMOS晶体管步骤造成的高度差进行填平，因此该步骤的淀积工艺倾向于填平能力更好的工艺，比如HARP、FCVD等。

步骤四：在所述第一层层间介质层上覆盖一多晶硅层，并进行平坦化工艺，使所述多晶硅层的表面与所述单晶硅种子层区域的表面平齐。

请参考图5。淀积多晶硅层600，并进行硅CMP工艺，使得多晶硅层600与种子层101达到相同高度。由于单晶硅种子层区域101呈环形或网状排布，因此从截面图来看，就是形成多晶硅与单晶硅交替的结构。最终形成的多晶硅层600厚度即为最终需要的单晶硅层厚度，视具体需求而定，比如，较佳的厚度为50～150nm，最佳为约100nm。但其他的高度也是可以的。

步骤五：加热，使所述多晶硅层熔融并再结晶，利用围绕多晶硅的单晶硅，使所述多晶硅转变为单晶硅，形成单晶硅层。

请参考图6。进行激光加热再结晶工艺，使得多晶硅层600的区域通过熔化、再结晶的过程，转变为单晶硅，最终形成单晶硅层700。

本步骤中，进行激光加热再结晶工艺时，需要采用特定的光罩，使得激光照射区域的大小与单晶硅种子层区域101的形状相匹配。比如，假设单晶硅种子层区域101的形状为环形，自身line CD为500nm，space CD为X/Y方向均为5μm(即被单晶硅种子层区域101包住的多晶硅层600的区域为5μm×5μm的矩形)，那么激光光罩可以设计为X/Y均为5.25μm的矩形。进行激光结晶时，激光覆盖的区域完全盖住多晶硅区域，且激光的边缘在种子层区域中。从而保证发生熔化时，熔化区域四周均为单晶硅，从而再结晶时生长的即为单晶硅。

激光照射时，形成了熔化区域601。对所需要的区域均进行激光结晶工艺后，多晶硅均转变为单晶硅，从而形成单晶硅层700，如图7所示。

步骤六：在所述单晶硅层上形成第二层CMOS晶体管。

请参考图8。在单晶硅层700上生长一层氧化层202作为保护层，然后，进行常规的CMOS晶体管工艺步骤，比如阱注入、栅氧淀积、多晶硅淀积、光刻、刻蚀、多晶栅侧壁淀积、刻蚀、源漏注入、快速退火等，形成第二层CMOS晶体管结构401。这些步骤与常规CMOS晶体管步骤基本一致，由于ILD层的阻挡，并不用担心离子注入、刻蚀等工艺对下层CMOS晶体管的影响。

步骤七：形成第二层层间介质层，将所述第二层CMOS晶体管覆盖。

请参考图9。淀积介质层作为第二层ILD501。该步骤与常规ILD工艺步骤基本一致，如使用HARP、FCVD工艺进行填平，使用BSG、BPSG、NSG工艺进行保护、使用CMP工艺进行平整化等。

步骤八：形成所述第一层CMOS晶体管和第二层CMOS晶体管之间的互连。

请参考图9。进行接触孔(CT)工艺，将上下两层CMOS晶体管400、401通过接触孔连出至形成于第二层层间介质层501上的电路(金属层)800。此处的接触孔工艺需要使部分接触孔的刻蚀到达硅衬底层100上的第一层CMOS晶体管结构上。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。