阅读说明：本技术 包括数位线触点的半导体装置及相关系统和方法 (Semiconductor devices including digit line contacts and related systems and methods ) 是由 小林直义 藤田修 香下胜美 于 2019-12-27 设计创作，主要内容包括：本申请涉及包括数位线触点的半导体装置以及相关系统和方法。一种半导体装置包括在其上具有相应字线帽盖的横向相邻字线、介于所述横向相邻字线与字线帽盖之间的有源区、邻近所述字线帽盖的绝缘材料和半导体材料、以及介于所述半导电材料的相对的基本上竖直的表面之间、所述绝缘材料的相对的基本上竖直的表面之间、邻近所述字线帽盖的基本上水平的表面以及所述字线帽盖的相对的基本上竖直的表面之间的数位线触点。在所述相应字线帽盖的所述基本上水平的表面与所述基本上竖直的表面之间延伸并且连接所述基本上水平的表面与所述基本上竖直的表面的过渡表面朝中心地延伸穿过所述数位线触点的纵轴突出。还公开了形成所述半导体装置的方法,以及包含所述半导体装置的电子系统。(The present application relates to semiconductor devices including digit line contacts and related systems and methods. A semiconductor device includes laterally adjacent word lines having respective word line caps thereon, an active region between the laterally adjacent word lines and word line caps, an insulating material and a semiconductor material adjacent the word line caps, and digit line contacts between opposing substantially vertical surfaces of the semiconductor material, between opposing substantially vertical surfaces of the insulating material, adjacent substantially horizontal surfaces of the word line caps, and between opposing substantially vertical surfaces of the word line caps. A transition surface extending between and connecting the substantially horizontal surface and the substantially vertical surface of the respective wordline cap protrudes toward a longitudinal axis extending centrally through the digit line contact. Methods of forming the semiconductor devices, and electronic systems including the semiconductor devices are also disclosed.)

包括数位线触点的半导体装置及相关系统和方法

优先权要求

本申请要求于2019年1月25日提交的题为“Semiconductor Devices ComprisingDigit Line Contacts and Related Systems and Methods(包括数位线触点的半导体装置及相关系统和方法)”的美国专利申请序列号16/258,296的提交日期的权益。

技术领域

本公开的实施例涉及半导体装置设计和制造领域。更具体地说，本文公开的实施例涉及包含基本上未蚀刻的字线帽盖的半导体装置以及相关的电子系统和方法，所述基本上未蚀刻的字线帽盖具有限定数位线触点的周界的至少一部分的基本上竖直和基本上水平的表面。

背景技术

半导体装置设计者通常期望通过减小单独特征的尺寸以及减小相邻特征之间的间隔距离来提高半导体装置内特征的集成度或密度水平。另外，半导体装置设计者通常期望设计不仅紧凑还提供性能优势以及简化的设计的架构。

相对常见的半导体装置是存储器装置。存储器装置可以包含存储器阵列，所述存储器阵列具有以网格图案布置的多个存储器单元。一种类型的存储器单元是动态随机存取存储器(DRAM)单元。在最简单的设计配置中，DRAM单元包含一个存取装置，如晶体管，和一个存储装置，如电容器。针对存储器装置的现代应用可以利用以行和列的阵列布置的大量DRAM单元。DRAM单元可通过沿阵列的行和列布置的数位线和字线电存取。

图1示出了常规DRAM单元的晶体管10。晶体管10包含在相邻字线14之间延伸的有源区12以及在相邻有源区12之间延伸以将有源区12彼此隔离的浅沟槽隔离(STI)区16。在字线14和有源区12以及STI区16之间围绕字线14提供氧化物区18。每个字线14提供有字线帽盖20。数位线触点22(例如，数位线插头)在导电区26、氧化物区24和横向相邻字线帽盖20的表面25限定的数位线触点开口30(图11)中形成于有源区12上。数位线24电连接到数位线触点22。数位线24包含邻近(例如，纵向相邻、在上面、在上方)氧化物区27和多晶硅区26形成的多晶硅区21和导电区23，所述区各自与数位线触点22相邻。数位线帽盖28邻近所述数位线24形成。

如下文将进一步详细讨论的图1和图11所示，在晶体管10的形成期间蚀刻字线帽盖20，使得字线帽盖20的至少一部分被移除。因此，相应字线帽盖20可以具有在其中形成并由倾斜的表面13和基本上水平的表面15限定的凹槽。字线帽盖20被蚀刻使得倾斜的表面13在过渡表面17(例如，拐角)处延伸到基本上水平的表面15并与其相交，所述过渡表面突出到字线帽盖20中并且远离纵轴31。因此，其中形成数位线触点22的开口30基本上呈U形。

半导体工业的持续目标是增加存储器装置的存储器密度(例如，每个存储器管芯的存储器单元数量)。尽管存储器单元的所述存储器装置(包含晶体管)的占用面积继续缩小以增加存储器密度，但是减小存储器单元的一或多个组件的大小可能会对性能产生负面影响，并且对用于形成存储器装置特征的方法提出越来越高的要求。例如，存储器装置持续收缩的限制因素之一是与其相关联的触点的电阻。例如，在展示双位存储器单元结构的DRAM装置中，将数位线触点22设置在数位线24与形成在衬底中或衬底上的存取装置(例如，晶体管)之间，并且存储节点触点形成在存取装置与存储电荷的存储节点(例如，电容器)之间。随着存储器装置(例如，DRAM装置)特征的尺寸的减小，存储器阵列的相邻数位线触点之间的距离减小，从而增加了邻近(例如，横向相邻)数位线触点之间的耦合电容。在邻近数位线触点之间的耦合电容较大的情况下，用于选择存储器单元的电流和电压脉冲可能被不期望地分配给存储器阵列中的相邻存储器单元并且因此降低相邻存储器单元及整个存储器阵列的可靠性。

发明内容

公开了一种半导体装置。所述半导体装置包括横向相邻字线，所述横向相邻字线在其上具有相应字线帽盖。有源区介于所述横向相邻字线与字线帽盖之间。堆叠材料邻近所述字线帽盖。数位线触点介于所述堆叠材料的相对的基本上竖直的表面之间、邻近所述字线帽盖的基本上水平的表面相邻并且介于所述字线帽盖的相对的基本上竖直的表面之间。所述相应字线帽盖的所述基本上水平的表面与所述基本上竖直的表面之间并且与其连接的过渡表面朝中心地延伸穿过所述数位线触点的纵轴突出。

还公开了一种电子系统。所述电子系统包括输入装置、输出装置、处理器装置和存储器装置。所述处理器装置可操作地耦合到所述输入装置和所述输出装置。所述存储器可操作地耦合到所述处理器装置。所述存储器装置包括数位线触点，所述数位线触点具有由横向相邻字线帽盖、绝缘材料和半导电材料限定的周界。所述相应字线帽盖的基本上水平的表面、基本上竖直的表面以及其间的过渡表面限定了所述数位线触点的所述周界的一部分。所述字线帽盖的所述过渡表面朝中心地延伸穿过所述数位线触点的纵轴突出。

还公开了一种形成半导体装置的方法。所述方法包括形成在其上具有相应字线帽盖的横向相邻字线之间延伸的半导电材料、邻近所述字线帽盖的绝缘材料以及邻近所述绝缘材料的另一种半导电材料。选择性地移除所述另一种半导电材料、所述绝缘材料和所述半导电材料的一部分，而基本上不移除所述相邻字线帽盖的材料，以形成穿过所述另一种半导电材料、穿过所述绝缘材料以及横向介于所述字线帽盖之间的开口。导电材料形成于开口中。

还公开了一种形成半导体装置的方法，所述方法包括形成在其上具有相应字线帽盖的相邻字线之间横向延伸的半导电材料、邻近所述字线帽盖的第一材料以及邻近所述绝缘材料的第二材料。形成穿过第二材料、穿过第一材料以及至少部分地进入相应字线帽盖之间的半导电材料中的开口。所述开口由所述第二材料的相对的基本上竖直的表面、所述第一材料的相对的基本上竖直的表面、所述字线帽盖的基本上水平的表面、所述字线帽盖的相对的基本上竖直的表面以及在所述相应字线帽盖的所述基本上水平的表面与所述基本上竖直的表面之间延伸的过渡表面限定。所述过渡表面朝中心地延伸穿过所述开口的纵轴突出。所述方法还包括在所述开口中形成导电材料。

附图说明

图1是常规半导体装置的示意性截面视图；

图2至10是展示了根据本公开的实施例的形成半导体装置的方法的示意性截面图；

图11和12分别是常规半导体装置和根据本公开的实施例的半导体装置的截面显微图；并且

图13是展示了根据本公开的实施例的电子系统的示意性框图。

具体实施方式

本文所包含的图示并不意味着是任何特定系统或半导体装置的实际视图，而仅仅是用于描述本文中的实施例的理想化表示。附图之间共用的元件和特征可以保留相同的数字标识，以下情况除外：为了易于以下描述，在大多数情况下，附图标记从引入或最充分描述元件的附图编号开始。

以下描述提供了具体细节，如材料类型、材料厚度和加工条件，以提供对本文所描述的实施例的全面描述。然而，本领域的普通技术人员应理解，可以在不采用这些具体细节的情况下实践本文公开的实施例。事实上，所述实施例可以结合半导体工业中采用的常规制造技术来实践。另外，本文提供的描述未形成对半导体装置的完整描述或对用于制造半导体装置的工艺流程的完整描述。下面描述的结构未形成完整的半导体装置或用于加工半导体装置的系统。下面仅详细描述了理解本文描述的实施例所必需的那些工艺动作和结构。可以通过常规技术来执行用于形成完整半导体装置或形成用于加工半导体装置的系统的另外的动作。

如本文所使用的，关于给定的参数、性质或条件的术语“基本上”意味着并且包含在一定程度上本领域普通技术人员应理解所述给定的参数、性质或条件满足一定程度的差异，如在可接受的制造公差内的差异。举例来说，根据基本上得到满足的特定参数、性质或条件，所述参数、性质或条件可以至少90.0％得到满足、至少95.0％得到满足、至少99.0％得到满足、甚至至少99.9％得到满足或甚至100.0％得到满足。

如本文所使用的，关于特定参数的数值的术语“约”或“大约”包含所述数值，并且本领域普通技术人员应理解的与所述数值的差异程度在特定参数的可接受公差内。例如，关于数值的“约”或“大约”可以包含在数值的90.0％至110.0％的范围内的另外的数值，如在数值的95.0％至105.0％的范围内、在数值的97.5％至102.5％的范围内、在数值的99.0％至101.0％的范围内、在数值的99.5％至100.5％的范围内或在数值的99.9％至100.1％的范围内。

如本文所使用的，如“第一”、“第二”、“上面”、“上方”、“下方”、“上”、“下”、“向上”、“向下”、“顶部”、“底部”、“最顶部”、“最底部”等任何相关术语都是用于清楚且方便地理解本公开和附图，但不暗含或依赖于任何具体偏好、朝向或顺序，除非上下文另有明确指示。

如本文所使用的，术语“配置”是指至少一个结构和至少一个设备中的一或多个的尺寸、形状、材料组成、朝向和布置，所述尺寸、形状、材料组成、朝向和布置促进以预定方式操作所述结构和所述设备中的一或多个。

如本文所使用的，“触点”是指促进至少两个特征之间的导电通路的连接。

如本文所使用的，术语“纵向”、“竖直”、“横向”和“水平”是关于衬底的主平面(例如，基底材料、基底结构、基底构造等)，在所述主平面中或上，形成了一或多个结构和/或特征，并且所述一或多个结构和/或特征不必由地球的重力场限定。“横向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“竖直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由相比于衬底的其它表面具有相对更大的面积的衬底表面来限定。

如本文所使用的，“竖直相邻”或“纵向相邻”特征(例如，结构、装置)意指并且包含竖直地靠近彼此定位的特征。特征可以直接接触彼此或者可以通过一或多个另外的特征彼此分离。另外，如本文所使用的，“水平相邻”或“横向相邻”特征(例如，结构、装置)意指并且包含水平地靠近彼此定位的特征。

本公开的方法和结构可以促进增加特征密度，从而通过减小数位线电容在依赖于高特征密度的半导体装置结构(例如，DRAM装置结构，如DRAM单元)和半导体装置(例如，DRAM装置)中提供增强的性能。

图2至9展示了根据本公开的实施例的用于形成图9和10所示的半导体装置100的制造工艺的各个阶段。参考图2，可以在衬底(未示出)上形成结构102，以包含有源区104(例如，数位线触点区)，所述有源区在横向相邻字线106之间以及在分离并且隔离横向相邻有源区104的STI区108之间延伸。字线106可以形成在字线沟槽110中，所述字线沟槽具有安置在其基本上竖直的表面上的栅极介电材料112。每条字线106可以具有相应的字线帽盖114，所述字线帽盖在字线沟槽110内邻近其基本上水平的上表面形成。结构102进一步包含至少一种堆栈材料的堆叠103。堆叠材料可以包括至少一种绝缘材料和至少一种半导电材料。堆叠103可以邻近STI区108、字线帽盖114和有源区104的相应的水平上表面形成。在一些实施例中，堆叠103包括第一绝缘材料116(例如，电绝缘材料、电介质)、邻近第一绝缘材料116(例如，纵向相邻、在所述第一绝缘材料上、在所述第一绝缘材料上方)的半导电材料118和邻近半导电材料118的第二绝缘材料120。第一硬掩模材料122可以邻近第二绝缘材料120形成，并且第二硬掩模材料124可以邻近第一硬掩模材料122形成。

有源区104可以由半导电材料形成并且包含半导电材料。半导电材料可以包含但不限于硅材料、硅锗材料、锗材料、砷化镓材料、氮化镓材料、磷化铟材料或其组合中的至少一种。在一些实施例中，有源区104由硅材料或者包含元素硅或硅的化合物的材料形成并且包含硅材料或者包含元素硅或硅的化合物的材料。在此些实施例中，有源区104包括单晶硅。

STI区108可以由绝缘材料形成并且包含绝缘材料。STI区108的绝缘材料可以包含但不限于氧化物材料(例如，二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝、其组合)、氮化物材料(例如，氮化硅)、氮氧化物材料(例如，氮氧化硅)、无定形碳或其组合。在一些实施例中，STI区108是氧化硅(例如，二氧化硅)。

字线106可以各自由导电材料形成并且包含导电材料。字线106的导电材料可以包含但不限于金属(例如，钨、钛、镍、铂、金)、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、导电掺杂半导电材料(例如，导电掺杂硅、导电掺杂锗、导电掺杂硅锗等)或其组合。通过非限制性实例的方式，字线106中的每个字线可以包括以下中的至少一种：氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、元素钛(Ti)、元素铂(Pt)、元素铑(Rh)、元素铱(Ir)、氧化铱(IrOx)、元素钌(Ru)、氧化钌(RuOx)、其合金或其组合。

栅极介电材料112可以由以下形成并且包含以下：介电氧化物材料(例如，二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝、如氧化铪(HfO_x)等高k氧化物、其组合)、介电氮化物材料(例如，氮化硅(SiN))、介电氮氧化物材料(例如，氮氧化硅(SiON))、介电碳氮化物材料(例如，碳氮化硅(SiCN))和介电羧基氮化物材料(例如，羧基氮化硅(SiOCN))以及无定形碳。在一些实施例中，栅极介电材料112包括二氧化硅(SiO₂)。

字线帽盖114可以由绝缘材料形成并且包含绝缘材料。在一些实施例中，字线帽盖114包括氮化硅(例如，Si₃N₄)。第一绝缘材料116和第二绝缘材料120可以由二氧化硅(SiO₂)形成并且包含所述二氧化硅。在一些实施例中，半导电材料118是未掺杂的多晶硅材料。在此些实施例中，半导电材料118包括基本上不含杂质的多晶硅材料并且可以被配置为用作绝缘材料。第一硬掩模材料122可以由无定形碳材料形成并且包含无定形碳材料。第二硬掩模材料124可以包括介电抗反射涂层(DARC)。

包含有源区104、字线106、STI区108、栅极介电材料112、字线帽盖114、第一绝缘材料116、半导电材料118、第二绝缘材料120、第一硬掩模材料122和第二硬掩模材料122的结构102先前可以使用一或多个形成动作和一或多个图案化(例如，材料移除)步骤通过常规技术形成，所述一或多个形成动作包含但不限于原位生长过程、物理气相沉积、化学气相沉积、原子层沉积或其组合，所述一或多个图案化步骤包含但不限于掩模、蚀刻、平面化或其组合。

继续参考图2，第二硬掩模材料124可以具有至少一个开口123，所述至少一个开口先前在所述第二硬掩模材料中图案化，以形成穿过第一硬掩模材料122和第二绝缘材料120的开口125(图3)。开口125可以通过使第一硬掩模材料122和第二绝缘材料120经受材料移除工艺如至少一种蚀刻工艺(例如，至少一种干法蚀刻工艺，如反应离子蚀刻(RIE)工艺、深RIE工艺、等离子蚀刻工艺、反应离子束蚀刻工艺和化学辅助离子束蚀刻工艺中的至少一种；至少一种湿法蚀刻工艺，如湿法化学蚀刻工艺、缓冲氢氟酸蚀刻工艺和缓冲氧化物蚀刻工艺中的至少一种)来形成。在一些实施例中，开口125通过采用O₂-SO₂等离子气体的干法蚀刻工艺形成，以选择性地移除第一硬掩模材料122和第二绝缘材料120。在此些实施例中，半导电材料118可以在蚀刻工艺期间用作蚀刻终止材料以形成开口125。

在形成开口125之后，可以移除第二硬掩模材料124，如图3所展示的。参考图4，开口125可以延伸以形成开口126，所述开口穿过半导电材料118、穿过第一绝缘材料116并且至少部分地进入有源区104中，以暴露有源区104的水平上表面117。开口126可以通过选择性地移除在横向相邻字线帽盖114之间延伸的半导电材料118、第一绝缘材料116和有源区104的一部分来形成。开口126可以通过使在横向相邻字线帽盖114之间延伸的半导电材料118、第一绝缘材料116和有源区104的至少一部分经受至少一种材料移除工艺来形成。材料移除工艺包含暴露(例如，移除邻近以下的材料)第一硬掩模材料122的基本上竖直的表面、半导电材料118的基本上竖直的表面、第一绝缘材料116的基本上竖直的表面、相应的字线帽盖114的基本上水平的表面113、字线帽盖114的基本上竖直的表面以及有源区104的基本上水平的表面117。

材料移除工艺可以是选择性蚀刻(例如，选择性移除)工艺。在一些实施例中，蚀刻工艺可以是各向异性干法蚀刻，根据所述各向异性干法蚀刻，施加偏置电压，以通过高频激发产生等离子气体，从而使等离子气体中的离子到达半导电材料118、第一绝缘材料116、有源区104和字线帽盖114的表面，以选择性地移除(例如，蚀刻)前述项的各部分。在一些实施例中，半导电材料118、第一绝缘材料116和有源区104可以被暴露于含氯等离子气体，如三氯化硼(BCl₃)等离子气体。等离子气体的组成、等离子气体激发(例如，功率偏置)的频率等可以被定制成使得半导电材料118、第一绝缘材料116和有源区104基本上被移除，而基本上不移除(例如，蚀刻)或仅稍微移除字线帽盖114。在一些实施例中，等离子气体组成(例如，蚀刻剂)被选择成使得半导电材料118、第一绝缘材料116和有源区104以比字线帽盖114更高的速率(例如，蚀刻速率)移除(例如，蚀刻)。更具体地说，等离子气体组成被选择成使得半导电材料118、第一绝缘材料116和有源区104以介于比移除字线帽盖114的速率高约5倍与约10倍之间的速率移除。

因此，可以基本上移除半导电材料118、第一绝缘材料116和有源区104，而基本上不移除字线帽盖114，如图4所展示的。当字线帽盖114基本上未被移除时，相应的字线帽盖114的基本上水平的表面113和基本上竖直的表面115依然存在。进一步地，当字线帽盖114被保留(例如，基本上未被移除)时，在相应字线帽盖114的基本上水平的表面113和基本上垂直的表面115之间延伸并连接其的过渡表面121(例如，拐角、交叉点)向开口126的纵轴144突出(例如，指向、延伸)。过渡表面121可以限定如图4的示意图所展示的基本上尖锐或尖的边缘。在其它实施例中，字线帽盖114可以部分地蚀刻使得相应字线帽盖114的过渡表面121可以是圆形的或形成弯曲表面，如图12所展示的以及如图6中的虚线所示出的。

仅举例来说，如果有源区104由单晶硅形成、字线帽盖114由氮化硅形成、绝缘材料116由氧化物形成并且半导电材料118由多晶硅形成，则可以选择性地移除有源区104、绝缘材料116和半导电材料118的各部分，而基本上不移除字线帽盖114的一部分。

随后，如图5所展示的，可以在材料移除工艺中移除第一硬掩模材料122，以暴露第二绝缘材料120的水平上表面119。第一硬掩模材料122移除后，开口130保持延伸穿过第二绝缘材料120、半导电材料118、第一绝缘材料116并且至少部分地进入在横向相邻字线帽盖114之间的有源区104的半导电材料中。开口130可以被称为数位线触点(例如，数位线插头)开口。

共同地限定开口130的表面142包含半导电材料118的相对的基本上竖直的表面、第一绝缘材料116的相对的基本上竖直的表面、相应字线帽盖114的基本上水平的表面113、字线帽盖114的相对的基本上竖直的表面115、在基本上水平的表面113与字线帽盖114的基本上水平的表面117之间延伸并连接其的过渡表面121以及有源区104的基本上水平的表面117。

继续参考图5，开口130可以经受至少一种清洁工艺。清洁工艺可以移除可以在开口126形成期间邻近有源区104的水平上表面117形成的硅材料或其它材料。更具体地说，清洁工艺可以移除从有源区104的暴露在开口130中的水平上表面117移除硅材料。清洁工艺可以是光蚀刻工艺或清除浮渣工艺。在一些实施例中，有源区104的水平上表面117经受氨(NH₃)，从而形成气体或者氧和四氟甲烷的混合物(O₂-CF₄)，以移除(例如，蚀刻)位于有源区104上或包含在所述有源区中的硅的一部分。

任选地，挡板材料140可以形成在开口130内，如图5所展示的。挡板材料140可以沿着开口130的竖直表面142的至少一部分形成(例如，沉积)。更具体地说，挡板材料140可以沿着半导电材料118的竖直表面形成(例如，沉积)。更具体地说，挡板材料140还可以沿着第一绝缘材料116的竖直表面形成。挡板材料140可以被选择成包括抑制数位线触点(例如，数位线插头)150(图8)的导电材料146(图6)中的掺杂物扩散到半导电材料118中的材料，所述半导电材料可以是未掺杂的多晶硅。挡板材料140可以介入开口130内的半导电材料118和绝缘材料116的基本上竖直的表面与数位线触点150之间。在一些实施例中，挡板材料140包括氮化硅材料和/或氧化硅材料。

参考图6，导电材料146可以形成在开口130内，使得开口130基本上填充有导电材料146。导电材料146还可以形成为延伸到开口130外部，使得导电材料146邻近第二绝缘材料120的水平上表面119形成。由于开口130由表面142限定，因此安置在开口130内的导电材料146可以具有与由表面142限定的开口130的形状在形状上基本上互补的周界。导电材料146可以通过例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、另一种沉积方法或其组合来形成。在一些实施例中，导电材料146包括掺杂的多晶硅，如具有杂质的多晶硅材料。

因此，形成半导体装置的方法包括形成在其上具有相应字线帽盖的横向相邻字线之间延伸的半导电材料、邻近字线帽盖形成绝缘材料以及邻近绝缘材料形成另一种半导电材料。选择性地移除另一种半导电材料、绝缘材料和半导电材料的一部分，而基本上不移除相邻的字线帽盖，以形成穿过另一种半导电材料、穿过绝缘材料并横向地介于字线帽盖之间的开口。导电材料形成于开口中。在另外的实施例中，形成半导体装置的方法包括形成在其上具有相应字线帽盖的相邻字线之间横向地延伸的半导电材料、邻近字线帽盖形成第一材料以及邻近第一材料形成第二材料。形成穿过第二材料、穿过第一材料以及至少部分地进入相应字线帽盖之间的半导电材料中的开口。所述开口由所述第二材料的相对的基本上竖直的表面、所述第一材料的相对的基本上竖直的表面、所述字线帽盖的基本上水平的表面、所述字线帽盖的相对的基本上竖直的表面以及在所述相应字线帽盖的所述基本上水平的表面与所述基本上竖直的表面之间延伸的过渡表面限定。过渡表面向穿过开口中心地延伸的纵轴突出。导电材料形成于开口中。

参考图7，导电材料146可以经受至少一种材料移除工艺以移除延伸超过开口130的导电材料146的一部分。更具体地说，可以移除邻近第二绝缘材料120的水平上表面119延伸的导电材料146以及邻近第二绝缘材料120在开口130内的导电材料146的至少一部分，以形成数位线触点150。导电材料146可以经受蚀刻工艺(例如，各向异性蚀刻工艺)以移除导电材料146的一部分。在一些实施例中，移除导电材料146，使得数位线触点150的水平上表面148相对于第二绝缘材料120的水平上表面119(图8)凹陷。数位线触点150的下表面149与有源区104的水平上表面117接触(例如，物理接触、电接触)。如图7的截面所示，数位线触点150呈现T形，其中数位线触点150的下部部分的侧壁是基本上竖直的，并且字线帽盖114的过渡表面121呈现出基本上尖锐或尖的边缘。相比之下，常规字线帽盖20的侧壁以及常规数位线触点22是倾斜的。

参考图8，第二绝缘材料120可以经受至少一种材料移除工艺，使得半导电材料118的水平上表面152被暴露。半导电材料118的水平上表面152可以与数位线触点150的水平上表面148基本上共面(例如，同延)。参考图9，挡板材料156可以任选地邻近半导电材料118的水平上表面152并且邻近数位线触点150的水平上表面148形成。挡板材料156可以包括金属材料，如氮化钛(TiN)或氮化钨(WN)。

参考图9和10，所述图是半导体装置100垂直于彼此而截取的截面视图，另一种导电材料可以邻近(例如，在上方)半导电材料118的水平上表面152形成(例如，沉积)以形成数位线154。在一些实施例中，数位线154可以形成于挡板材料156的水平上表面上。在其它实施例中，数位线154可以直接接触在基本上垂直于字线106的方向(例如，进入图10页面的x方向)的方向(例如，图9的y方向)上延伸的横向相邻数位线触点150并且邻近且在所述横向相邻数位线触点之间延伸。

数位线154可以包括导电材料，如例如，钨、钛、镍、铂、铑、钌、铝、铜、钼、铱、银、金、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、氧化铱(IrO_x)、氧化钌(RuO_x)及其合金中的至少一种的材料、导电掺杂的半导电材料(例如，导电掺杂的硅、导电掺杂的锗、导电掺杂的硅锗等)、多晶硅、呈现导电性的其它材料或其组合。

数位线帽盖158可以邻近数位线154形成。数位线帽盖158可以由介电材料形成并且包含所述介电材料。在一些实施例中，数位线帽盖158包括氮化硅(例如，SiN)。

因此，在一些实施例中，半导体装置包括在其上具有相应字线帽盖的横向相邻字线、在横向相邻字线与字线帽盖之间延伸的有源区、与字线帽盖相邻的堆叠材料、以及安置在堆叠材料的相对的基本上竖直的表面之间、邻近字线帽盖的基本上水平的表面以及介于字线帽盖的相对的基本上竖直的表面之间的数位线触点。相应字线帽盖的基本上水平的表面与基本上竖直的表面之间并且与其连接的过渡表面朝中心地延伸穿过数位线触点的纵轴突出。

数位线150可以包括与绝缘材料116和半导电材料118横向相邻并且在其间延伸的上部部分151以及与字线帽盖114横向相邻并且在其间延伸的下部部分153。上部部分151可以是水平细长的并且下部部分153可以是竖直细长的，使得上部部分151和下部部分153共同地基本上呈T形。如本文所使用的，术语“水平细长的”是指水平尺寸(例如，在图9的y方向上)大于竖直尺寸(例如，在图9的z方向上)的特征(例如，结构、装置)。如本文所使用的，术语“竖直细长的”是指竖直尺寸大于水平尺寸的特征。换句话说，随着触点150在挡板材料156与有源区104之间轴向地(例如，在z方向上，沿轴144)延伸穿过半导电材料118、绝缘材料116和字线帽盖114，触点150的宽度(例如，水平尺寸)上逐渐变窄(例如，减小)。

如先前所讨论的，过渡表面121向纵轴144突出(例如，指向、延伸)，所述纵轴中心延伸穿过数位线触点150。当数位线触点150的外周表面在形状上与开口130互补时，数位线触点150的外周表面朝纵轴144内凹。内凹导致触点150的宽度相对于上部部分151在字线帽盖114的相对的基本上竖直的表面115之间变窄或逐渐变窄，以形成T形的下部部分153。

由图11和12分别提供了常规装置10的开口30以及半导体装置100的开口130的形状的比较。如图11所示，在常规装置10的形成期间，字线帽盖20的材料被至少部分地移除。因此，参考图1和11，字线帽盖20被蚀刻使得倾斜的表面13在过渡表面17(例如，拐角)处延伸到基本上水平的表面15并与其相交，所述过渡表面朝所述字线帽盖20突出并且远离纵轴31。因此，其中形成数位线触点22(图1)的开口30基本上呈U形。字线帽盖20的一部分的移除导致数位线触点22的表面积增加，这增加了相邻数位线之间的耦合电容。相反并且如图9和12所示以及如本文先前所述，根据本公开的实施例的字线帽盖114基本上未被蚀刻，从而导致数位线触点150的表面积减小，这减小了相邻数位线之间的耦合电容。根据本公开的实施例的图9和10的半导体装置(例如，半导体装置100)可以在本公开的电子系统的实施例中使用。例如，图13是根据本公开的实施例的说明性电子系统200的框图。电子系统200可以包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、Wi-Fi或支持蜂窝的平板电脑，如例如，或平板电脑、电子书、导航设备等。电子系统200包含至少一个存储器装置202。至少一个存储器装置202可以包含例如以行和列的阵列布置的存储器单元，所述存储器单元包括先前参考图2-10描述的半导体装置100的实施例。电子系统200可以进一步包含至少一个电子信号处理器装置204(通常称为“微处理器”)。电子系统200可以进一步包含用于由用户向所述电子系统200输入信息的一或多个输入装置206，如例如鼠标或其它定点装置、键盘、触摸板、按钮或控制面板。电子系统200可以进一步包含用于向用户输出信息(例如，视觉或音频输出)一或多个输出设备208，如例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置206和输出装置208可以包括单个触摸屏装置，所述触摸屏装置既可以用于向所述电子系统200输入信息，也可以用于向用户输出视觉信息。一或多个输入装置206和输出装置208可以与存储器装置202和电子信号处理器装置204中的至少一个进行电通信。

因此，在本公开的实施例中，电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置和所述输出装置的处理器装置以及可操作地耦合到所述处理器装置的存储器装置。存储器装置包括数位线触点，所述数位线触点具有由横向相邻字线帽盖、绝缘材料和半导电材料限定的周界。相应字线帽盖的基本上水平的表面、基本上竖直的表面以及其间的过渡表面限定了数位线触点的周界的一部分。所述字线帽盖的所述过渡表面朝中心地延伸穿过所述数位线触点的纵轴突出。

虽然已经结合附图描述了某些说明性实施例，但是本领域普通技术人员应认识到并且理解，本公开所包含的实施例不限于本文明确示出和描述的那些实施例。相反，在不脱离本公开所包含的实施例的范围的情况下，可以对本文描述的实施例进行许多添加、删除和修改，如在下文中要求保护的，包含法律等效物。此外，来自一个公开的实施例的特征可以与另一个公开的实施例的特征相结合，同时仍然包含在本公开的范围内。