阅读说明：本技术 X/y应力独立电阻器的跟踪温度补偿 (Tracking temperature compensation of X/Y stress independent resistors ) 是由 M·石泽龙 J·R·托德 T·B·弗利兹 R·P·布里德劳 于 2020-01-10 设计创作，主要内容包括：本申请公开X/Y应力独立电阻器的跟踪温度补偿。集成电路(500)包括具有表面的半导体衬底(570)。横向电阻器布置在平行于衬底的表面的第一平面中。竖直参考电阻器包括层(560),该层(560)布置在平行于衬底的表面并且比第一平面深的第二平面中。掺杂该层以促进电流在第二平面中流动。竖直参考电阻器还包括耦合在该层和衬底的表面之间的第一沟槽(550A)和第二沟槽(550B)。第一沟槽和第二沟槽布置在正交于第一平面和第二平面的竖直方向上,并且被掺杂以阻碍电流在竖直方向上流动。第一沟槽和第二沟槽的横截面绕竖直方向是双重旋转对称的,并且横向电阻器以及第一沟槽和第二沟槽具有相同的温度系数。(The application discloses tracking temperature compensation of X/Y stress independent resistors. An integrated circuit (500) includes a semiconductor substrate (570) having a surface. The lateral resistor is arranged in a first plane parallel to the surface of the substrate. The vertical reference resistor comprises a layer (560), the layer (560) being arranged in a second plane parallel to the surface of the substrate and deeper than the first plane. The layer is doped to facilitate current flow in the second plane. The vertical reference resistor further includes a first trench (550A) and a second trench (550B) coupled between the layer and the surface of the substrate. The first and second trenches are arranged in a vertical direction orthogonal to the first and second planes and are doped to impede current flow in the vertical direction. The cross-sections of the first and second trenches are doubly rotationally symmetric about the vertical direction, and the lateral resistor and the first and second trenches have the same temperature coefficient.)

X/Y应力独立电阻器的跟踪温度补偿

相关申请的交叉引用

本申请要求于2019年1月14日提交的美国临时申请号62/792,055的优先权，其通过引用合并于此。

背景技术

机械应力和温度可以例如通过改变管芯上的器件的尺寸或迁移率而引起半导体管芯的改变。这样的改变可能导致对与器件相关联的电路参数(诸如集成振荡器的频率和电阻器的电阻率)的修改，这继而改变了包括器件的集成电路(IC)的行为。一些电路参数(例如带隙电压和振荡器频率)对x方向上的应力的响应与对y方向上的应力的响应不同。确定应力分量的幅度和方向允许适当补偿芯片上的机械应力、芯片温度以及对芯片上器件产生的影响。一些应力感测电路在x和y方向上包括电阻器，以确定每个方向上的应力分量。来自感测电阻器的电阻与来自z方向上的参考电阻器的电阻进行比较。然而，在一些示例中，参考电阻器的温度系数与感测电阻器的温度系数不同，由于温度和应力影响之间的混淆，这可能导致不恰当的调整。此外，在一些示例中，参考电阻器的电阻也受到平面内应力的影响，从而掩盖了应力分量的正确幅度。

发明内容

在一些实施方式中，集成电路包括具有表面的半导体衬底和竖直参考电阻器。竖直参考电阻器包括布置在平行于衬底的表面的平面中的层。该层被掺杂以促进电流在平面中流动。竖直参考电阻器还包括耦合在该层和衬底的表面之间的第一沟槽和第二沟槽。第一沟槽和第二沟槽布置在正交于平面和表面的竖直方向上，并且被掺杂以阻碍电流在竖直方向上流动。第一沟槽和第二沟槽的横截面是绕竖直方向双重旋转对称的(two-foldrotationally symmetric)。

在一些示例中，集成电路还包括布置在平行于衬底的表面的第二平面上的横向(lateral)电阻器。第二平面比在其中布置竖直参考电阻器的层的平面浅。横向电阻器以及第一沟槽和第二沟槽具有相同的温度系数。在一些示例中，横向电阻器以及第一沟槽和第二沟槽具有相同的掺杂。

在一些示例中，第一沟槽和第二沟槽通过隔离结构分开。在一些示例中，第二沟槽的横截面是针孔形的。集成电路可以用作应力感测电路。在这些示例中，集成电路包括横向电阻器、耦合到横向电阻器的第一电流源、耦合到竖直参考电阻器的第二电流源以及耦合到横向电阻器和竖直参考电阻器的放大器。放大器被配置为输出在横向电阻器上的电压与竖直参考电阻器上的电压之间的电压差信号。电压差信号指示集成电路上的平面内应力的幅度和方向。

附图说明

图1示出了展示振荡器如何对两个正交方向上的应力进行不同的响应的曲线图。

图2示出了展示温度对示例参考电阻器和示例感测电阻器的影响的曲线图。

图3示出了示例应力感测元件。

图4示出了包括图3所示的应力感测元件的示例应力感测电路。3。

图5A-图5B示出了用于应力感测元件的示例参考电阻器。

图6示出了图5A-图5B所示的示例参考电阻器中的沟槽的示例布局。

具体实施方式

一些应力感测电路包括布置在与包括应力感测电路的半导体管芯的表面平行的横向平面中的电阻器。横向平面中的电阻器彼此垂直布置，并且用于确定横向平面内各个方向上的应力分量。来自感测电阻器的电阻与来自垂直于横向平面的竖直方向上的参考电阻器的电阻进行比较。然而，一些应力感测电路包括温度系数与感测电阻器不同的参考电阻器，由于温度和应力影响之间的混淆，这可能导致不恰当的调整。此外，在一些示例中，参考电阻器也受到平面内应力的影响，从而掩盖了应力分量的正确幅度。

所公开的用于应力感测电路的参考电阻器具有与相关联的感测电阻器相同的温度依赖性，因为两个电阻器具有基本相同的掺杂。这确保了感测电阻器和参考电阻器具有相同的温度系数，并且以基本相同的方式响应温度变化，从而避免了不同温度响应对感测电阻器上的实际应力的混淆。所公开的参考电阻器在x和y方向上也是对称的，从而确保参考电阻器的电阻大体上独立于平面内应力的方向。

示例参考电阻器包括被高度掺杂以促进电流流动并表现出低电阻的掩埋层。掩埋层布置在平行于包括示例参考电阻器的半导体管芯的表面的横向平面中。示例参考电阻器还包括垂直于包括掩埋层的横向平面布置的深竖直路径。深竖直路径是侧壁掺杂的，以在垂直于掩埋层的竖直方向上表现出高电阻，并且温度系数与相关联的感测电阻器基本相同。竖直路径的深度和掺杂以及掩埋层的掺杂和厚度导致示例参考电阻器经历基本上所有的竖直电流流动。深竖直路径的横截面是双重旋转对称的，诸如较大圆环内部的针孔或圆环。竖直电流流动以及深竖直路径在x和y方向上的对称布局减少了示例参考电阻器的应力方向依赖性。

图1示出了展示振荡器如何对两个正交方向上的应力进行不同的响应的曲线图。图1中所示的曲线图来自参考文献“Electrical Compensation of Mechanical StressDrift in Precision Analog Circuit”，M.Motz，U.Ausserlechner，Springer，2016，并且展示了当应力被施加到在其上实现电阻/电容(RC)弛张振荡器的集成电路(IC)时的该振荡器的输出频率漂移百分比。振荡器对一个方向上的应力的响应与对另一个方向上的应力的响应不同，根据施加在其上的应力的方向，经历输出频率的不同漂移百分比。在此示例中，与沿y轴的应力σyy相比，沿x轴的应力σxx导致振荡器的输出频率更大地偏移。此外，沿x轴的应力导致输出频率的增加，而沿y轴的应力导致输出频率的减小。

温度也可以影响IC的部件。图2示出了展示温度对具有不同掺杂的示例参考电阻器210和示例感测电阻器220的影响的曲线图。参考电阻器210和感测电阻器220之间的不同掺杂导致两个电阻器具有不同的温度依赖性。如果参考电阻器210和感测电阻器220用在应力感测电路中，则由于不同的温度依赖性会引起模糊性(ambiguity)。在高温或低温下，参考电阻器210和感测电阻器220在不施加任何应力的情况下会表现不同，但是应力感测电路将识别出参考电阻器210和感测电阻器220之间的差异，并将其视为施加到IC的应力。错误地识别出的应力会促使IC上其他电路的不必要和不准确的调整。

图3示出示例应力感测元件300。从单晶棒锯切半导体晶片305，例如硅晶片，使得晶片表面与晶体学平面相关联。用大括号{}表示的米勒指数用于确定立方晶体中的相应平面。图3描绘了在p型半导体衬底305上的应力感测元件300的俯视图，该p型半导体衬底305在{100}平面上被切割并且沿着[100]方向设置有缺口。尽管不是限制性的，但是本文描述的示例利用在{100}平面中切割的p型半导体晶片。图3中所示的晶片305是一个示例；本文描述的应力感测元件和参考电阻器不限于具有[100]缺口、{100}平面或p型掺杂的晶片。在其他示例中，使用n型半导体衬底。可以在诸如{100}的任何适当平面中切割n型半导体晶片。

应力感测元件300包括参考电阻器310和感测电阻器320。在此示例中，参考电阻器310和感测电阻器320是n型电阻器。在一些示例中，参考电阻器310和感测电阻器320是p型电阻器。在其他示例中，参考电阻器310和感测电阻器320利用不同的掺杂类型，例如混合掺杂。感测电阻器320包括在y方向上对准的第一电阻器元件320A和在x方向上对准的第二电阻器元件320B。电阻器元件320A和320B的对准导致流过电阻器元件320A和320B的大部分电流相对于[100]晶轴是纵向的或横贯(transverse)的。电流流过相对于[100]晶轴为纵向的电阻器元件320A。电流在[010]方向上流过相对于[100]晶轴方向为横贯的电阻器元件320B。在其他示例中，对准电阻器元件320A和320B，使得流过电阻器元件320A和320B的电流相对于[110]晶轴是纵向的或横贯的。其他电阻器取向也是可能的。例如，电阻器元件320A和320B可以从与x和y轴的对准旋转45度。在另一示例中，电阻器元件320A和320B中的一个包括多排电阻元件，使得电阻器元件320A与电阻器元件320B的比率不是一对一的。参考电阻器310是在z方向上对准的竖直电阻器。

图4示出了包括图3所示的应力感测元件300的示例应力感测电路400。应力感测电路400还包括两个电流源和差分电路。电流源415耦合到电源电压节点405和参考电阻器310。在该示例中，参考电阻器310进一步耦合到共模节点410。电流源415将电流施加到参考电阻器310，从而导致参考电阻器310两端的电压降。从电流源415和参考电阻器310之间的点将电压Vref 420提供给差分电路440。电流源425耦合到电源电压节点405和感测电阻器320。感测电阻器320进一步耦合到共模节点410。电流源425将电流施加到感测电阻器320，从而导致感测电阻器320两端的电压降。从电流源425和感测电阻器320之间的点将该电压Vsense 430提供给差分电路440。在其他示例中，参考电阻器310和感测电阻器320在节点410处耦合到电源电压。在该示例中，感测电阻器320包括串联耦合在一起的电阻器元件320A和电阻器元件320B两者。在其他示例中，针对电阻器元件320A和电阻器元件320B中的每一个包括单独的应力感测电路400。

差分电路440输出电压差信号Vdiff 450。在一些示例中，差分电路440是放大器。Vdiff 450表示Vsense 430与Vref 420之间的差，并且可以用于确定在相对于[100]晶轴的横贯和纵向方向上的应力分量的值。进而，这些应力分量的值可以用于确定对IC上其他电路中的操作的适当的调整。为了确定横贯和纵向方向上的应力分量的正确值，参考电阻器310基本独立于平面内应力的方向。此外，参考电阻器310和感测电阻器320具有相同的温度系数。

例如，感测电阻器320和参考电阻器310具有预期电阻值和Vsense和Vref的相应的预期值，并进而具有Vdiff的预期值。因为参考电阻器310和感测电阻器具有相同的温度系数，所以抵消了由于包括应力感测电路400的半导体管芯的温度引起的Vsense和Vref的实际值和预期值之间的任何差异。因此，Vdiff的实际值和预期值之间的差异很可能是由于半导体管芯上的平面内应力引起。

参考电阻器310基本独立于平面内应力的方向，因此Vdiff的实际值和预期值之间的差异很可能是由于感测电阻器320的电阻变化引起的Vsense变化所致。电阻器元件320A和电阻器元件320B的垂直布置允许根据半导体管芯上的平面内应力分量的方向和幅度来分配实际和预期Vdiff之间的差异。平面内应力分量的方向和幅度可以提供给半导体管芯上的其他电路，并用于确定管芯上器件的适当校准参数。

图5A-图5B示出了用于应力感测元件(例如，以实现参考电阻器310)的示例参考电阻器500。参考电阻器500是n型竖直电阻器。在其他示例中，参考电阻器500是p型电阻器。图5A示出了参考电阻器500的横截面。深n阱560注入p型衬底570中，该p型衬底570可以包括外延层(未具体示出)。在其他示例中，衬底570是n型衬底。深n阱560形成掩埋层并且被高度掺杂以促进电流流动并表现出低电阻。沟槽550是与深n阱560的相对端接触的侧壁掺杂的深沟槽，并且对于水平电流流动是高度掺杂的，并且对于竖直电流流动是较低掺杂的。这导致沟槽550针对横向方向上的电流流动具有第一压阻系数并且针对竖直方向上的电流流动具有第二较高的压阻系数。此外，电阻路径的较大部分在竖直方向上沿着沟槽550，而电阻路径的较小部分在横向方向上。

n阱535注入到衬底570的表面中以接触沟槽550，然后注入p阱540。然后形成电介质层520以覆盖衬底570的表面。n触点530注入到n阱535中，并且p触点525注入到p阱540中。在通孔510形成到n触点530和p触点525之前，沉积层间电介质515。然后在通孔510上方形成金属化层505。

电流580从n阱535A流过沟槽550A到深n阱560。电流580流过深n阱560的长度到沟槽550B，沿着沟槽550B向上并流过n阱535B。用于竖直方向上的电流流动的沟槽550的深度和较低的掺杂浓度导致参考电阻器500表现出较高的竖直电阻和沟槽550两端的较大的电压差。相反，深n阱560的厚度和较高的掺杂浓度导致用于横向方向上的电流流动的较低电阻路径，从而导致参考电阻器500表现出较低的横向电阻和深n阱560两端的较小的电压差。

尽管在图5A中被描述为“沟槽”，但是可以使用任何适当的深竖直路径。所公开的参考电阻器包括两个深竖直路径，其具有较低的掺杂浓度以用于竖直方向上的电流流动，这导致所公开的参考电阻器表现出较高的竖直电阻和深竖直路径两端的较大的电压差。两个深竖直路径通过深阱耦合在一起，该深阱具有较高的掺杂浓度以用于横向方向上的电流流动，这导致所公开的参考电阻器表现出较低的横向电阻和深阱两端的较小的电压差。主要竖直的电流流动导致所公开的参考电阻器大体上独立于平面内应力的方向。

图5B示出了参考电阻器500的沟槽550的横截面的俯视图590和倾斜视图595。沟槽550的横截面在x和y方向上对称，在该示例中为正方形。在其他示例中，内部沟槽550B为针孔或其他对称形状。沟槽550和深n阱560绕参考电阻器500的z轴为双重旋转对称的，但是当在z方向上旋转时不对称。沟槽550的x和y对称横截面以及流过参考电阻器500的主要竖直电流减小了应力方向依赖性，使得参考电阻器500大体上独立于IC上的平面内应力的方向。参考电阻器500在竖直方向上主要是电阻性的。沟槽550中的掺杂与相关联的感测电阻器内的掺杂相同，使得参考电阻器500和相关联的感测电阻器具有相同的温度系数。将理解的是，电阻器500的图不一定按比例绘制。

图6示出了参考电阻器500的沟槽550的可替代横截面。示例布局610示出了正方形的沟槽550A和在由沟槽550A形成的正方形内部的较小正方形的沟槽550B。示例布局620示出了圆形的沟槽550A和在由沟槽550A形成的圆内部的较小圆形的沟槽550B。示例布局630示出了从x和y轴旋转45度的正方形的沟槽550A和在由沟槽550A形成的旋转正方形内部的从x和y轴旋转45度的较小正方形的沟槽550B。示例布局640示出了圆形的沟槽550A和在由沟槽550A形成的圆内部的圆形针孔形状的沟槽550B。示例布局650示出了正方形的沟槽550A和在由沟槽550A形成的正方形内部的正方形针孔形状的沟槽550B。在示例布局610、620、630、640和650的每个中，沟槽550是对称的并且在x方向上与在y方向上经历基本相同的应力量。图6中所示的示例布局不是沟槽550的可能布局的完整集合。也可以使用其他对称布局。

本文描述的示例利用在{100}平面中切割的p型半导体晶片。然而，本文描述的参考电阻器不限于具有[100]缺口、{100}面或p型掺杂的晶片。在其他示例中，使用n型半导体衬底。可以在诸如{100}的任何适当平面中切割n型半导体晶片。

在本说明书中，术语“耦合”或“耦接”是指间接或直接的有线或无线连接。因此，如果第一器件耦合到第二器件，则该连接可以是通过直接连接或通过经由其他器件和连接的间接连接。引用“基于”是指“至少部分基于”。因此，如果X基于Y，则X可以是Y和任意数量的其他因素的函数。除非另有说明，否则在本说明书中，“相同”或“基本”或“大体上”相同表示两者相差不到百分之十，“基本”或“大体上”不受影响表示变化小于百分之十，并且“基本”都表示百分之九十或更大。

在权利要求的范围内，在所描述的实施例中可以进行修改，并且其他实施例也是可能的。