阅读说明：本技术 n倍驱动两输入与非门标准单元及其版图 (N-time driving two-input NAND gate standard unit and layout thereof ) 是由 虞蓓蕾 高唯欢 胡晓明 于 2019-11-19 设计创作，主要内容包括：本发明涉及n倍驱动两输入与非门标准单元及其版图,涉及半导体集成电路设计,通过由两输入与门和n倍驱动反相器共同构成n倍驱动两输入与非门,其中n为大于等于2的偶数,其中n倍驱动反相器中的PMOS与NMOS晶体管的使用个数随驱动倍数增加,而两输入与门中的PMOS与NMOS晶体管的使用个数不变,因此减少了PMOS与NMOS晶体管的使用个数,从而减小n倍驱动两输入与非门单元的版图面积,并且节省晶体管个数与驱动倍数成正比,所以减小的面积与驱动倍数成正比。(The invention relates to an n-time driving two-input NAND gate standard unit and a layout thereof, relating to the design of a semiconductor integrated circuit, wherein the n-time driving two-input NAND gate is formed by two-input AND gates and an n-time driving inverter together, wherein n is an even number which is more than or equal to 2, the using number of PMOS and NMOS transistors in the n-time driving inverter is increased along with the driving multiple, and the using number of the PMOS and NMOS transistors in the two-input AND gates is unchanged, thereby reducing the using number of the PMOS and NMOS transistors, further reducing the layout area of the n-time driving two-input NAND gate unit, saving the number of the transistors which is in direct proportion to the driving multiple, and reducing the area which is in direct proportion to the driving multiple.)

n倍驱动两输入与非门标准单元及其版图

技术领域

本发明涉及半导体集成电路设计，尤其涉及n倍驱动两输入与非门标准单元及其版图。

背景技术

两输入与非门标准单元(NAND2)是半导体集成电路设计中的常用标准单元。

具体的，可参阅图1所示的现有技术的两输入与非门标准单元的电路示意图，图1所示的为两倍驱动的两输入与非门标准单元(NAND2_2)，由四个PMOS晶体管与四个NMOS晶体管组成(nf＝2表示2个晶体管并联)。其中，第一至第四PMOS晶体管(PMOS1至PMOS4)的源极相连接并接VDD，第一和第二PMOS晶体管(PMOS1和PMOS2)的栅极接第一输入信号A1，第三和第四PMOS晶体管(PMOS3和PMOS4)的栅极接第二输入信号A2，第一至第四PMOS晶体管(PMOS1至PMOS4)的漏极相连接，并接第一和第二NMOS晶体管(NMOS1和NMOS2)的漏极而组成NAND2_2的输出端X，第一和第二NMOS晶体管(NMOS1和NMOS2)的栅极相连接并接第一输入信号A1，第一和第二NMOS晶体管(NMOS1和NMOS2)源极接第三和第四NMOS晶体管(NMOS3和NMOS4)的漏极，第三和第四NMOS晶体管(NMOS3和NMOS4)的栅极相连接并接第二输入信号A2，第三和第四NMOS晶体管(NMOS3和NMOS4)的源极相连接并接地VSS，以此实现NAND2_2的逻辑功能。

如图1所示，实现NAND2_2的逻辑功能需要晶体管数为8。且晶体管数随驱动倍数倍增，对于n倍驱动的NAND2，nf＝n，即n倍驱动的NAND2需要的晶体管的数目为4n，如对于8倍驱动的NAND2，需要晶体管数为32；对于16倍驱动的NAND2，需要晶体管数为64。如此对于n倍驱动的NAND2，其版图面积也随着驱动倍数递增。

发明内容

本发明的目的在于提供一种n倍驱动两输入与非门标准单元，以节省晶体管个数并减小的版图面积。

本发明提供的一种n倍驱动两输入与非门标准单元，包括：两输入与门，用于接收一第一输入信号A1和一第二输入信号A2，将所述第一输入信号A1和所述第二输入信号A2作与运算后输出中间输出信号Sinter；以及n倍驱动反相器，接收所述中间输出信号Sinter，用于将所述中间输出信号Sinter作取反运算后输出最终输出信号Sf，其中n为大于等于2的偶数。

更进一步的，所述两输入与门包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1。

更进一步的，第一PMOS晶体管PMOS1的源极接地VSS，第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极相连接组成所述两输入与门的第一输入端，用于接收第一输入信号A1，第一PMOS晶体管PMOS1的漏极与第一NMOS晶体管NMOS1的漏极相连接组成所述两输入与门的输出端，用于输出中间输出信号Sinter，第一NMOS晶体管NMOS1的源极构成所述两输入与门的第二输入端，用于接收第二输入信号A2。

更进一步的，所述两输入与门210仅包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1。

更进一步的，第一PMOS晶体管PMOS1的源极接地VSS，第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极相连接组成所述两输入与门的第一输入端，用于接收第一输入信号A1，第一PMOS晶体管PMOS1的漏极与第一NMOS晶体管NMOS1的漏极相连接组成所述两输入与门的输出端，用于输出中间输出信号Sinter，第一NMOS晶体管NMOS1的源极构成所述两输入与门的第二输入端，用于接收第二输入信号A2。

更进一步的，当所述第一输入信号A1为0，所述第二输入信号A2为0时，第一PMOS晶体管PMOS1导通，第一NMOS晶体管NMOS1关闭，中间输出信号Sinter等于地电压VSS，等于0；当所述第一输入信号A1为0，所述第二输入信号A2为1时，第一PMOS晶体管PMOS1导通，第一NMOS晶体管NMOS1关闭，中间输出信号Sinter等于地电压VSS，等于0；当所述第一输入信号A1为1，所述第二输入信号A2为0时，第一PMOS晶体管PMOS1关闭，第一NMOS晶体管NMOS1导通，中间输出信号Sinter等于所述第二输入信号A2，等于0；当所述第一输入信号A1为1，所述第二输入信号A2为1时，第一PMOS晶体管PMOS1关闭，第一NMOS晶体管NMOS1导通，中间输出信号Sinter等于所述第二输入信号A2，等于1。

更进一步的，n倍驱动反相器包括第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2。

更进一步的，第二PMOS晶体管单元PMOS2的源极连接电压端VDD，第二PMOS晶体管单元PMOS2的漏极连接第二NMOS晶体管单元NMOS2的漏极并构成n倍驱动两输入与非门标准单元的输出端X，用于输出最终输出信号Sf，第二NMOS晶体管单元NMOS2的源极接地VSS，第二NMOS晶体管单元NMOS2的栅极连接第二PMOS晶体管单元PMOS2的栅极并构成n倍驱动反相器的输入端，用于接收所述两输入与门输出的中间输出信号Sinter。

更进一步的，n倍驱动反相器仅包括第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2。

更进一步的，第二PMOS晶体管单元PMOS2的源极连接电压端VDD，第二PMOS晶体管单元PMOS2的漏极连接第二NMOS晶体管单元NMOS2的漏极并构成n倍驱动两输入与非门标准单元的输出端X，用于输出最终输出信号Sf，第二NMOS晶体管单元NMOS2的源极接地VSS，第二NMOS晶体管单元NMOS2的栅极连接第二PMOS晶体管单元PMOS2的栅极并构成n倍驱动反相器的输入端，用于接收所述两输入与门输出的中间输出信号Sinter。

更进一步的，第二PMOS晶体管单元PMOS2包括n个PMOS晶体管并联连接，第二NMOS晶体管单元NMOS2包括n个NMOS晶体管并联连接，其中n为反相器的驱动倍数，为大于等于2的偶数。

更进一步的，当所述中间输出信号Sinter为0时，第二PMOS晶体管单元PMOS2导通，第二NMOS晶体管单元NMOS2关闭，最终输出信号Sf等于电压端VDD，等于1；当所述中间输出信号Sinter为1时，第二PMOS晶体管单元PMOS2关闭，第二NMOS晶体管单元NMOS2导通，中间输出信号Sinter等于地电压VSS，等于0。

更进一步的，n倍驱动两输入与非门标准单元使用的晶体管的个数m＝2+2n，其中n为两输入与非门标准单元的驱动倍数，为大于等于2的偶数。

本发明还提供一种n倍驱动两输入与非门标准单元的版图，该n倍驱动两输入与非门标准单元包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1构成的两输入与门，由第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2构成的n倍驱动反相器，其中第二PMOS晶体管单元PMOS2包括n个PMOS晶体管并联连接，第二NMOS晶体管单元NMOS2包括n个NMOS晶体管并联连接，其中n为反相器的驱动倍数，为大于等于2的偶数，其特征在于，包括：第一有源区，第一有源区中形成有第一PMOS晶体管PMOS1；第二有源区，第二有源区中形成有第一NMOS晶体管NMOS1；第三有源区，第三有源区中形成有第二PMOS晶体管单元PMOS2；第四有源区，第四有源区中形成有第二NMOS晶体管单元NMOS2；第一多晶硅，第一PMOS晶体管PMOS1和第一NMOS晶体管NMOS1的栅极结构由第一多晶硅形成；以及第二条多晶硅，第二PMOS晶体管单元PMOS2中的n个PMOS晶体管中的PMOS晶体管和第二NMOS晶体管单元NMOS2中的n个NMOS晶体管中的NMOS晶体管的栅极结构由第二条多晶硅形成。

更进一步的，第一有源区与第三有源区位于一行，第二有源区与第四有源区位于一行，第一有源区与第二有源区位于一列，第三有源区与第四有源区位于一列。

更进一步的，第二条多晶硅包括n条竖边和一条横边，所述横边将n条竖边连接在一起而构成第二条多晶硅。

更进一步的，第二PMOS晶体管单元PMOS2中的n个PMOS晶体管中的一个PMOS晶体管和第二NMOS晶体管单元NMOS2中的n个NMOS晶体管中的一个NMOS晶体管的栅极结构由n条竖边中的一条竖边形成。

更进一步的，第二PMOS晶体管单元PMOS2中的n个PMOS晶体管中的一个PMOS晶体管和第二NMOS晶体管单元NMOS2中的n个NMOS晶体管中的一个NMOS晶体管的栅极结构构成一组栅极结构，第二PMOS晶体管单元PMOS2中的n个PMOS晶体管和第二NMOS晶体管单元NMOS2中的n个NMOS晶体管的栅极结构构成n组栅极结构，则n组栅极结构中的每一组栅极结构分别由所述n条竖边中对应的一条竖边形成。

更进一步的，所述横边位于第三有源区与第四有源区之间的间隔区域。

更进一步的，所述n条竖边相互平行且与第一多晶硅平行。

更进一步的，在第一多晶硅上形成第一接触孔，第一接触孔构成第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极共接端，构成n倍驱动两输入与非门标准单元的第一输入端，用于接收第一输入信号A1，在第二有源区上形成第二接触孔，第二接触孔构成第一NMOS晶体管NMOS1的源极，构成n倍驱动两输入与非门标准单元的第二输入端，用于接收第二输入信号A2，在第一有源区上形成第三接触孔，第三接触孔构成第一PMOS晶体管PMOS1的源极，第三接触孔通过第一金属线连接接地端VSS，第一有源区上形成第四接触孔，构成第一PMOS晶体管PMOS1的漏端,第二有源区上形成第五接触孔，构成第一NMOS晶体管NMOS1的漏端，第二金属线将第四接触孔和连接第五接触孔连接在一起而构成两输入与门的输出端，并第二条多晶硅上形成有第六接触孔，构成第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2的栅极的共接端，构成n倍驱动反相器的输入端，第二金属线还连接第六接触孔，以将两输入与门的输出端连接至n倍驱动反相器的输入端，第三有源区上还形成有n个第七接触孔，n个第七接触孔构成第二PMOS晶体管单元PMOS2中的n个PMOS晶体管的源端，n个第七接触孔通过第三金属线连接在一起，而连接电压端VDD，第四有源区上还形成有n个第八接触孔，n个第八接触孔构成第二NMOS晶体管单元NMOS2中的n个NMOS晶体管的源端，n个第八接触孔通过第一金属线连接在一起而连接接地端VSS；第三有源区上还形成有多个第九接触孔，多个第九接触孔构成第二PMOS晶体管单元PMOS2中的n个PMOS晶体管的漏端，第四有源区上还形成有多个第十接触孔，多个第十接触孔构成第二NMOS晶体管单元NMOS2中的n个NMOS晶体管的漏端，多个第九接触孔与多个第十接触孔通过第三金属线连接在一起构成n倍驱动两输入与非门标准单元的输出端X。

本发明提供的n倍驱动两输入与非门标准单元及其版图，通过由两输入与门和n倍驱动反相器共同构成n倍驱动两输入与非门，其中n为大于等于2的偶数，其中n倍驱动反相器中的PMOS与NMOS晶体管的使用个数随驱动倍数增加，而两输入与门中的PMOS与NMOS晶体管的使用个数不变，因此减少了PMOS与NMOS晶体管的使用个数，从而减小n倍驱动两输入与非门单元的版图面积，并且节省晶体管个数与驱动倍数成正比，所以减小的面积与驱动倍数成正比。

附图说明

图1为现有技术的两输入与非门标准单元的电路示意图。

图2为本发明一实施例的n倍驱动两输入与非门标准单元的电路示意图。

图3为图1所示的两输入与非门标准单元的版图示意图。

图4为图2所示的两输入与非门标准单元的版图示意图。

图5为采用图1所示的现有技术的NAND2与采用图2所示的本发明的NAND2的功能仿真波形图。

图中主要元件附图标记说明如下：

210、两输入与门；220、n倍驱动反相器。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明一实施例中，在于提供一种n倍驱动两输入与非门标准单元。具体的，可参阅图2，图2为本发明一实施例的n倍驱动两输入与非门标准单元的电路示意图，如图2所示该n倍驱动两输入与非门标准单元包括：两输入与门210，用于接收一第一输入信号A1和一第二输入信号A2，将所述第一输入信号A1和所述第二输入信号A2作与运算后输出中间输出信号Sinter；以及n倍驱动反相器220，接收所述中间输出信号Sinter，用于将所述中间输出信号Sinter作取反运算后输出最终输出信号Sf，其中n为大于等于2的偶数。

具体的，在本发明一实施例中，所述两输入与门210包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1。其中第一PMOS晶体管PMOS1的源极接地VSS，第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极相连接组成所述两输入与门210的第一输入端，用于接收第一输入信号A1，第一PMOS晶体管PMOS1的漏极与第一NMOS晶体管NMOS1的漏极相连接组成所述两输入与门210的输出端，用于输出中间输出信号Sinter，第一NMOS晶体管NMOS1的源极构成所述两输入与门210的第二输入端，用于接收第二输入信号A2。

具体的，在本发明一实施例中，所述两输入与门210仅包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1。其中第一PMOS晶体管PMOS1的源极接地VSS，第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极相连接组成所述两输入与门210的第一输入端，用于接收第一输入信号A1，第一PMOS晶体管PMOS1的漏极与第一NMOS晶体管NMOS1的漏极相连接组成所述两输入与门210的输出端，用于输出中间输出信号Sinter，第一NMOS晶体管NMOS1的源极构成所述两输入与门210的第二输入端，用于接收第二输入信号A2。

具体的，在本发明一实施例中，当所述第一输入信号A1为0，所述第二输入信号A2为0时，第一PMOS晶体管PMOS1导通，第一NMOS晶体管NMOS1关闭，中间输出信号Sinter等于地电压VSS，等于0；当所述第一输入信号A1为0，所述第二输入信号A2为1时，第一PMOS晶体管PMOS1导通，第一NMOS晶体管NMOS1关闭，中间输出信号Sinter等于地电压VSS，等于0；当所述第一输入信号A1为1，所述第二输入信号A2为0时，第一PMOS晶体管PMOS1关闭，第一NMOS晶体管NMOS1导通，中间输出信号Sinter等于所述第二输入信号A2，等于0；当所述第一输入信号A1为1，所述第二输入信号A2为1时，第一PMOS晶体管PMOS1关闭，第一NMOS晶体管NMOS1导通，中间输出信号Sinter等于所述第二输入信号A2，等于1，如此实现逻辑与的功能。

具体的，在本发明一实施例中，n倍驱动反相器220包括第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2。其中第二PMOS晶体管单元PMOS2的源极连接电压端VDD，第二PMOS晶体管单元PMOS2的漏极连接第二NMOS晶体管单元NMOS2的漏极并构成n倍驱动两输入与非门标准单元的输出端X，用于输出最终输出信号Sf，第二NMOS晶体管单元NMOS2的源极接地VSS，第二NMOS晶体管单元NMOS2的栅极连接第二PMOS晶体管单元PMOS2的栅极并构成n倍驱动反相器220的输入端，用于接收所述两输入与门210输出的中间输出信号Sinter。

具体的，在本发明一实施例中，第二PMOS晶体管单元PMOS2包括n个PMOS晶体管并联连接，第二NMOS晶体管单元NMOS2包括n个NMOS晶体管并联连接，其中n为反相器的驱动倍数，为大于等于2的偶数。

具体的，当所述中间输出信号Sinter为0时，第二PMOS晶体管单元PMOS2导通，第二NMOS晶体管单元NMOS2关闭，最终输出信号Sf等于电压端VDD，等于1；当所述中间输出信号Sinter为1时，第二PMOS晶体管单元PMOS2关闭，第二NMOS晶体管单元NMOS2导通，中间输出信号Sinter等于地电压VSS，等于0，如此实现非的功能。

具体的，在本发明一实施例中，n倍驱动反相器220仅包括第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2。其中第二PMOS晶体管单元PMOS2的源极连接电压端VDD，第二PMOS晶体管单元PMOS2的漏极连接第二NMOS晶体管单元NMOS2的漏极并构成n倍驱动两输入与非门标准单元的输出端X，用于输出最终输出信号Sf，第二NMOS晶体管单元NMOS2的源极接地VSS，第二NMOS晶体管单元NMOS2的栅极连接第二PMOS晶体管单元PMOS2的栅极并构成n倍驱动反相器220的输入端，用于接收所述两输入与门210输出的中间输出信号Sinter。

如上所述，本发明的n倍驱动两输入与非门标准单元使用的晶体管的个数m＝2+2n，其中n为两输入与非门标准单元的驱动倍数，为大于等于2的偶数。

以两倍驱动两输入与非门标准单元为例，若采用如图1所示的现有技术的两输入与非门标准单元，需要8个晶体管，请参阅图3，图3为图1所示的两输入与非门标准单元的版图示意图，四个PMOS晶体管PMOS1-4和四个NNOS晶体管NMOS1-4构成的版图边长比L1:H1为1.6:1(以CB层的边界定义标准单元的大小)；若采用如图2所示的本发明的两输入与非门标准单元，需要6个晶体管，请参阅图4，图4为图2所示的两输入与非门标准单元的版图示意图，由两输入与门中的第一PMOS晶体管PMOS1和第一NMOS晶体管NMOS1、以及2倍驱动反相器中由2个PMOS晶体管并联构成的第二PMOS晶体管单元PMOS2和由2个NMOS晶体管并联构成的第二NMOS晶体管单元NMOS2构成的版图边长比L2:H2为1.5:1(以CB层的边界定义标准单元的大小)，如此基于标准单元的特性，单元高度一致，即H1＝H2，如上所述本发明的NAND2_2的版图面积相对于现有技术的版图面积减小6.3％。

请参阅表1，表1为采用图1所示的现有技术的NAND2与采用图2所示的本发明的NAND2在2倍、4倍、8倍和16倍驱动条件下的晶体管数、版图边长比以及版图面积的比较表。现有技术的n倍驱动NAND2与本发明的n倍驱动NAND2的比较表显示，节省晶体管个数与驱动倍数成正比，所以减小的面积与驱动倍数成正比，因此对于大驱动倍数的两输入与非门标准单元，采用本发明的n倍驱动两输入与非门标准单元其优点尤为明显。

表1

请再参阅图5，图5为采用图1所示的现有技术的NAND2与采用图2所示的本发明的NAND2的功能仿真波形图，功能仿真波形显示采用图2所示的本发明NAND2_2单元能实现两输入与非的功能。

综上所述，通过由两输入与门和n倍驱动反相器共同构成n倍驱动两输入与非门，其中n为大于等于2的偶数，其中n倍驱动反相器中的PMOS与NMOS晶体管的使用个数随驱动倍数增加，而两输入与门中的PMOS与NMOS晶体管的使用个数不变，因此减少了PMOS与NMOS晶体管的使用个数，从而减小n倍驱动两输入与非门单元的版图面积，并且节省晶体管个数与驱动倍数成正比，所以减小的面积与驱动倍数成正比。

具体的，在本发明一实施例中，还提供一种n倍驱动两输入与非门标准单元的版图，其中n倍驱动两输入与非门标准单元包括第一PMOS晶体管PMOS1与第一NMOS晶体管NMOS1构成的两输入与门，由第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2构成的n倍驱动反相器，其中第二PMOS晶体管单元PMOS2包括n个PMOS晶体管并联连接，第二NMOS晶体管单元NMOS2包括n个NMOS晶体管并联连接，其中n为反相器的驱动倍数，为大于等于2的偶数，以两倍驱动为例，具体的可参阅图4，如图4所示该版图包括：第一有源区210，第一有源区210中形成有第一PMOS晶体管PMOS1；第二有源区220，第二有源区220中形成有第一NMOS晶体管NMOS1；第三有源区230，第三有源区230中形成有第二PMOS晶体管单元PMOS2；以及第四有源区240，第四有源区240中形成有第二NMOS晶体管单元NMOS2；第一多晶硅301，第一PMOS晶体管PMOS1和第一NMOS晶体管NMOS1的栅极结构由第一多晶硅301形成；以及第二条多晶硅302，第二PMOS晶体管单元PMOS2中的n个PMOS晶体管中的PMOS晶体管和第二NMOS晶体管单元NMOS2中的n个NMOS晶体管中的NMOS晶体管的栅极结构由第二条多晶硅302形成，如图4所示的第二多晶硅302。

具体的，在本发明一实施例中，请参阅图4，第一有源区210与第三有源区230位于一行，第二有源区220与第四有源区240位于一行，第一有源区210与第二有源区220位于一列，第三有源区230与第四有源区240位于一列。

具体的，在本发明一实施例中，请参阅图4，第二条多晶硅302包括n条竖边和一条横边，所述横边将n条竖边连接在一起而构成第二条多晶硅302，如图4中的竖边303和304，以及横边305。具体的，在本发明一实施例中，第二PMOS晶体管单元PMOS2中的n个PMOS晶体管中的一个PMOS晶体管和第二NMOS晶体管单元NMOS2中的n个NMOS晶体管中的一个NMOS晶体管的栅极结构由n条竖边中的一条竖边形成，如此第二PMOS晶体管单元PMOS2中的n个PMOS晶体管中的一个PMOS晶体管和第二NMOS晶体管单元NMOS2中的n个NMOS晶体管中的一个NMOS晶体管的栅极结构构成一组栅极结构，第二PMOS晶体管单元PMOS2中的n个PMOS晶体管和第二NMOS晶体管单元NMOS2中的n个NMOS晶体管的栅极结构构成n组栅极结构，则n组栅极结构中的每一组栅极结构分别由所述n条竖边中对应的一条竖边形成。具体的，在本发明一实施例中，所述横边位于第三有源区230与第四有源区240之间的间隔区域，并更进一步的，与所述n条竖边垂直。具体的，在本发明一实施例中，所述n条竖边相互平行且与第一多晶硅301平行。

具体的，在本发明一实施例中，请参阅图4，在第一多晶硅301上形成第一接触孔3011，第一接触孔3011构成第一PMOS晶体管PMOS1的栅极与第一NMOS晶体管NMOS1的栅极共接端，构成n倍驱动两输入与非门标准单元的第一输入端，用于接收第一输入信号A1，在第二有源区220上形成第二接触孔221，第二接触孔221构成第一NMOS晶体管NMOS1的源极，构成n倍驱动两输入与非门标准单元的第二输入端，用于接收第二输入信号A2，在第一有源区210上形成第三接触孔211，第三接触孔211构成第一PMOS晶体管PMOS1的源极，第三接触孔211通过第一金属线401连接接地端VSS，第一有源区210上形成第四接触孔212，构成第一PMOS晶体管PMOS1的漏端,第二有源区220上形成第五接触孔222，构成第一NMOS晶体管NMOS1的漏端，第二金属线402将第四接触孔212和连接第五接触孔222连接在一起而构成两输入与门的输出端，并第二条多晶硅302上形成有第六接触孔3021，构成第二PMOS晶体管单元PMOS2和第二NMOS晶体管单元NMOS2的栅极的共接端，构成n倍驱动反相器的输入端，第二金属线402还连接第六接触孔3021，以将两输入与门的输出端连接至n倍驱动反相器的输入端，第三有源区230上还形成有n个第七接触孔2031，n个第七接触孔2031构成第二PMOS晶体管单元PMOS2中的n个PMOS晶体管的源端，n个第七接触孔2031通过第三金属线403连接在一起，而连接电压端VDD，第四有源区240上还形成有n个第八接触孔2401，n个第八接触孔2401构成第二NMOS晶体管单元NMOS2中的n个NMOS晶体管的源端，n个第八接触孔2401通过第一金属线401连接在一起而连接接地端VSS；第三有源区230上还形成有多个第九接触孔2032，多个第九接触孔2032构成第二PMOS晶体管单元PMOS2中的n个PMOS晶体管的漏端，第四有源区240上还形成有多个第十接触孔2402，多个第十接触孔2402构成第二NMOS晶体管单元NMOS2中的n个NMOS晶体管的漏端，多个第九接触孔2032与多个第十接触孔2402通过第三金属线403连接在一起构成n倍驱动两输入与非门标准单元的输出端X。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。