阅读说明：本技术 磁存储器 (Magnetic memory ) 是由 上田善宽 宫野信治 麦可·阿尔诺·坎萨 近藤刚 于 2019-02-25 设计创作，主要内容包括：根据实施方式,提供一种包含磁性体柱、移位控制电路及写入控制电路的磁存储器。移位控制电路在写入数据时使电流流到磁性体柱。写入控制电路在将第1值的数据写入到磁性体柱的情况下,使电流流到写入线。写入线是通过磁性体柱的一端附近的线。写入控制电路在将第2值的数据写入到磁性体柱的情况下,不使电流流到写入线。(According to an embodiment, a magnetic memory is provided that includes a magnetic pillar, a shift control circuit, and a write control circuit. The shift control circuit causes a current to flow to the magnetic body pillar when writing data. The write control circuit causes a current to flow to the write line when data of a 1 st value is written to the magnetic body pillar. The write line is a line passing near one end of the magnetic body pillar. The write control circuit does not cause a current to flow to the write line when the 2 nd value data is written to the magnetic body pillar.)

磁存储器

[相关申请]

本申请享有在2018年9月12日提出申请的日本专利申请号2018-170922的优先权的利益，该日本专利申请的所有内容援用于本申请。

技术领域

本实施方式涉及一种磁存储器。

背景技术

具有磁性体柱的磁存储器在磁性体柱形成磁区并写入信息。此时，期望使磁存储器以低耗电动作。

发明内容

一实施方式提供一种能够以低耗电动作的磁存储器。

根据本实施方式，提供一种包含磁性体柱、移位控制电路及写入控制电路的磁存储器。移位控制电路在写入数据时使电流流到磁性体柱。写入控制电路在将第1值的数据写入到磁性体柱的情况下，使电流流到写入线。写入线是通过磁性体柱的一端附近的线。写入控制电路在将第2值的数据写入到磁性体柱的情况下，不使电流流到写入线。

附图说明

图1是表示实施方式的磁存储器的构成的框图。

图2是表示实施方式中的存储器单元阵列的构成的电路图。

图3是表示实施方式中的存储器单元阵列的构成的立体图。

图4是表示对实施方式中的磁性体柱记录信息的方法的图。

图5A～图5R是表示实施方式中的写入动作及读出动作的图。

图6A～图6E是表示实施方式中的写入动作的图。

图7是表示用于实施方式中的写入动作的电路的图。

图8是表示实施方式中的写入方法的流程图。

图9是表示实施方式中的写入动作的波形图。

图10A～图10D是表示实施方式中的读出动作的图。

图11是表示用于实施方式中的读出动作的电路的图。

图12是表示配置着实施方式的磁存储器的存储器芯片的图。

图13是表示供配置着实施方式的磁存储器的存储器芯片搭载的存储器系统的图。

具体实施方式

以下，参照附图，对实施方式的磁存储器详细地进行说明。此外，并非根据该实施方式限定本发明。

(实施方式)

对实施方式的磁存储器进行说明。磁存储器具有磁性体柱，在磁性体柱形成磁区并写入信息。例如，考虑在磁性体柱中的每个磁区的磁化方向上写入二值的第1写入方式。在第1写入方式中，每当使移位电流流到磁性柱而使磁性体柱中的磁畴壁移位时，使与要写入的数据相对应的方向的电流流到通过磁性体柱的一端附近的写入线。在第1写入方式中，在写入第1值的数据时，使第1方向的电流流到写入线，在写入第2值的数据时，使与第1方向相反的第2方向的电流流到写入线。由此，在磁性体柱中的一端附近的区域产生与要写入的数据相对应的方向的感应磁场而进行写入。在第1写入方式中，每当进行写入时，使用来产生感应磁场的相对较大的电流流到写入线，因此耗电容易增大。

因此，在本实施方式中，通过在磁存储器中，在写入第1值的数据时使电流流到写入线以便形成磁畴壁，在写入第2值的数据时不使电流流到写入线以免形成磁畴壁，而实现磁存储器的低耗电化。

具体来说，在磁存储器中，采用与第1写入方式不同的第2写入方式。磁存储器按照第2写入方式对磁性体柱写入数据。在第2写入方式中，根据有无磁性体柱中的磁畴壁，写入二值(第1值或第2值)。在按照以移位电流移位的磁区的单位进行观察的情况下，能够将在磁区及与其邻接的磁区磁化方向不同而在磁区及与其邻接的磁区之间存在磁畴壁的状态设为写入第1值的状态。第1值例如能够设为“1”。能够将在磁区及与其邻接的磁区磁化方向等同而在磁区及与其邻接的磁区之间不存在磁畴壁的状态设为写入第2值的状态。第2值例如能够设为“0”。

在第2写入方式中，磁存储器根据第1值的数据，对于写入线，使电流在如下朝向上流动，所述朝向形成与磁性体中的一端附近的磁区的磁化的朝向相反的磁化方向的磁区。由此，在写入线的周围产生感应磁场，将磁性体中的一端附近的最上方的磁区的磁化的朝向与其下方的磁区的磁化的朝向反转，在最上方的磁区与其下方的磁区之间形成磁畴壁，而写入第1值。

磁存储器根据第2值的数据，不使电流流到写入线。由此，在写入线的周围不产生感应磁场，磁性体中的一端附近的最上方的磁区的磁化的朝向与其下方的磁区的磁化的朝向保持等同，在最上方的磁区与其下方的磁区之间不形成磁畴壁，结果，写入第2值。

更具体来说，磁存储器1可以如图1所示那样构成。图1是表示磁存储器1的构成的框图。

图1所示的磁存储器1包含存储器单元阵列10、字线(WL)解码器20、位线(BL)解码器30、读出电路40、移位控制电路50、场线(FL)驱动器60、写入控制电路80、及控制器70。

存储器单元阵列10具有多个磁性体柱。各磁性体柱包含用来存储数据的多个磁区(或磁畴壁)。在存储器单元阵列10中，磁性体柱呈矩阵状地排列。磁性体柱电性连接于字线WL与位线BL之间。磁性体柱也被称为磁性细线或磁存储细线。关于磁性体柱的详细情况，将在下文进行叙述。

字线解码器(WL解码器)20基于行地址从多个字线WL中选择1个字线。位线解码器(BL解码器)30基于列地址从多个位线BL中选择1个位线。读出电路40具有感测放大器，从存储器单元阵列10内的磁性体柱进行数据的读出。移位控制电路50在读出动作中，施加使磁性体柱内的磁区(或磁畴壁)移动的电压。也就是说，输出使排列在磁性体柱的各磁区移位的移位电流。写入控制电路80对存储器单元阵列10内的磁性体柱进行数据的写入。场线驱动器(FL驱动器)60在写入时，按照来自写入控制电路80的控制，使电流流到场线，从场线产生与写入数据相对应的感应磁场。

接着，使用图2，对存储器单元阵列10的电路构成进行说明。图2是表示存储器单元阵列10的电路构成的图。

磁性体柱MML电性连接于字线WL与位线BL之间。磁性体柱MML的一端依次经由磁阻效应元件(或电阻变化元件、可变电阻元件)11、及选择元件(选择器)12而连接于字线WL。也就是说，磁性体柱MML的一端连接于磁阻效应元件11的一端，磁阻效应元件11的另一端连接于选择元件12的一端。选择元件12的另一端连接于字线WL。进而，磁性体柱MML的另一端连接于位线BL。

磁阻效应元件11例如包含电阻根据磁化状态变化的MTJ(Magnetic TunnelJunction，磁隧道结)元件。选择元件12例如包含当施加阈值电压以上的电压时成为低电阻状态且当施加低于阈值电压的电压时成为高电阻状态的元件。选择元件12也可以是例如两端子间开关元件。在施加在两端子间的电压为阈值以下的情况下，该开关元件为高电阻状态、例如电性非导通状态。在施加在两端子间的电压为阈值以上的情况下，开关元件变成低电阻状态、例如电性导通状态。开关元件也可以不管电压为哪种极性均具有该功能。在该开关元件中，含有选自由Te、Se及S所组成的群中的1种以上的硫属元素。或者，也可以包含作为含有所述硫属元素的化合物的硫属元素化物。该开关元件也可以除此以外还含有选自由B、Al、Ga、In、C、Si、Ge、Sn、As、P、Sb所组成的群中的至少1种以上的元素。

例如，排列在第1方向上的多个磁性体柱MML、磁阻效应元件11及选择元件12由选择元件12的另一端连接于同一字线WL。另一方面，排列在与第1方向交叉的第2方向上的多个磁性体柱MML、磁阻效应元件11及选择元件12由磁性体柱MML的另一端连接于同一位线BL。

图3是表示存储器单元阵列10的构成的一例的立体图。在图3中，将相互正交的两个方向设为X方向及Y方向，将相对于这些X方向及Y方向(XY面)正交且磁性体柱MML延伸的方向设为Z方向。

在Y方向上延伸的位线BL在X方向上排列多个。在位线BL上，在Z方向上排列着磁性体柱MML、磁阻效应元件11、及选择元件12。磁阻效应元件11例如由MTJ元件构成。MTJ元件包含磁性层11R、非磁性层11N、及磁性层11S。关于MTJ元件的详细情况，将在下文进行叙述。

如果对存储器单元阵列10的构成进行详细叙述，那么在位线BL上设置磁性体柱MML。在磁性体柱MML上设置磁性层11S。磁性层11S在Y方向上延伸某距离，在延伸的磁性层11S上依次设置非磁性层11N及磁性层11R。在磁性层11R上，经由选择元件12设置字线WL。

设置在Z方向上的磁性体柱MML、磁阻效应元件11、及选择元件12在X及Y方向上排列为矩阵状。在排列在X方向上的选择元件12上设置字线WL。进而，在磁性层11S上设置场线(写入线)FL。场线FL以穿过在X方向及Y方向上邻接的磁阻效应元件11之间的方式，在X方向上配置为锯齿状。

以下，对磁阻效应元件(MTJ元件)11进行详细叙述。磁阻效应元件11包含磁性层11R、非磁性层11N、及磁性层11S。在磁性层11R及磁性层11S间配置非磁性层11N。磁性层11R作为参照层发挥功能，磁性层11S作为存储层发挥功能。非磁性层11N作为隧道势垒发挥功能。此外，MTJ元件也可以包含其他层。

磁性层(存储层)11S在沿着某轴的方向上磁化。例如，磁性层11S的磁化沿着相对于层11S、11R、及11N的交界面垂直的方向稳定。磁性层11S的磁化方向能够根据磁性体柱MML所具有的磁区的磁化方向而反转。

磁性层(参照层)11R具有方向固定或不变的磁化，例如具有比磁性层(存储层)11S的矫顽磁力大的矫顽磁力。磁性层11R的磁化方向“固定”或“不变”是指磁性层11R的磁化方向并不会根据使磁性层(存储层)11S的磁化反转的磁性体柱MML的磁区的磁化方向而反转。

磁性层11R、非磁性层11N、及磁性层11S的群显示磁阻效应。具体来说，如果磁性层11S的磁化方向与磁性层11R的磁化方向为平行及反平行，那么MTJ元件分别显示最小及最大的电阻值。磁阻效应元件(MTJ元件)11能够在磁性层(存储层)11S与磁性层(参照层)11R的磁化方向的相对关系为平行时获得低电阻状态，在反平行时获得高电阻状态。

接着，使用图4，对磁性体柱MML的构成及信息存储方法进行说明。图4是表示图3所示的1个磁性体柱MML的沿着A-A'线的剖面构造、磁性体柱MML所具有的磁区(或磁化状态)的一例、及使用这些磁区的信息存储方法的图。

磁存储器所具备的磁性体柱MML例如由如图3所示的在Z方向上延伸的线状的强磁性体构成。线状的强磁性体例如可以是如图4所示中央部为中空的筒状(例如圆筒状)，或者也可以是中央部不存在中空的形状。强磁性体沿着Z方向具有多个磁区。例如，磁性体柱MML在圆筒状的磁性薄膜的剖面中沿着Z方向具有磁区M1、M2、M3…。

各磁区能够保持一方向、或与一方向相反的方向的磁化(或磁化状态)。如图4所示，各磁区具有从圆筒的外侧以N极、S极的顺序形成的磁化方向、及与此相反从圆筒的外侧以S极、N极的顺序形成的磁化方向。将磁区与磁区的磁化方向不同时之间的交界称为磁畴壁。此外，各磁区的磁化方向可以相对于磁性体柱MML延伸的Z方向为垂直方向(垂直磁化膜)，或者也可以是磁性体柱MML延伸的Z方向(面内磁化膜)。

于在Z方向上邻接的两个磁区的磁化方向相同的情况下，存储第2数据。另一方面，在邻接的两个磁区的磁化方向不同的情况下，存储与第2数据不同的第1数据。例如，磁区M1及磁区M2由于磁化方向相同，所以存储“0”。另一方面，磁区M2及磁区M3由于磁化方向不同，所以存储“1”。此外，在如磁区M1与磁区M2间那样磁化方向相同的情况下，在磁区M1与磁区M2间不存在磁畴壁。

接着，对磁存储器中的写入及读出动作进行说明。在数据的读出及写入中，使读出或写入的对象的磁区移位到用来读出或写入的机构的位置(以下记载为读出位置或写入位置)。也就是说，以读出或写入的对象磁区移动到读出位置或写入位置的方式，使磁区间的磁畴壁移位。磁畴壁的移位例如通过使电流(移位电流)流到磁性体柱MML而进行。

图5A～图5R是概念性地表示对磁性体柱MML的写入及读出的顺序的图。

首先，对写入的顺序进行叙述。在写入中，如果从图5A所示的写入前的状态如图5B所示通过写入单元写入“0”，那么对磁性体柱MML的第1个磁区间写入“0”。接着，如图5C所示，如果通过写入单元写入“1”，那么磁性体柱MML的第1个磁区间的“0”移位到第2个磁区间，而对第1个磁区间写入“1”。进而，如图5D所示，如果通过写入单元写入“0”，那么磁性体柱MML的第2个磁区间的“0”移位到第3个磁区间，第1个磁区间的“1”移位到第2个磁区间，而对第1个磁区间写入“0”。

在此后的写入中，也同样地如图5E～图5I所示，将之前写入的数据向远离写入位置的方向移位，并对第1个磁区间写入数据。

接着，对读出的顺序进行叙述。图5J～图5R是对磁性体柱MML的读出的概略图。在读出中，如图5J所示，使读出电流流到磁性体柱MML，通过读出单元，读出存储在磁性体柱MML的第1个磁区间的“1”。

接着，如图5J所示，使移位电流流到磁性体柱MML，使磁性体柱MML内的磁区向接近读出位置的方向移位。由此，例如在读出前存在于第2个的磁区间的“0”移位到第1个磁区间，存在于第3个的磁区间的“1”移位到第2个磁区间。接着，如图5K所示，使读出电流流到磁性体柱MML，通过读出单元读出存储在磁性体柱MML的第1个磁区间的“0”。

接着，如图5K所示，使移位电流流到磁性体柱MML，使磁性体柱MML内的磁区向接近读出位置的方向移位。由此，例如在图5K所示的读出中，存在于第2个的磁区间的“1”移位到第1个磁区间，存在于第3个的磁区间的“0”移位到第2个磁区间。接着，如图5L所示，使读出电流流到磁性体柱MML，通过读出单元读出存储在磁性体柱MML的第1个磁区间的“1”。

在此后的读出中，也同样地如图5M～图5R所示，使磁性体柱MML内的各磁区(或各磁畴壁)向接近读出位置的方向移位，而读出存储在第1个磁区间的数据。

接着，使用图6A～图6E，对磁存储器1中的写入动作的概要进行说明。图6A～图6E是表示磁存储器1中的写入动作的图，概略性地表示磁性体柱MML。

以写入位置WP的磁区通过在电流流到场线FL的情况下产生的感应磁场具有所需磁化方向的方式，设定场线FL与写入位置WP的位置关系。

在图6A所示的初始状态下，作为写入数据的准备，对磁性体柱MML将指定的磁化方向作为初始的磁化方向进行写入(预写(Pre Write))。写入控制电路80例如图6A中虚线所示，使电流在从纸面近前侧朝向进深侧的方向上流到场线FL，将“←”的磁化方向写入到写入位置WP的磁区M5。

如图6B所示，如果移位控制电路50使移位电流流到磁性体柱MML内，那么磁性体柱MML内的磁区M5移位到写入位置WP的下方，从而将磁区M4设置在写入位置WP。写入控制电路80接收数据“0”，并根据数据“0”，不使电流流到场线FL。由此，在写入位置WP的磁区M4，写入着从磁区M5传输的“←”的磁化方向。也就是说，在磁区M4及磁区M5之间不形成磁畴壁，从而写入数据“0”(写入0(0Write))。

如图6C所示，如果移位控制电路50使移位电流流到磁性体柱MML内，那么磁性体柱MML内的磁区M4移位到写入位置WP的下方，且磁区M5进一步向下方移位，从而将磁区M3设置在写入位置WP。写入控制电路80接收数据“1”，并根据数据“1”，如图6C中虚线所示，使电流在从纸面进深侧朝向近前侧的方向上流到场线FL，将“→”的磁化方向写入到写入位置WP的磁区M3。由此，对写入位置WP的磁区M3，写入与磁区M4不同的磁化方向。也就是说，在磁区M3及磁区M4之间形成磁畴壁，从而写入数据“1”(写入1(1Write))。

如图6D所示，如果移位控制电路50使移位电流流到磁性体柱MML内，那么磁性体柱MML内的磁区M3移位到写入位置WP的下方，且磁区M4、M5分别进一步向下方移位，从而将磁区M2设置在写入位置WP。写入控制电路80接收数据“0”，且根据数据“0”，不使电流流到场线FL。由此，在写入位置WP的磁区M2，写入着从磁区M3传输的“→”的磁化方向。也就是说，在磁区M2及磁区M3之间不形成磁畴壁，从而写入数据“0”(写入0)。

如图6E所示，如果移位控制电路50使移位电流流到磁性体柱MML内，那么磁性体柱MML内的磁区M2移位到写入位置WP的下方，且磁区M3～M5分别进一步向下方移位，从而将磁区M1设置在写入位置WP。写入控制电路80接收数据“1”，且根据数据“1”，如图6E中虚线所示，使电流在从纸面近前侧朝向进深侧的方向上流到场线FL，将“←”的磁化方向写入到写入位置WP的磁区M1。由此，对写入位置WP的磁区M1写入与磁区M2不同的磁化方向。也就是说，在磁区M1及磁区M2之间形成磁畴壁，从而写入数据“1”(写入1)。

接着，使用图7，对与写入动作相关的电路进行说明。图7是表示用于写入动作的电路的图。

移位控制电路50配置在磁性体柱MML的一端侧。移位控制电路50隔着n信道型MOS(metal oxide semiconductor，金属氧化物半导体)晶体管(以下称为nMOS晶体管)NT13、多路复用器42、场线FL，配置在磁性体柱MML的相反侧。

nMOS晶体管NT13的栅极电性连接于移位控制电路50，源极电性连接于移位基准电位Vs，漏极电性连接于多路复用器42。移位基准电位Vs是比接地电位高的电位。移位控制电路50产生移位信号SFT并将其输出。nMOS晶体管NT13在通过栅极接收有效电平的移位信号SFT时接通，由此能够使移位电流流到磁性体柱MML。多路复用器42能够选择用来写入的移位电路(nMOS晶体管NT13)及用来读出的移位电路(参照图11)中的任一个电路而电性连接于磁性体柱MML。多路复用器42在写入动作中，能够选择用来写入的移位电路(nMOS晶体管NT13)而电性连接于磁性体柱MML。

场线FL通过磁性体柱MML的一端附近。场线FL在从磁性体柱MML的中心轴偏心的位置通过磁性体柱MML的一端附近。由此，在使所需方向的电流(写入电流)流到场线FL时，能够将磁性体柱MML的一端附近在所需磁化方向上磁化。例如，在使所需方向的电流流到场线FL时，磁性体柱MML的一端附近的部分的周向上的一部分被磁化，但该磁化方向在周向上传输，从而在剖视时磁化方向能够分布为放射状(参照图4)。

FL驱动器60包含多个反相器INVa、INVb。多个反相器INVa、INVb配置在场线FL的两端。

反相器INVa包含nMOS晶体管NT11及p信道型MOS晶体管(以下称为pMOS晶体管)PT11。nMOS晶体管NT11及pMOS晶体管PT11在接地电位及写入基准电位Vw之间反相连接。写入基准电位Vw是比接地电位高的电位，而且是与移位基准电位Vs不同的电位。nMOS晶体管NT11的漏极与pMOS晶体管PT11的漏极共通连接于场线FL的一端FLa。nMOS晶体管NT11的栅极与pMOS晶体管PT11的栅极共通连接于写入控制电路80。反相器INVa在接收到有效电平的控制信号WTAn时，使nMOS晶体管NT11断开并且使pMOS晶体管PT11接通，从而能够将场线FL的一端FLa的电位上拉到写入基准电位Vw侧。控制信号WTAn能够设为低电平有效的控制信号(n表示低电平有效)。此时，控制信号WTBn为非有效电平(H电平)，反相器INVb将场线FL的另一端FLb的电位下拉到接地电位。由此，能够使电流(写入电流)在从一端FLa朝向另一端FLb的方向上流到场线FL。

反相器INVb包含nMOS晶体管NT12及pMOS晶体管PT12。nMOS晶体管NT12及pMOS晶体管PT12在接地电位及写入基准电位Vw之间反相连接。nMOS晶体管NT12的漏极与pMOS晶体管PT12的漏极共通连接于场线FL的另一端FLb。nMOS晶体管NT12的栅极与pMOS晶体管PT12的栅极共通连接于写入控制电路80。反相器INVb在接收有效电平的控制信号WTBn时，使nMOS晶体管NT12断开并且使pMOS晶体管PT12接通，从而能够将场线FL的另一端FLb的电位上拉到写入基准电位Vw侧。控制信号WTBn可以设为低电平有效的控制信号(n表示低电平有效)。此时，控制信号WTAn为非有效电平(H电平)，反相器INVa将场线FL的一端FLa的电位下拉到接地电位。由此，能够使电流(写入电流)在从另一端FLb朝向一端FLa的方向上流到场线FL。

接着，使用图8，对写入方法进行叙述。图8是表示写入方法的流程图。

磁存储器1当选择存储器单元阵列10中多个磁性体柱MML中的应写入数据的磁性体柱MML时，判断对所选择的磁性体柱MML的数据的写入是否为初次(S1)。例如，磁存储器1具有对于存储器单元阵列10中的多个磁性体柱MML的每一个管理数据的写入状态的管理信息，通过参照该管理信息，能够判断对所选择的磁性体柱MML的数据的写入是否为为初次。

磁存储器1在对所选择的磁性体柱MML的数据的写入为初次(在S1中为是(Yes))的情况下，作为写入数据的准备(预写)，将控制信号WTAn或控制信号WTBn设为有效电平，对磁性体柱MML将指定的磁化方向作为初始的磁化方向进行写入(S2)。磁存储器1使移位电流流到磁性体柱MML内(S3)。由此，磁性体柱MML内的写入位置的磁区移位到写入位置的下方，并将新的磁区设置在写入位置。接着，磁存储器1判断应写入到磁性体柱MML的数据的值是哪一个值(S4)。

另一方面，磁存储器1在对所选择的磁性体柱MML的数据的写入并非初次(在S1中为否(No))的情况下，不进行S2、S3，而是判断应写入到磁性体柱MML的数据的值是哪一个值(S4)。

磁存储器1当数据的值为“0”时，不进行写入线控制动作(S10)而是将处理返回到S3，当数据的值为“1”时，进行写入线控制动作(S10)。具体来说，磁存储器1在图10中进行S5～S7的处理。

磁存储器1判断在上次的写入线的控制中使用的控制信号是什么信号(S5)。

磁存储器1当上次的控制信号为WTAn(在S5中为WTAn)时，将控制信号WTBn设为有效电平，而将“1”写入到磁性体柱MML(S6)，以便写入到磁性体柱MML的磁化的方向变得与上次相反。

另一方面，磁存储器1当上次的控制信号为WTBn(在S5中为WTBn)时，将控制信号WTAn设为有效电平，而将“1”写入到磁性体柱MML(S7)，以便写入到磁性体柱MML的磁化的方向变得与上次相反。

磁存储器1判断是否已将应写入的全部数据均写入到磁性体柱MML(S8)。例如，磁存储器1参照管理信息，当已写入到该磁性体柱MML的数据数达到能够写入的数据数的上限时，判断已将应写入的全部数据均写入到磁性体柱MML。磁存储器1在并未将应写入的全部数据均写入到磁性体柱MML(在S8中为否)的情况下，将处理返回到S3，在应写入的全部数据均被写入到磁性体柱MML(在S8中为是)的情况下，结束处理。

接着，使用图9，对写入动作的详细情况进行叙述。图9是表示写入动作的波形图。

在时点t1，写入控制电路80将控制信号WTAn及控制信号WTBn均维持在非有效电平(例如H电平)。移位控制电路50将移位控制信号SFT维持在非有效电平(例如L电平)。

在时点t2，写入控制电路80当从控制器70接收进行写入数据的准备(Pre Write，预写)的指示时，根据该指示，使控制信号WTAn从非有效电平转换为有效电平(例如L电平)。此时，写入控制电路80将控制信号WTBn维持在非有效电平(例如H电平)。由此，能够使电流(写入电流)在从一端FLa朝向另一端FLb的方向上流到场线FL，例如能够将“←”的磁化方向写入到写入位置WP的磁区M5(参照图6A)。

在时点t3，写入控制电路80使控制信号WTAn从有效电平转换为非有效电平。

在时点t4，移位控制电路50使移位控制信号SFT从非有效电平转换为有效电平(例如H电平)。由此，使移位电流流到磁性体柱MML，例如磁性体柱MML内的磁区M5移位到写入位置WP的下方，从而将磁区M4设置在写入位置WP(参照图6B)。

在时点t5，移位控制电路50使移位控制信号SFT从有效电平转换为非有效电平。

在时点t6，写入控制电路80当接收数据“0”时，将控制信号WTAn及控制信号WTBn均维持在非有效电平(例如H电平)。由此，不使写入电流流到场线FL，因此在磁区M4及磁区M5之间不形成磁畴壁，从而写入数据“0”(参照图6B)。

在时点t7，移位控制电路50使移位控制信号SFT从非有效电平转换为有效电平。由此，使移位电流流到磁性体柱MML，例如磁性体柱MML内的磁区M4移位到写入位置WP的下方，且磁区M5进一步向下方移位，从而将磁区M3设置在写入位置WP(参照图6C)。

在时点t8，移位控制电路50使移位控制信号SFT从有效电平转换为非有效电平。

在时点t9，写入控制电路80当接收数据“1”时，与在上次(时点t2～t3)设为有效电平的控制信号为WTAn的情况相对应地，判断为应将控制信号WTBn设为有效电平。

在时点t10，写入控制电路80使控制信号WTBn从非有效电平转换为有效电平。此时，写入控制电路80将控制信号WTAn维持在非有效电平。由此，能够使电流(写入电流)在从另一端FLb朝向一端FLa的方向上流到场线FL，从而例如在磁区M3及磁区M4之间形成磁畴壁，写入数据“1”(参照图6C)。

在时点t11，写入控制电路80使控制信号WTBn从有效电平转换为非有效电平。

在时点t12，移位控制电路50使移位控制信号SFT从非有效电平转换为有效电平。由此，磁性体柱MML内的磁区M3移位到写入位置WP的下方，且磁区M4、M5分别进一步向下方移位，从而将磁区M2设置在写入位置WP(参照图6D)。

在时点t13，移位控制电路50使移位控制信号SFT从有效电平转换为非有效电平。

在时点t14，写入控制电路80当接收数据“0”时，将控制信号WTAn及控制信号WTBn均维持在非有效电平。由此，不使写入电流流到场线FL，因此在磁区M2及磁区M3之间不形成磁畴壁，从而写入数据“0”(参照图6D)。

在时点t15，移位控制电路50使移位控制信号SFT从非有效电平转换为有效电平。由此，使移位电流流到磁性体柱MML，例如磁性体柱MML内的磁区M2移位到写入位置WP的下方，且磁区M3～M5分别进一步向下方移位，从而将磁区M1设置在写入位置WP(参照图6E)。

在时点t16，移位控制电路50使移位控制信号SFT从有效电平转换为非有效电平。

在时点t17，写入控制电路80当接收数据“1”时，与在上次(时点t10～t11)设为有效电平的控制信号为WTBn的情况相对应地，判断为应将控制信号WTAn设为有效电平。

在时点t18，写入控制电路80使控制信号WTAn从非有效电平转换为有效电平。此时，写入控制电路80将控制信号WTBn维持在非有效电平。由此，能够使电流(写入电流)在从一端FLa朝向另一端FLb的方向上流到场线FL，从而例如在磁区M1及磁区M2之间形成磁畴壁，写入数据“1”(参照图6E)。

在时点t19，写入控制电路80使控制信号WTAn从有效电平转换为非有效电平。

在时点t20，移位控制电路50使移位控制信号SFT从非有效电平转换为有效电平。由此，磁性体柱MML内的磁区M1移位到写入位置WP的下方，且磁区M2～M5分别进一步向下方移位，从而将磁区M0(未图示)设置在写入位置WP。

在时点t21，移位控制电路50使移位控制信号SFT从有效电平转换为非有效电平。

接着，使用图10A～图10D，对磁存储器中的读出方法的概要进行说明。图10A～图10D是表示磁存储器中的读出方法的图，概略性地示出磁阻效应元件(例如MTJ元件)11及磁性体柱MML。

以通过从存在于读出位置RP的磁区到磁阻效应元件11的磁性层11S的磁感应(或感应磁场)，磁性层11S具有与读出位置RP的磁区相同的磁化方向的方式，设定磁阻效应元件11的磁性层11S与读出位置RP的位置关系。

在图10A所示的初始状态下，在读出位置RP配置磁区M1，在远离读出位置RP的方向上，依次配置着磁区M2、M3、M4、M5。此时，通过从配置在读出位置RP的磁区M1的磁感应，磁性层11S保持与磁区M1相同的磁化方向。由此，磁阻效应元件11的磁性层11S具有与磁性层11R平行的(相同方向的)磁化方向。由此，磁阻效应元件11的电阻成为低电阻，读出电路40感测到磁阻效应元件11为低电阻状态。

接着，如图10B所示，磁性体柱MML内的磁区在读出位置RP的方向上移位，而将磁区M2设置在读出位置RP。通过从配置在读出位置RP的磁区M2的磁感应，磁性层11S保持与磁区M2相同的磁化方向。由此，磁性层11S具有与磁性层11R反平行的磁化方向。由此，与图10A的情况同样地，磁阻效应元件11的电阻成为高电阻，读出电路40感测到磁阻效应元件11为高电阻状态。

在如上所述，图10A所示的第1次感测与图10B所示的第2次感测为不同的电阻状态的情况下，读出电路40例如输出“1”。

也就是说，作为存储在磁区M1及M2的数据，输出“1”。此外，此处对第1次感测为低电阻状态且第2次感测为高电阻状态的情况进行了说明，但在第1次感测为高电阻状态且第2次感测为低电阻状态的情况下，读出电路40也输出“0”。

接着，如图10C所示，磁性体柱MML内的磁区在读出位置RP的方向上移位，而将磁区M3设置在读出位置RP。通过从配置在读出位置RP的磁区M3的磁感应，磁性层11S保持与磁区M3相同的磁化方向。由此，磁性层11S具有与磁性层11R反平行的(相反方向的)磁化方向。由此，磁阻效应元件11的电阻成为高电阻，读出电路40感测到磁阻效应元件11为高电阻状态。

在如上所述，图10B所示的第2次感测与图10C所示的第3次的感测均为高电阻状态的情况下，读出电路40例如输出“0”。也就是说，作为存储在磁区M2及M3的数据，输出“0”。此外，此处对第1次与第2次感测均为高电阻状态的情况进行了说明，但在第1次与第2次感测均为低电阻状态的情况下，读出电路40也输出“0”。

接着，如图10D所示，磁性体柱MML内的磁区在读出位置RP的方向上移位，而将磁区M4设置在读出位置RP。通过从配置在读出位置RP的磁区M4的磁感应，磁性层11S保持与磁区M4相同的磁化方向。由此，磁性层11S具有与磁性层11R平行的磁化方向。

由此，磁阻效应元件11的电阻成为低电阻，读出电路40感测到磁阻效应元件11为低电阻状态。

在如上所述，图10C所示的第3次感测与图10D所示的第4次感测为不同的电阻状态的情况下，读出电路40例如输出“1”。

也就是说，作为存储在磁区M3及M4的数据，输出“1”。

在该读出方法中，在上次所感测到的电阻状态与当前所感测到的电阻状态相同的情况下，判定为第2数据(例如“0”)。另一方面，在上次所感测到的电阻状态与当前所感测到的电阻状态不同的情况下，判定为第1数据(例如“1”)。也就是说，在连续的两次感测中，在均感测到低电阻状态或均感测到高电阻状态的情况下，判定为第2数据，在感测到不同的电阻状态的情况下，判定为第1数据。换句话说，感测磁阻效应元件11相对于磁性体柱MML内相接的两个磁区的电阻，在磁阻效应元件11的电阻不变化的情况下，判定为第2数据，在磁阻效应元件11的电阻变化的情况下，判定为第1数据。

图11是表示与读出动作相关的电路的构成的电路图。读出电路40具备电容器C1、感测放大器46、均衡电路41、多路复用器(Mux)42、p信道型MOS晶体管(以下称为pMOS晶体管)PT1、PT2、及n信道型MOS晶体管(以下称为nMOS晶体管)NT1、NT2。

以下，对图11所示的读出电路的电路连接进行叙述。感测放大器46的第1输入端子连接于电容器C1的第1电极、pMOS晶体管PT1的栅极、及均衡电路41的第1端子。感测放大器46的第2输入端子连接于pMOS晶体管PT1的漏极、nMOS晶体管NT1的漏极、及均衡电路41的第2端子。nMOS晶体管NT1的源极经由nMOS晶体管NT2连接于pMOS晶体管PT2的漏极、及多路复用器42的输入端子。对电容器C1的第2电极、及pMOS晶体管PT1的源极供给读出基准电位VR。读出基准电位VR是比接地电位高的电位。进而，对pMOS晶体管PT2的源极供给移位基准电位Vs。移位基准电位Vs是比接地电位高的电位，而且是与读出基准电位VR不同的电位。

对pMOS晶体管PT2的栅极输入移位信号SFTn。对nMOS晶体管NT1的栅极输入箝位信号VCLMP，对nMOS晶体管NT2的栅极输入读使能信号RE。对均衡电路41的晶体管的栅极输入均衡信号EQ、EQn。将输出信号DOUT从感测放大器46输出。此外，标注在信号的符号的“n”表示低电平有效信号。

另外，多路复用器42的输出端子经由磁阻效应元件11、及磁性体柱MML连接于接地电位。

在读出电路40中，感测放大器46的前级的电路作为感测磁阻效应元件11所具有的电阻状态的前置放大器发挥功能。前置放大器使与磁阻效应元件11的电阻状态相对应的状态信号储存在电容器C1。

图12是表示配置着多个磁存储器1的存储器芯片(半导体装置)的图。图13是表示搭载着存储器芯片的存储器系统的图。存储器系统例如是SSD(Solid State Drive，固态驱动器)。

如图12所示，磁存储器1可以在存储器芯片100上呈阵列状地配置多个。在存储器芯片100上设置周边电路及焊垫2。周边电路包含控制磁存储器1的写入及读出动作的电路、及用来产生供给到磁存储器1的各种电源的电源电路等。焊垫包含用于与外部的连接的电极等。

另外，如图13所示，例如积层多个存储器芯片100而成为多芯片200。进而，多芯片200与控制这些多芯片200的存储器控制器300一起搭载在存储器系统400。

如上所述，在本实施方式中，在磁存储器1，当写入第1值的数据时以形成磁畴壁的方式使电流流到写入线，当写入第2值的数据时以不形成磁畴壁的方式不使电流流到写入线。由此，能够以低耗电进行磁存储器1的写入动作。也就是说，能够将磁存储器1低耗电化。

对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出的，并非意图限定发明的范围。这些新颖的实施方式可通过其他各种方式实施，且可以在不脱离发明主旨的范围内，进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等同的范围内。