阅读说明：本技术 一种快速识别纠正版图中敏感图形的方法 (Method for quickly identifying and correcting sensitive graph in layout ) 是由 吕江萍 于 2019-10-24 设计创作，主要内容包括：本发明公开了一种快速识别纠正版图中敏感图形的方法,包括以下步骤：步骤1,打开一个版图单元或总图,先定义敏感图形的相关信息；步骤2,再搜索版图单元或总图的敏感图形,逐一进行确认是否满足敏感图形的设计要求,如果满足设计要求,则对下一个敏感图形进行确认,如果不满足,则输出该敏感图形相关信息,同时高亮显示违反图形,再纠正该违反图形,最后确认纠正图形；步骤3,重复上述步骤,直至该版图单元或总图中的敏感图形全部完成确认。本发明的方法可避免不同的版图工程师设计存在设计标准不一致和人工检查存在遗漏的可能,统一了敏感图形的设计要求,大大缩短集成电路版图设计的流片前检查时间,以使得整个电路设计流程更有效率。(The invention discloses a method for quickly identifying and correcting sensitive graphs in a layout, which comprises the following steps: step 1, opening a layout unit or a general graph, and defining related information of a sensitive graph; step 2, searching the sensitive graphs of the layout unit or the general graph, confirming one by one whether the design requirements of the sensitive graphs are met, if the design requirements are met, confirming the next sensitive graph, if the design requirements are not met, outputting the related information of the sensitive graph, highlighting the violating graph, correcting the violating graph, and finally confirming the corrected graph; and 3, repeating the steps until all the sensitive graphs in the layout unit or the general graph are confirmed. The method can avoid the design of different layout engineers with inconsistent design standards and the possibility of omission of manual inspection, unify the design requirements of sensitive graphs, and greatly shorten the check time before the tape-out of the integrated circuit layout design, so that the whole circuit design process is more efficient.)

一种快速识别纠正版图中敏感图形的方法

技术领域

本发明涉及集成电路版图自动化设计领域，尤其涉及一种快速识别版图中敏感图形的方法。

背景技术

在集成电路版图设计中，版图设计人员将电路结构转化为满足工艺规则的不同层次的图形，在完成版图设计检查、开始流片前，一般都需要对版图进行检查确认，现在主要以通过电路版图一致性（LVS）检查为要求，在高精度集成电路版图设计中，需要设计大量的电路敏感结构也就是版图敏感图形，如运放、比较器的输入对管、要求对称的单元模块等，这些敏感图形对电路的性能和精度至关重要。随着电路规模的逐渐增大，版图敏感图形越来越多，这些敏感图形往往由不同的版图工程师设计，存在设计标准不一致，同时也缺乏相应的对版图敏感图形进行检查确认的工具，通常靠人工逐一检查确认，存在遗漏的可能。

发明内容

针对上述问题，本发明提出了一种快速识别纠正版图中敏感图形的方法，避免了敏感图形设计标准不一致和人工检查时存在遗漏的问题。

为解决上述技术问题，本发明采用以下技术方案：

一种快速识别纠正版图中敏感图形的方法，包括以下步骤：

步骤1，打开一个版图单元或总图，先定义敏感图形的相关信息；

步骤2，再搜索版图单元或总图的敏感图形，逐一进行确认是否满足敏感图形的设计要求，如果满足设计要求，则对下一个敏感图形进行确认，如果不满足，则输出该敏感图形相关信息，同时高亮显示该处未满足要求设计的敏感图形即违反图形，再纠正该违反图形，并高亮显示该违反图形的纠正图形,最后确认纠正图形；

步骤3，重复上述步骤，直至该版图单元或总图中的敏感图形全部完成确认。

进一步地，步骤1中，敏感图形的相关信息包括敏感器件的分类、敏感结构的分类。

进一步地，步骤2中，敏感图形的设计要求包括器件是否对称排布、器件周围是否有虚拟器件（dummy）、布线是否对称。

进一步地，步骤2中，输出的该敏感图形相关信息包括单元名称和所在位置坐标。

进一步地，在Virtuoso软件的环境下，导入一个版图数据后，打开版图单元或总图。

进一步地，敏感器件分类包括但不限于PMOS器件、NMOS器件。

进一步地，敏感结构的分类包括但不限于PMOS比例电流镜、NMOS差分输入对管。

本发明所达到的有益效果：

与现有技术相比，本发明的方法可避免不同的版图工程师设计存在设计标准不一致和人工检查存在遗漏的可能，统一了敏感图形的设计要求，大大缩短集成电路版图设计的流片前检查时间，以使得整个电路设计流程更有效率。

附图说明

图1 为快速识别版图中敏感图形的流程图；

图2 为运放电路示意图；

图3A为运放电路的原版图的示意图；

图3B为符合本发明的运放电路的版图示意图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

本发明的一种快速识别纠正版图中敏感图形的方法，如图1所示。在导入一个版图数据后，打开一个版图单元或总图，进行快速识别纠正版图中敏感图形的操作，先定义敏感图形的相关信息，包括敏感单元模块、敏感器件、敏感结构的分类及形式，根据具体版图进行选择设置，再搜索版图单元或总图的敏感图形，逐一进行确认是否满足敏感图形的设计要求，如器件是否对称排布、器件周围是否有虚拟器件dummy、布线是否对称，如果满足要求，则对下一个敏感图形进行确认，如果不满足，则输出相关敏感图形信息，如单元名称、所在位置坐标，同时高亮显示该处未满足要求设计的敏感图形即违反图形，再再纠正该违反图形，并高亮显示违反图形的纠正图形,使其符合敏感图形的设计要求，最后确认纠正图形。根据版图情况，可先进行单元模块的识别纠正，后进行版图总图的识别纠正。可重复上述步骤进行快速识别纠正版图中敏感图形，直至全部完成确认。

具体步骤为：

在Virtuoso软件的环境下，以一个运放电路的电路、版图为例进行本方法详细的步骤说明。

运放电路如图2所示，其中PM1、PM2为比例电流镜结构，PM1与PM2的W/L尺寸为2:1关系，NM1、NM2为差分输入对管，NM1与NM2的W/L尺寸为1:1关系，PM1与PM2、NM1与NM2为电路敏感结构，对应的版图图形为敏感图形，图3A为图2对应的原始版图，图3B为图2对应的对敏感电路处理过的版图，包括对器件进行对称排布、器件周围添加dummy器件等。打开版图单元，进行快速识别纠正版图中敏感图形的操作，先定义敏感图形的相关信息，包括器件分类，如PMOS器件、NMOS器件等，敏感结构的分类，如PMOS比例电流镜PM1与PM2、NMOS差分输入对管NM1与NM2等。再搜索版图单元的敏感图形，逐一进行确认是否满足要求，如器件是否对称排布、器件周围是否有dummy、布线是否对称等，如图3B中，在PM1与PM2、NM1与NM2中进行对称排布、周围添加dummy器件等，使其满足敏感图形的要求，则对下一个敏感图形进行确认，如果不满足，则输出相关敏感图形信息，如单元名称、所在坐标位置。同时高亮显示违反图形，如图3A中的所有器件，再高亮显示违反图形的纠正图形如图3B中所有器件并加上dummy器件,最后确认纠正图形。电路中其它的器件如双极晶体管、电阻电容、要求对称的单元模块等要求敏感的上述结构同样可以按照此方法进行设置，进行快速识别纠正版图中敏感图形，直至全部版图完成敏感图形的确认。

在实际版图检查中，可先进行单元模块的识别纠正，后进行版图总图的识别纠正。可重复进行快速识别纠正版图中敏感图形，直至全部完成确认。避免了由不同的版图工程师设计存在设计标准不一致和人工检查存在遗漏的可能，统一了敏感图形的设计要求，大大缩短集成电路版图设计的流片前检查时间，以使得整个电路设计流程更有效率。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。