阅读说明：本技术 制造mram单元的阵列的方法、写入该mram单元的方法 (Method of manufacturing an array of MRAM-cells, method of writing the MRAM-cells ) 是由 应继锋 王仲盛 牛宝华 于 2019-07-15 设计创作，主要内容包括：一种制造磁性随机存取存储器单元的阵列的方法包括写入磁性随机存取存储器单元。写入存储器单元包括确定所述存储器单元的阵列的最佳写入电流；以及将所述最佳写入电流应用于所述阵列中的第一存储器单元。将第一读取电流应用于第一存储器单元以响应于应用所述最佳写入电流,确定第一存储器单元的磁取向是否已经改变。当第一存储器单元的磁取向没有改变时,将第二写入电流应用于第一存储器单元。第二写入电流不同于最佳写入电流。将第二读取电流应用于第一存储器单元,以响应于应用第二读取电流,确定第一存储器单元的磁取向是否改变。本发明实施例还涉及写入磁性随机存取存储器单元的方法。(A method of fabricating an array of magnetic random access memory cells includes writing magnetic random access memory cells. Writing to a memory cell comprises determining an optimal write current for the array of memory cells; and applying the optimal write current to a first memory cell in the array. A first read current is applied to the first memory cell to determine whether the magnetic orientation of the first memory cell has changed in response to applying the optimal write current. The second write current is applied to the first memory cell when the magnetic orientation of the first memory cell is not changed. The second write current is different from the optimal write current. A second read current is applied to the first memory cell to determine whether the magnetic orientation of the first memory cell has changed in response to applying the second read current. Embodiments of the present invention also relate to methods of writing magnetic random access memory cells.)

制造MRAM单元的阵列的方法、写入该MRAM单元的方法

技术领域

本发明实施涉及制造MRAM单元的阵列的方法、写入该MRAM单元的方法。

背景技术

磁性随机存取存储器(MRAM)提供了与易失性固态随机存取存储器(SRAM)可比较的性能并提供了与易失性动态随机存取存储器(DRAM)可比较的密度与更低功耗。与非易失性存储器(NVM)闪速存储器相比较，MRAM提供了更快的访问时间并且随着时间推移经受最小劣化，然而，闪速存储器仅可以有限次数地重写。MRAM单元通过磁性隧道结(MTJ)形成，该磁性隧道结包括通过薄绝缘阻挡件分离的两个铁磁层，并且MRAM单元通过两个铁磁层之间的电子遂穿通过绝缘阻挡件进行工作。

发明内容

本发明的实施例提供一种制造磁性随机存取存储器单元的阵列的方法，包括写入磁性随机存取存储器单元，该写入磁性随机存取存储器单元包括：确定用于所述磁性随机存取存储器单元的阵列的最佳写入电流；将所述最佳写入电流应用于所述阵列中的第一磁性随机存取存储器单元；将第一读取电流应用于所述第一磁性随机存取存储器单元以响应于所述应用所述最佳写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变；当所述第一磁性随机存取存储器单元的磁取向没有改变时，将第二写入电流应用于所述第一磁性随机存取存储器单元，其中，所述第二写入电流不同于所述最佳写入电流；以及将第二读取电流应用于所述第一磁性随机存取存储器单元，以响应于所述应用所述第二读取电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变。

本发明的另一实施例提供一种制造磁性随机存取存储器单元的阵列的方法，包括确定用于所述磁性随机存取存储器单元的阵列的最佳写入电流，该确定用于所述磁性随机存取存储器单元的阵列的最佳写入电流包括：(a)将第一写入电流应用于所述磁性随机存取存储器单元的阵列中的多个磁性随机存取存储器单元之一；(b)将第一读取电流应用于所述多个磁性随机存取存储器单元之一，以响应于所述应用所述第一写入电流，确定所述多个磁性随机存取存储器单元之一的磁取向是否已经改变；(c)当所述多个磁性随机存取存储器单元之一的所述磁取向没有改变时，将第二写入电流应用于所述多个磁性随机存取存储器单元之一，其中，所述第二写入电流不同于所述最佳写入电流；(d)将第二读取电流应用于所述多个磁性随机存取存储器单元之一，以响应于所述应用所述第二写入电流，确定所述多个磁性随机存取存储器单元之一的所述磁取向是否已经改变，其中，所述第二读取电流具有与所述第一读取电流相同的值；(e)当应用所述第二写入电流之后，所述多个磁性随机存取存储器单元之一的所述磁取向没有改变时，将第三写入电流应用于所述多个磁性随机存取存储器单元之一，其中，所述第三写入电流不同于所述最佳写入电流和所述第二写入电流；(f)将第三读取电流应用于所述多个磁性随机存取存储器单元之一，以响应于所述应用所述第三写入电流，确定所述多个磁性随机存取存储器单元之一的所述磁取向是否改变，其中，所述第三读取电流具有与所述第一读取电流和所述第二读取电流相同的值；(g)当所述多个磁性随机存取存储器单元所述之一的所述磁取向没有改变时，迭代地重复应用写入电流和读取电流；其中，当所述多个磁性随机存取存储器单元之一的所述磁取向已经改变时，停止迭代地重复应用写入电流和读取电流，其中，在每次应用所述写入电流时的写入电流不同于任何其他写入电流，以及其中，所述第一写入电流具有第一幅值并且随后应用的写入电流的幅值以逐步方式增加；(h)确定导致所述磁性随机存取存储器单元的磁取向改变的写入电流的值；(i)重复(a)至(h)以用于所述磁性随机存取存储器单元的阵列中的所述多个磁性随机存取存储器单元的每个磁性随机存取存储器单元；以及(j)基于确定的用于所述多个磁性随机存取存储器单元中的每个磁性随机存取存储器单元的写入电流，确定所述最佳写入电流。

根据本发明的又一实施例提供一种写入磁性随机存取存储器单元的方法，该方法包括：将第一写入电流应用于第一磁性随机存取存储器单元；响应于所述应用所述第一写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否改变；当所述第一磁性随机存取存储器单元的磁取向没有改变时，将第二写入电流应用于所述第一磁性随机存取存储器单元，其中，所述第二写入电流不同于所述第一写入电流；响应于所述应用所述第二写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变；当在应用所述第二写入电流之后，所述第一磁性随机存取存储器单元的磁取向没有改变时，将第三写入电流应用于所述第一磁性随机存取存储器单元，其中，所述第三写入电流不同于所述第一写入电流和所述第二写入电流；以及响应于所述应用所述第三写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变。

附图说明

图1A是根据本公开的实施例的MTJ MRAM单元的示意图。

图1B是根据本公开的实施例的MTJ膜堆叠件的示意性截面图。

图2A、图2B、和图2C示出了根据本公开的实施例的MTJ膜堆叠件的磁性层的示意性截面图。

图3A和图3B示出了MTJ单元的存储器操作。

图3C和图3D示出了MTJ单元的存储器操作。

图4示出了MRAM阵列。

图5A示出了磁性随机存取存储器单元的阵列的最佳写入电流分布。

图5B示出了磁性随机存取存储器单元的阵列在不同写入电流时的错误率。

图5C示出了磁性随机存取存储器单元的阵列在跳变写入电流时的错误率。

图5D将磁性随机存取存储器单元的阵列在恒定写入电流时和跳变写入电流时多次应用写入电流的错误率进行比较。

图6示出了根据本公开的实施例的跳变写入电流的迭代处理。

图7是示出根据本公开的实施例的写入MRAM单元的方法的流程图。

图8示出了根据本公开的实施例的用于跳变写入方案的电路，图8中LV表示低电压，HV表示高电压，Iref表示参考电流。

图9是根据本公开的实施例的确定用于MRAM单元的阵列的最佳写入电流的方法的流程图。

图10示出了根据本公开的实施例的用于设置迭代写入电流改变的步长和写入电流范围的可编程电路，图10中R₁、Rn表示不同编号的电阻，Is表示电流源电流，Rs表示电流源电阻，Iout表示输出电流，Vin表示输入电压。

图11示出了根据本公开的实施例的功能测试电路。

具体实施方式

应该理解，以下公开内容提供了许多不同的用于实施本发明的不同特征的实施例或实例。以下描述部件和配置的具体实施例或实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，元件的尺寸不仅限于所公开的范围或值，而是可以取决于器件的工艺条件和/或期望性能。而且，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件之间形成附加部件使得第一部件和第二部分没有直接接触的实施例。为了简化和清楚，可以以不同比例任意地绘制各个部件。在附图中，可以省略一些层/部件以为了简化的目的。

此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“在…之下”、“下部”、“上方”、“上部”等)以描述图中所示的一个元件或部件与另一个(一些)元件或部件的关系。除图中所示的取向之外，空间相对术语意欲包括使用或操作中器件的不同取向。器件可以以其他方式取向(旋转90度或处于其他取向)，本文所使用的空间相对描述符可因此进行类似的解释。另外，术语“由…制成”可以表示“包括”或“由…组成”。此外，在以下制造工艺中，在所述的多个操作中或之间存在一个或多个附加操作，并且操作的顺序可以被改变。在本公开中，术语“A、B和C中的一个”表示“A、B和/或C”(A，B，C，A和B，A和C，B和C，或A、B和C)，并且除非另有明确描述，否则不表示来自A中的一个元件、来自B中的一个元件和来自C中的一个元件。

MRAM单元包括多层的膜堆叠件，该多层的膜堆叠件包括磁性层。在一些MRAM器件中，根据磁性设计，一个或多个非磁性间隔件层可以***多个磁性层之间以最优化磁相互作用。在一些实施例中，一个或多个扩散阻挡层可以***膜堆叠件以最小化不利扩散现象。此外，在MTJ MRAM单元中，除了遂穿阻挡层之外，膜堆叠件中的每一层都需要是导电的以最大化读取/写入窗口。

在一些实施例中，适当地选择用于晶种层、间隔件层和/或扩散阻挡层的材料以提供期望的特定晶体结构和取向，而没有破坏功能层的磁相互作用。此外，晶种层、间隔件层和扩散阻挡层应该是平滑的、非特定取向的(非晶)、导电的和非磁性的。

MTJ MRAM单元的磁性遂穿功能取决于MTJ膜的特定晶体结构和取向。为了具有MTJ膜的期望晶体结构和取向，需要在平滑的、非晶的、导电的、非磁性的晶种层上生长整个膜堆叠件。在各种材料中，钽(Ta)最广泛地用作晶种层，可以容易地生长为平滑和非晶层。此外，诸如钼(Mo)的非磁性间隔件层通常用于MTJ膜中。除了钽(Ta)和钼(Mo)之外，钴(Co)、铂(Pt)、铱(Ir)、和/或镍(Ni)也可以用作晶种层或间隔件层。

从MgO层的晶格生长多个晶体磁性层，或者该多个晶体磁性层使用晶格作为生长模板。

图1A是根据本公开的实施例的MTJ MRAM单元的示意图。MTJ膜堆叠件100设置在半导体器件的下金属层Mx和上金属层My之间。金属层Mx和My用于将半导体器件中的形成在衬底上方的不同层级处的一个元件连接至另一元件。此外，下金属层Mx耦合至可以由MOS FET形成的开关器件SW，其中，该MOS FET包括但不限于平面MOS FET、鳍式FET、全环栅(GAA)FET或任何其他开关器件。开关器件的控制端(例如，FET的栅极端)耦合至字线。开关器件SW的一个端子耦合至下金属层Mx并且另一端子耦合至电源线，在一些实施例中该电源线为固定电势(例如，接地电压)。上金属层My耦合至位线。在一些实施例中，开关器件SW设置在上金属层My和位线之间。

MTJ膜堆叠件100包括耦合至下金属层Mx的第一电极层110和耦合至上金属层My的第二电极层155。如图1B所示，MTJ功能层101设置在第一电极层110和第二电极层155之间。

MTJ功能层101包括：第二固定磁性层130、自由磁性层140、和遂穿阻挡层135，其中，该遂穿阻挡层由非磁性材料制成并设置在第二固定磁性层130和自由磁性层140之间。自由磁性层140和第二固定磁性层130包括可以分别进行磁取向的一种或多种铁磁材料。自由磁性层140配置为使得磁取向可以通过暴露于外部磁场而改变或旋转。第二固定磁性层130配置为使得磁取向是固定的并且没有响应于典型磁场。在一些实施例中，自由磁性层140的厚度在约0.8nm至约1.5nm的范围内。在一些实施例中，第二被固定层130的厚度在约0.8nm至约2.0nm的范围内。

遂穿阻挡层135包括相对较薄的氧化物层，该氧化物层能够在低电势下将自由磁性层140与第二固定磁性层130电隔离，并且能够在较高电势下通过电子隧穿而导通电流。在一些实施例中，遂穿阻挡层135由氧化镁(MgO)制成，具有在约0.5nm至约1.2nm的范围内的厚度。

在一些实施例中，MTJ功能层101进一步包括如图1B所述的反铁磁层125。反铁磁层125用于固定第二固定磁性层130的磁取向。反铁磁层125包括钌(Ru)或任何其他合适的反铁磁材料。在一些实施例中，反铁磁层125的厚度在约0.4nm至约1.0nm的范围内。

如图1B所示，MTJ功能层101进一步包括第一固定磁性层，该第一固定磁性层120包括一种或多种磁性材料。

第二固定磁性层130包括多层磁性材料。在一些实施例中，如图2A所示，第二固定磁性层130包括四层1301、1302、1303、和1304，其中，层1304与遂穿阻挡层135接触，并且层1301与反铁磁层125接触。在一些实施例中，层1301(最底层)包括Co层。在一些实施例中，钴层的厚度在约0.4nm至约0.6nm的范围内。在一些实施例中，层1302包括钴(Co)和铂(Pt)的多层结构。钴层的厚度在约0.3nm至约0.6nm的范围内并且铂层的厚度在约0.2nm至约0.5nm的范围内。钴层的厚度可以与铂层相同或大于铂层。在一些实施例中，多个钴层和多个铂层交替地堆叠，使得层1302的总厚度在约2.0nm至约5.0nm的范围内。在某些实施例中，如以上所阐述的，层1301是钴层并且层1302是钴层和铂层的多层。在本公开中，“元素”层通常表示该“元素”的含量大于原子百分比99％。

层1303是间隔件层。在一些实施例中，间隔件层包括Ta、Mo、Co、Pt、Ir、和/或Ni。在一些实施例中，间隔件层1303的厚度在约0.2nm至约0.5nm的范围内。层1304是钴铁硼(CoFeB)层、钴/钯(CoPd)层和/或钴铁(CoFe)层。在一些实施例中，层1304的厚度在约0.8nm至约1.5nm的范围内。

第一固定磁性层120包括多层磁性材料。在一些实施例中，如图2B所示，第一固定磁性层120包括两层1201和1202，其中，层1202与反铁磁层125接触。在一些实施例中，层1201包括钴(Co)和铂(Pt)的多层结构。在一些实施例中，钴层的厚度在约0.3nm至约0.6nm的范围内并且铂层的厚度在约0.2nm至约0.5nm的范围内。钴层的厚度可以与铂层的厚度相同或大于铂层的厚度。在一些实施例中，多个钴层和多个铂层交替地堆叠，使得层1201的总厚度在约5.0nm至约10.0nm的范围内。在一些实施例中，层1202包括钴层，该钴层具有在约0.4nm至约0.6nm范围内的厚度。

在一些实施例中，自由磁性层140包括具有在约1.0nm至约2.0nm的范围内的厚度的钴铁硼(CoFeB)层、钴/钯(CoPd)层和/或钴铁(CoFe)层。在其他实施例中，自由磁性层140包括多层磁性材料。在一些实施例中，如图2C所示，自由磁性层140包括三层1401、1402和1403，其中，层1401与遂穿阻挡层135接触。在一些实施例中，层1401和1403是具有在约1.0至约2.0的范围内的厚度的钴铁硼(CoFeB)层、钴/钯(CoPd)层和/或钴铁(CoFe)层。层1402是间隔件层。在一些实施例中，间隔件层包括Ta、Mo、Co、Pt、Ir、和/或Ni。在一些实施例中，间隔件层1402的厚度在约0.2nm至约0.6nm的范围内。

在一些实施例中，如图1B所示，MTJ功能层101进一步包括形成在第一电极层110上的晶种层115、形成在自由磁性层140上的覆盖层145和形成在覆盖层145上的扩散阻挡层150。在一些实施例中，覆盖层145由诸如氧化镁或氧化铝的介电材料制成，并且具有在约0.5nm至约1.5nm的范围内的厚度。尤其为了编程，第一电极层110由诸如金属的导电材料制成，以降低第一固定磁性层120的电阻。第二电极层155也由诸如金属的导电材料制成，以在读取期间降低电阻率。

在一些实施例中，晶种层115包括Pt层或Pt层和Ta层。晶种层115用于第一固定磁性层120的生长，并且通常具有平滑的表面形态、高导电性，并且基本上没有扩散到第一固定磁性层120中。晶种层115的厚度在一些实施例中，在约0.5nm至约20nm的范围内，并且在其他实施例中，在约1.0nm至约10nm的范围内。在一些实施例中，晶种层115是非晶形的。

在一些实施例中，扩散阻挡层150包括钽层和/或铱和钽的双合金层。用于MTJ膜堆叠件的扩散阻挡层通常具有非常光滑的表面形态、高导电性，并且在缓解扩散问题方面基本上是有效的。此外，扩散阻挡层还应该容许低等级的氧化而没有大幅值导电性劣化。扩散阻挡层150的厚度在一些实施例中在约0.1nm至约10nm的范围内，并且在其他实施例中，在约0.5nm至约5.0nm的范围内。

在一些实施例中，间隔件层1303和/或间隔件层1402包括铱层和/或铱和钽的双合金层。用于MTJ膜堆叠件的间隔件层通常要求具有非常平滑的表面形态和高导电性，并且基本上没有扩散问题。此外，间隔件层还应该容许低等级的氧化而其导电性没有大幅值劣化。间隔件层1303和/或1402的厚度在一些实施例中，在约0.1nm至约10nm的范围内并且在其他实施例中，在约0.5nm至约5.0nm的范围内。

在一些实施例中，第一电极层110形成在下金属层Mx上，例如，该下金属层由Cu、Al、W、Co、Ni、和/或它们的合金制成；以及例如，上金属层My由Cu、Al、W、Co、Ni、和/或它们的合金制成，并且形成在第二电极层155上。

可以通过CVD、PVD或ALD或任何其他合适的膜沉积方法来形成固定磁性层、自由磁性层、反铁磁层、和间隔件/阻挡层。可以通过CVD、PVD或ALD或任何其他合适的膜沉积方法来形成遂穿阻挡层。还可以通过CVD、PVD、ALD或电镀或任何其他合适的膜沉积方法来形成第一电极层和第二电极层。

在一些实施例中，第一电极层110形成在已经图案化的下金属层Mx上，晶种层115形成在第一电极层110上，第一固定磁性层120形成在晶种层115上，反铁磁层125形成在第一固定磁性层120上，第二固定磁性层130形成在反铁磁层125上，遂穿阻挡层135形成在第二固定磁性层130上，自由磁性层140形成在遂穿阻挡层135上，覆盖层145形成在自由磁性层140上，扩散阻挡层150形成在覆盖层145上，并且第二电极层155形成在扩散阻挡层150上。实施一种或多种光刻和蚀刻操作以将堆叠层图案化为用于每个存储器单元的MTJ膜堆叠件。在其他实施例中，用于存储器单元的沟槽形成在介电层中，并且MTJ膜形成在沟槽中。

在一些实施例中，MRAM单元形成于设置在衬底上方的介电材料上方。在一些实施例中，衬底包括硅(Si)和/或氧化硅或其他合适的半导体材料。晶体管、驱动器电路、逻辑电路或任何其他电子器件通过半导体材料形成并且与MRAM单元集成。

图3A至图3D示出了MTJ单元的存储器操作。如图3A至图3D所示，MTJ单元包括固定磁性层10、遂穿阻挡层15和自由磁性层20。固定磁性层10对应于第二固定磁性层130或图1B的第一固定磁性层120、反铁磁层125和第二固定磁性层130的组合。遂穿阻挡层15对应于图1B的遂穿阻挡层135并且自由磁性层20对应于图1B的自由磁性层140。在图3A至图3D中，省略剩余层。电流源30串联地耦合至MTJ结构。

在图3A中，固定磁性层10和自由磁性层20磁性取向为相反方向。在一些实施例中，固定磁性层10和自由磁性层20的旋转方向与膜堆叠方向平行(与膜的表面垂直)。在图3B中，固定磁性层10和自由磁性层20磁性取向为相同方向。在其他实施例中，如图3C和图3D所示，固定磁性层10和自由磁性层20的旋转方向与膜堆叠方向垂直(平行于膜的表面)。在图3C中，固定磁性层10和自由磁性层20磁性取向为相反方向，而在图3D中，固定磁性层10和自由磁性层20磁性取向为相同方向。

如果通过电流源30迫使相同的电流I_C流经MTJ单元，则发现在图3A(或图3C)的情况下的单元电压V₁大于在图3B(或图3D)情况下的单元电压V₂，因为在图3A(或图3C)中所示的相反取向的MTJ单元的电阻大于图3B(或图3D)中所示的相同取向的MTJ单元的电阻。双逻辑数据(“0”和“1”)可以存储在MTJ单元中并基于单元取向和产生的电阻取回该双逻辑数据。此外，由于存储的数据不需要存储能源，所以单元是非易失性的。

图4示出了MRAM阵列50。每个存储器单元包括MTJ单元Mc和诸如MOS FET的晶体管Tr。晶体管Tr的栅极耦合至字线WL并且晶体管Tr的漏极(或源极)耦合至MTJ单元Mc的一端，并且MTJ单元的另一端耦合至位线BL。此外，用于编程的信号线PL设置为邻近MTJ单元。

通过使单元的字线生效，迫使读取电流流经单元的位线BL，以及然后测量位线BL上的电压来读取存储器单元。例如，为了读取目标MTJ单元的状态，字线WL生效以使晶体管Tr导通。目标MTJ单元的自由磁性层由此通过晶体管Tr耦合至固定电势SL，例如，地电势。接下来，迫使在位线BL发生读取电流。由于仅给定读取晶体管Tr导通，所以读取电流流经目标MTJ单元到达地。然后，测量位线BL的电压以确定目标MTJ单元的状态(“0”或“1”)。在一些实施例中，如图4所示，每个MTJ单元具有一个读取晶体管Tr。因此，这种类型的MRAM架构被称为1T1R。在其他实施例中，两个晶体管被分配给一个MTJ单元，形成2T1R系统。可以采用其他单元阵列配置。

电流MRAM测试和它们的现场应用(eMRAM、高速缓存、DRAM和闪速更换)在写入/读取测试和现场应用期间使用恒定偏差(电压或电流)条件。因为MRAM堆叠件对固有工艺变化的高灵敏度，所以观察到整个晶圆上的大的管芯与管芯变化、整个管芯上的区块与区块变化以及整个区块上的位与位变化。不同管芯(位于不同晶圆位置上的管芯，例如，中心管芯与边缘管芯)、MRAM单元的不同区块和独立位通常具有明显不同的读/写窗口，并且如果使用恒定读/写偏差(注意，用于可以是实际使用几百兆字节(MB)至吉字节(GB)的MRAM的大阵列，管芯-芯片可以与22mm×32mm的全光罩现场一样大)，则无法以非常高的速率测试读/写窗口/裕度(margin)。如果没有校正，则整个晶圆总体平均恒定写/度窗口太窄而不实用并且接近于不可用于制造、测试和现场应用。因为通常在小阵列内的位上观察到明显的“最优写入电流”差异，所以需要改善写入操作。

在本公开的实施例中，在执行每个写入命令时采用跳变算法(相比于恒定写入电流而言)，以进一步降低操作中的写入故障率并改善良率。

在一些实施例中，在功能测试的第一步骤中，写入算法的“跳变”模式将关闭。在该步骤中，基于对特定单元总体的测试结果，将找到并设置调节的和最佳化的写入/读取电流。

每个MRAM单元具有最佳写入电流(Iopt)。如图5A所示，用于阵列中的MRAM单元的最佳写入电流根据高斯分布而改变。在该实施例中，Iopt的单位为μA。当写入电流偏离最佳写入电流时，错误率可能呈指数式增加。因为用于给定磁性随机存取存储器单元的最佳写入电流可能显著偏离用于该阵列的最佳写入电流，所以应用该阵列的最佳写入电流可能没有导致给定磁性随机存取存储器单元的磁取向改变。因此，为了改变磁取向，可以多次实施应用写入电流。如图5B所示，重复五次应用写入电流提供了给定存储器单元没有改变取向的错误率。在图5B中所示的曲线图中的Y轴是对数，并且X轴是以μA为单位。因此，容易理解，Iopt的轻微改变会导致错误率的很大差异。

在本公开的实施例中，在跳变方案中，多个不同的写入电流应用于给定MRAM单元。如图5C所示，其中，Y轴是对数尺度并且X轴是以μA为单位，当MRAM的磁取向没有改变时与仅重复应用相同写入电流相比较，使用写入电流的跳变方案使错误率降低了两个数量级。图5D将在恒定写入电流和跳变写入电流时多次应用写入电流的磁性随机存取存储器单元的错误率相比较，其中，电流(I)以μA为单位。将参考图6更详细地解释跳变方案。

通过功能测试的第一步骤所设置的写入电流是总体平均Iopt。在单元总体内，存在其Iopt明显不同于该总体平均值的MRAM单元。当写入以这种方式设置的电流时，这些单元将具有高错误率。

在本公开的实施例中，使用一种写入处理，该写入处理多次应用使用一组变化电流的写入电流。这组写入电流将以在第一步骤中所设置的总体平均值为中心并覆盖变化范围。在功能测试的第二步骤中，可以基于总体的错误率分析来确定和设置这种变化范围。多次尝试(multiple shot)将通过在该范围内的搜索模式而产生跳变。在MRAM单元的阵列的现场操作中，将这样确定的多次尝试“跳变”方案用于写入处理。

在本公开的实施例中，一种多次应用写入电流的写入操作使用一组变化写入电流。多次写入电流应用通过如图6所示搜索模式而跳变。使用跳变写入方案，更少器件不合格。在跳变写入方案中，这组电流将以围绕第一步骤中所设置的总体平均值为中心并且覆盖变化范围。在功能测试的第二步骤中基于总体的“Iopt”分析可以确定和设置这种变化范围/步长。

图6示出了根据本公开的实施例的跳变写入电流迭代处理。步长Δi表示用于给定写入操作的以μA为单位的写入电流的差值，而ΔI表示在最高写入电流值和最低写入电流值之间的以μA为单位的总范围。在该实施例中，第一写入电流Wrt 1是用于阵列的最佳写入电流。在MRAM阵列的功能测试期间预先确定用于阵列的最佳写入电流。在应用最佳写入电流Wrt 1之后，应用读取电流以确定MRAM单元的磁取向是否改变。在一些实施例中，读取电流是固定的。在功能测试期间确定读取电流。在一些实施例中，根据不同设计方案设置用于管芯、区块或阵列的固定读取电流。

如果由于应用最佳写入电流而已经改变了磁取向，MRAM单元合格并且是好的。如果MRAM单元的磁取向还没有改变，则应用第二写入电流Wrt 2。第二写入电流Wrt 2的值不同于最佳写入电流Wrt 1的值。在一些实施例中，第二写入电流Wrt 2小于最佳写入电流Wrt1，在其他实施例中，第二写入电流Wrt 2大于最佳写入电流Wrt 1。在应用第二写入电流Wrt2之后，应用读取电流以确定MRAM单元的磁取向是否改变。如果由于应用第二写入电流Wrt2而已经改变了磁取向，则MRAM单元是好的。如果MRAM单元的磁取向还没有改变，则应用第三写入电流Wrt 3。第三写入电流Wrt 3的值不同于最佳写入电流Wrt 1的值以及不同于第二写入电流Wrt 2的值。根据第二写入电流Wrt 2，第三写入电流Wrt 3小于或者大于最佳写入电流Wrt 1。第三写入电流Wrt 3与第二写入电流Wrt 2相反，因为如果第二写入电流Wrt2小于最佳写入电流Wrt 1则第三写入电流Wrt 3大于最佳写入电流Wrt 1，并且如果第二写入电流Wrt 2大于最佳写入电流Wrt 1则第三写入电流Wrt 3小于最佳写入电流Wrt 1。在一些实施例中，第二写入电流Wrt 2和最佳写入电流Wrt 1之间的差值的幅值Δi，与第三写入电流Wrt 3和最佳写入电流Wrt 1之间的差值的幅值Δi相同。

在应用第三写入电流Wrt 3之后，应用读取电流以确定MRAM单元的磁取向是否改变。如果由于应用第三写入电流Wrt 3而已经改变了磁取向，则MRAM单元是好的。如果MRAM单元的磁取向还没有改变，则应用第四写入电流Wrt 4。第四写入电流Wrt 4的值不同于最佳写入电流Wrt 1的值、不同于第二写入电流Wrt 2的值以及不同于第三写入电流Wrt 3的值。根据第三写入电流Wrt 3，第四写入电流Wrt 4小于或者大于最佳写入电流Wrt 1。第四写入电流Wrt 4与第三写入电流Wrt 3相反，因为如果第三写入电流Wrt 3小于最佳写入电流Wrt 1则第四写入电流Wrt 4大于最佳写入电流Wrt 1，并且如果第三写入电流Wrt 3大于最佳写入电流Wrt 1则第四写入电流Wrt 4小于最佳写入电流Wrt 1。第四写入电流Wrt 4和最佳写入电流Wrt 1之间的差值的幅值2Δi，大于第三写入电流Wrt 3和最佳写入电流Wrt1之间的差值的幅值Δi以及大于第二写入电流Wrt 2和最佳写入电流Wrt 1之间的差值的幅值Δi。

在应用第四写入电流Wrt 4之后，应用读取电流以确定MRAM单元的磁取向是否已经改变。如果磁取向已经由于应用第四写入电流Wrt 4而改变，则MRAM单元是好的。如果MRAM单元的磁取向还没有改变，则应用第五写入电流Wrt 5。第五写入电流Wrt 5的值不同于最佳写入电流Wrt 1的值、不同于第二写入电流Wrt 2的值、不同于第三写入电流Wrt 3的值、以及不同于第四写入电流Wrt 4的值。根据第四写入电流Wrt 4，第五写入电流Wrt 5小于或者大于最佳写入电流Wrt 1。第五写入电流Wrt 5与第四写入电流Wrt 4相反，因为如果第四写入电流Wrt 4小于最佳写入电流Wrt 1则第五写入电流Wrt 5大于最佳写入电流Wrt1，并且如果第四写入电流Wrt 4大于最佳写入电流Wrt 1则第五写入电流Wrt 5小于最佳写入电流Wrt 1。第五写入电流Wrt 5和最佳写入电流Wrt 1之间的差值的幅值2Δi，大于第三写入电流Wrt 3和最佳写入电流Wrt 1之间的差值的幅值Δi以及大于第二写入电流Wrt 2和最佳写入电流Wrt 1之间的差值的幅值Δi。在一些实施例中，第五写入电流Wrt 5和最佳写入电流Wrt 1之间的差值的幅值2Δi，与第四写入电流Wrt 4和最佳写入电流Wrt 1之间的差值的幅值2Δi相同。

在应用第五写入电流Wrt 5之后，应用读取电流以确定MRAM单元的磁取向是否改变。如果磁取向已经由于应用第五写入电流Wrt 5而改变，则MRAM单元是好的。如果MRAM单元的磁取向还没有改变，则MRAM单元被拒绝的。在该实施例中，实施写入电流的5次迭代以确定MRAM单元是好的还是被拒绝的。在一些实施例中，第四写入电流Wrt 4和第五写入电流Wrt5之间的差值是应用于MRAM单元的写入电流的幅值的总范围ΔI。

如图6所示，跳变方案以围绕MRAM阵列的最佳写入电流Wrt 1为中心，在具有小于和大于最佳写入电流的幅值的写入电流之间交替。根据本公开的方法不限于5次迭代以确定MRAM是否可接受。在其他实施例中，实施应用写入电流的3次或4次迭代。在其他实施例中，实施应用写入电流的多于5次迭代。

图7是示出根据本公开的实施例的写入MRAM单元的方法200的流程图。在操作S210中，确定用于MRAM单元的阵列的最佳写入电流。在操作S220中，最佳写入电流应用于MRAM单元。接下来，在操作S230中，读取电流应用于MRAM单元。在操作S240中，确定MRAM单元的磁取向是否已经改变。如果磁取向没有改变，则如图7所示，在操作S250中将不同写入电流应用于MRAM单元，并且重复应用读取电流。如果磁取向没有改变，则重复应用写入电流的不同值，直到磁取向改变或者获得应用不同写入电流的设定次数的迭代的。当磁取向改变或者获得应用不同写入电流的设定次数的迭代，在操作S260中停止写入电流的应用。

在一些实施例中，方法200包括如果第一磁性随机存取存储器单元的磁取向没有改变，则迭代重复应用在操作S250中的写入电流和在操作S230中的读取电流，其中，如果第一磁性随机存取存储器单元的磁取向改变，则停止迭代应用写入电流和读取电流，并且在每次应用写入电流时的写入电流不同于任何其他写入电流。在一些实施例中，每次迭代应用的写入电流在大于最佳写入电流和小于最佳写入电流之间交替。

在一些实施例中，比最佳写入电流小的每个逐次写入电流小于比最佳写入电流小的先前写入电流，并且比最佳写入电流大的每个逐次写入电流大于比最佳写入电流大的先前写入电流。例如，如图6所示，在实施例中，用于MRAM单元的阵列的Iopt被确定为45μA。如果MRAM单元的磁取向在应用45μA的写入电流之后没有改变，则应用35μA的写入电流。如果MRAM单元的磁取向在应用35μA的写入电流之后没有改变，则应用55μA的第三写入电流。如果MRAM单元的磁取向在应用55μA的第三写入电流之后没有改变，则应用25μA的第四写入电流。如果MRAM单元的磁取向在应用25μA的第四写入电流之后没有改变，则应用65μA的第五写入电流。在该实施例中，如果5次迭代不足以改变磁取向，则MRAM单元被拒绝。在该实施例中，从Iopt的每次迭代的步长Δi为10μA，并且应用于MRAM单元的写入电流的从最低写入电流值至最高写入电流值的总范围ΔI为40μA。如图6所示，在一些实施例中，在应用最佳写入电流之后所应用的写入电流，在小于最佳写入电流的写入电流和大于最佳写入电流的写入电流之间交替。在实施例中，最佳写入电流是所有的交替写入电流的值的中点。

图8示出了根据本公开的实施例的用于执行跳变写入方案的电路300的一部分。在一些实施例中，在MRAM单元的芯片、阵列、模块、或区块的功能测试期间，确定用于MRAM单元的芯片、阵列、模块、或区块的Iopt。在一些实施例中，通过功能测试来确定Iopt的高斯型分布。电流源310将写入电流应用于MRAM单元的阵列、MRAM单元的区块或MRAM单元。电流源320应用读取电流以验证MRAM单元(多个)是否改变磁取向。在一些实施例中，相同的电流源应用写入电流和读取电流这两者。在一些实施例中，比较器或感测放大器330包括在电路300中。如果磁取向改变，则停止写入处理。如果MRAM单元的磁取向没有改变(写入失败)，则电平转换器340改变电流值。控制器350控制电流源310、320和电平转换器340。在一些实施例中，在阵列的功能测试期间确定Iopt、用于改变写入电流的每次迭代的电流步长Δi的幅值、用于所有迭代的电流改变的总范围ΔI、和迭代次数，并且控制器设置电路300中的这些值。

图9是根据本公开的实施例示出确定用于MRAM单元的阵列的最佳写入电流的方法400的流程图。在操作S410中，写入电流应用于多个MRAM单元中的一个。接下来，在操作S420中，将读取电流应用于该MRAM单元。在操作S430中，确定MRAM单元的磁取向是否已经改变。如图9所示，如果磁取向没有改变则在操作S440中将不同写入电流应用于MRAM单元，并且重复应用读取电流。如果磁取向没有改变，则重复应用写入电流的不同值，直到磁取向改变。当磁取向已改变时，在操作S450中，确定导致MRAM单元的磁取向改变的写入电流的值。然后，在操作S460中重复以下步骤：应用写入电流S410、应用读取电流S420、确定MRAM单元的磁取向是否已改变S430、以及如果MRAM单元的磁取向没有改变则将不同写入电流应用于MRAM单元S440。接下来，在操作S470中，确定多个MRAM单元中的每个MRAM单元的磁取向是否改变。如果不是多个MRAM单元中的所有MRAM单元已经改变了其磁取向，则重复应用不同写入电流的步骤。应用的初始写入电流是处于适当写入电流的预测范围的低端点处的写入电流。如果初始写入电流没有导致磁取向改变，则以逐步的方式增加随后应用的写入电流的幅值，直到MRAM单元的磁取向改变。如果MRAM单元中的每个的磁取向已经改变，在操作S480中，基于写入电流来确定最佳写入电流，以改变多个MRAM单元中的每个MRAM单元的磁取向。在一些实施例中，最佳写入电流是写入电流的平均值，以改变多个MRAM单元中的每个MRAM单元的磁取向。

在一些实施例中，在功能测试期间所确定的多个参数通过烧断该电路中的熔丝或反熔丝而被烧录在MRAM阵列电路中，其中，该多个参数包括Iopt、用于改变写入电流的每次迭代的电流步长Δi的幅值、用于所有迭代的电流改变的总范围ΔI、和迭代的次数。烧入(burn-in)永久性地设置参数。在一些实施例中，用于MRAM单元的阵列中的每个区块的参数不同。因此，可以最佳化MRAM单元的阵列中的每个区块。例如，图10示出了根据本公开的实施例的结合可编程电路的反熔丝区块，其中，可编程电路用于设置迭代写入电流变化的步长和写入电流的范围。如图10所示，可编程多路复用器输入烧断反熔丝区块中的适当反熔丝以设置MRAM阵列电路的参数。例如，在功能测试确定用于芯片、阵列、模块或MRAM单元的区块的Iopt以后，芯片、阵列、模块或MRAM单元的区块的Iopt被烧入。可以对MRAM单元的任何尺寸分组执行功能测试和烧入。

图11示出了根据本公开的一些实施例的诸如功能测试电路500的电路。功能测试电路500包括阵列510，该阵列包括多个区块520。每个区块520包括多个磁性随机存取存储器单元。功能测试电路500包括电流源530，其中，该电流源配置为将多个不同写入电流和读取电流提供给阵列510的区块520中的每个磁性随机存取存储器单元。根据一些实施例的功能测试电路500还包括控制器540，控制器540配置为控制将来自电流源530的不同写入电流应用于每个区域520中的每个磁性随机存取存储器单元，并且确定每个磁性随机存取存储器单元的磁取向响应于写入电流的每次应用是否已经改变。控制器540进一步配置为控制电流源530，使得每次应用的写入电流在大于和小于应用于每个磁性随机存取存储器单元的第一写入电流之间交替，以当确定每个磁性随机存取存储器单元的磁取向已经改变时，停止将写入电流应用于每个磁性随机存取存储器单元，并且确定导致阵列510的每个区块520中的磁性随机存取存储器单元的磁取向改变的写入电流的平均值。

在一些实施例中，控制器540配置为设置电路500中的Iopt、用于改变写入电流的每次迭代的电流步长Δi的幅值、用于所有迭代的电流改变的总范围ΔI、以及迭代次数。在一些实施例中，控制器540配置为通过烧断熔丝或反熔丝而将阵列中的某些MRAM单元和多个区块520隔离。

使用本公开的之字形跳变写入模式，用于成功写入的时间将更短。另外，通过这种新“跳变”写入方案，更少的器件不合格。在一些实施例中，通过使用本公开的跳变写入方案获得不合格的MRAM单元减小两个数量级。在一些实施例中，使用本公开的跳变写入方案，MRAM单元的故障率减小至1×10^-6或者更小。因此，本公开提高了半导体器件的良率。

本公开的实施例是制造磁性随机存取存储器单元的阵列的方法，包括写入磁性随机存取存储器单元。写入磁性随机存取存储器单元包括：确定用于所述磁性随机存取存储器单元的阵列的最佳写入电流；将所述最佳写入电流应用于所述阵列中的第一磁性随机存取存储器单元。将第一读取电流应用于所述第一磁性随机存取存储器单元以响应于应用所述最佳写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变。当所述第一磁性随机存取存储器单元的磁取向没有改变时，将第二写入电流应用于所述第一磁性随机存取存储器单元。所述第二写入电流不同于所述最佳写入电流。将第二读取电流应用于所述第一磁性随机存取存储器单元，以响应于应用所述第二读取电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变。在实施例中，方法进一步包括：当在应用所述第二写入电流之后没有改变所述第一磁性随机存取存储器单元的磁取向时，将第三写入电流应用于所述第一磁性随机存取存储器单元，其中，所述第三写入电流不同于所述最佳写入电流和所述第二写入电流；以及将第三读取电流应用于所述第一磁性随机存取存储器单元，以响应于应用所述第三写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变。在实施例中，所述第二写入电流大于所述最佳写入电流并且所述第三写入电流小于所述最佳写入电流。在实施例中，所述第二写入电流小于所述最佳写入电流并且所述第三写入电流大于所述最佳写入电流。在实施例中，方法包括：当所述第一磁性随机存取存储器单元的磁取向没有改变时，迭代地重复应用写入电流和读取电流，其中，当所述第一磁性随机存取存储器单元的磁取向已经改变时，停止迭代应用所述写入电流和所述读取电流，以及其中，在每次应用所述写入电流时的写入电流不同于任何其他写入电流。在实施例中，每次迭代应用的写入电流在大于所述最佳写入电流和小于所述最佳写入电流之间交替。在实施例中，比所述最佳写入电流小的每个逐次写入电流小于比所述最佳写入电流小的先前写入电流，并且比所述最佳写入电流大的每个逐次写入电流大于比所述最佳写入电流大的先前写入电流。在实施例中，在应用所述最佳写入电流之后所应用的写入电流，在比所述最佳写入电流小的写入电流和比所述最佳写入电流大的写入电流之间交替。在实施例中，所述最佳写入电流处于所有交替写入电流的值的中点。

本公开的另一实施例是制造磁性随机存取存储器单元的阵列的方法，包括确定用于所述磁性随机存取存储器单元的阵列的最佳写入电流。确定用于所述磁性随机存取存储器单元的阵列的最佳写入电流包括：(a)将第一写入电流应用于所述磁性随机存取存储器单元的阵列中的多个磁性随机存取存储器单元之一；以及(b)将第一读取电流应用于所述多个磁性随机存取存储器单元之一，以响应于所述应用所述写入电流，确定所述多个磁性随机存取存储器单元之一的磁取向是否已经改变。在操作(c)中，当所述多个磁性随机存取存储器单元之一的所述磁取向没有改变时，将第二写入电流应用于所述多个磁性随机存取存储器单元之一，其中，所述第二写入电流不同于所述最佳写入电流。然后在操作(d)中，将第二读取电流应用于所述多个磁性随机存取存储器单元之一，以响应于应用所述第二写入电流，确定所述多个磁性随机存取存储器单元之一的磁取向是否已经改变，其中，所述第二读取电流具有与所述第一读取电流相同的值。接下来，在操作(e)中，当应用所述第二写入电流之后，所述多个磁性随机存取存储器单元之一的磁取向没有改变时，将第三写入电流应用于所述多个磁性随机存取存储器单元之一，其中，所述第三写入电流不同于所述最佳写入电流和所述第二写入电流。在操作(f)中，将第三读取电流应用于所述多个磁性随机存取存储器单元之一，以响应于应用所述第三写入电流，确定所述多个磁性随机存取存储器单元之一的磁取向是否改变，其中，所述第三读取电流具有的值与所述第一和所述第二读取电流相同。然后，在操作(g)中，当所述多个磁性随机存取存储器单元之一的磁取向没有改变时，迭代地重复应用写入电流和读取电流，其中，当所述多个磁性随机存取存储器单元之一的磁取向已经改变时，停止迭代地重复应用写入电流和读取电流，其中，在每次应用所述写入电流时的写入电流不同于任何其他写入电流，以及其中，所述第一写入电流具有第一幅值并且随后应用的写入电流的幅值以逐步方式增加。随后，在操作(h)中，确定导致所述磁性随机存取存储器单元的磁取向改变的写入电流的值。在操作(i)中，重复操作(a)至(h)以用于所述磁性随机存取存储器单元的阵列中的所述多个磁性随机存取存储器单元的每个。在操作(j)中，基于确定的用于所述多个磁性随机存取存储器单元中的每个的写入电流，确定所述最佳写入电流。在实施例中，用于所述多个磁性随机存取存储器单元中的每个的最佳写入电流是导致所述磁性随机存取存储器单元的磁取向改变的写入电流的平均值。在实施例中，方法包括：写入所述磁性随机存取存储器单元的阵列中的磁性随机存取存储器单元，其中，写入所述磁性随机存取存储器单元包括：将所述最佳写入电流应用于所述阵列中选定的磁性随机存取存储器单元；将写入单元的读取电流应用于所述选定的磁性随机存取存储器单元，以响应于应用所述最佳写入电流，确定所述选定的磁性随机存取存储器单元的磁取向是否已经改变；当响应于应用所述最佳写入电流，所述选定的磁性随机存取存储器单元的磁取向没有改变时，将写入单元的写入电流应用于所述选定的磁性随机存取存储器单元；以及当没有改变所述选定的磁性随机存取存储器单元的磁取向时，迭代地重复应用所述写入单元的写入电流和所述写入单元的读取电流。当所述选定的磁性随机存取存储器单元的磁取向已经改变时，停止迭代应用所述写入单元的写入电流和所述写入单元的读取电流，以及在每次应用所述写入单元的写入电流时的所述写入单元的写入电流不同于任何其他写入单元的写入电流。然后，当在设定次数地迭代应用所述写入单元的写入电流之后，如果所述选定的磁性随机存取存储器单元的磁取向没有改变，则隔离所述选定的磁性随机存取存储器单元。在实施例中，通过烧断熔丝或反熔丝来隔离所述选定的磁性随机存取存储器单元。在实施例中，第一应用的所述写入单元的写入电流的幅值大于所述最佳写入电流的幅值，并且第二应用的所述写入单元的写入电流的幅值小于所述最佳写入电流的幅值。在实施例中，第一应用的所述写入单元的写入电流的幅值小于所述最佳写入电流的幅值，并且第二应用的所述写入单元的写入电流的幅值大于所述最佳写入电流的幅值。在实施例中，每次迭代应用的写入单元的写入电流的幅值在大于所述最佳写入电流和小于所述最佳写入电流之间交替。在实施例中，在应用所述最佳写入电流之后所应用的写入单元的写入电流，在比所述最佳写入电流小的写入单元的写入电流和比所述最佳写入电流大的写入单元的写入电流之间交替。在实施例中，在应用所述最佳写入电流之后所应用的多个写入单元的写入电流在比所述最佳写入电流小的写入单元的写入电流和比所述最佳写入电流大的写入单元的写入电流之间交替，比所述最佳写入电流小的每个逐次写入单元的写入电流小于比所述最佳写入电流小的先前写入单元的写入电流，以及比所述最佳写入电流大的每个逐次写入单元的写入电流大于比所述最佳写入电流大的先前写入单元的写入电流。

本公开的另一实施例是写入磁性随机存取存储器单元的方法，包括：将第一写入电流应用于第一磁性随机存取存储器单元。响应于所述应用所述第一写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变。当确认所述第一磁性随机存取存储器单元的磁取向没有改变时，将第二写入电流应用于所述第一磁性随机存取存储器单元，其中，所述第二写入电流不同于所述第一写入电流。响应于所述应用所述第二写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变。当在应用所述第二写入电流之后，在确认所述第一磁性随机存取存储器单元的磁取向没有改变之后，将第三写入电流应用于所述第一磁性随机存取存储器单元，其中，所述第三写入电流不同于所述第一写入电流和所述第二写入电流。响应于所述应用所述第三写入电流，确定所述第一磁性随机存取存储器单元的磁取向是否已经改变。在实施例中，方法包括重复应用所述写入电流，直到所述第一磁性随机存取存储器单元的磁取向已经改变或者实现某一次数应用写入电流，其中，在每次应用写入电流期间所应用的写入电流的值是不同的。

本公开的实施例是写入磁性随机存取存储器单元的方法，包括：迭代地将多个写入电流应用于第一磁性随机存取存储器单元，以及响应于每次应用所述写入电流来确定第一磁性随机存取存储器单元的磁取向是否已经改变。在每次应用写入电流期间所应用的写入电流的值不同。每次迭代应用的所述写入电流在大于和小于应用于第一磁性随机存取存储器单元的第一写入电流之间交替。当确定第一磁性随机存取存储器单元的磁取向已经改变时，停止迭代应用写入电流。

本公开的另一实施例是写入磁性随机存取存储器单元的阵列中的多个磁性随机存取存储器单元的方法，该方法包括：迭代地将多个写入电流应用于所述阵列中的第一磁性随机存取存储器单元，以及响应于每次应用写入电流来确定第一磁性随机存取存储器单元的磁取向是否已经改变。在每次应用写入电流期间所应用的写入电流的值不同。每次迭代应用的写入电流在大于和小于应用于第一磁性随机存取存储器单元的第一写入电流之间交替。当确定第一磁性随机存取存储器单元的磁取向已经改变或者执行将写入电流设定次数地应用于第一磁性随机存取存储器单元时，停止迭代应用所述写入电流。多个写入电流迭代地应用于所述阵列中的第二磁性随机存取存储器单元并且确定响应于每次应用写入电流是否已经改变第二磁性随机存取存储器单元的磁取向。在每次应用写入电流期间所应用的写入电流的值不同。每次迭代应用写入电流在大于和小于应用于第二磁性随机存取存储器单元的第一写入电流之间交替。当确定第二磁性随机存取存储器单元的磁取向已经改变或者执行设定次数地将写入电流应用于第二磁性随机存取存储器单元时，停止迭代应用写入电流。

本公开的另一实施例是方法，该方法包括将第一写入电流应用于第一磁性随机存取存储器单元，其中，该第一磁性随机存取存储器单元位于磁性随机存取存储器单元的阵列中的磁性随机存取存储器单元的第一区块内。响应于所述应用第一写入电流，确定第一磁性随机存取存储器单元的磁取向是否已经改变。如果第一磁性随机存取存储器单元的磁取向没有改变，则将第二写入电流应用于第一磁性随机存取存储器单元，其中，第二写入电流不同于第一写入电流。响应于所述应用第二写入电流，确定第一磁性随机存取存储器单元的磁取向是否已经改变。如果在所述应用第二写入电流之后，第一磁性随机存取存储器单元的磁取向没有改变，则将第三写入电流应用于第一磁性随机存取存储器单元，其中，第三写入电流不同于第一写入电流和第二写入电流。响应于所述应用第三写入电流，确定第一磁性随机存取存储器单元的磁取向是否已经改变。重复应用写入电流直到第一磁性随机存取存储器单元的磁取向改变或者实现某一次数的应用写入电流，其中，在每次应用写入电流期间所应用的写入电流的值不同。确定导致第一磁性随机存取存储器单元的磁取向改变的写入电流的值。磁性随机存取存储器单元的阵列中的磁性随机存取存储器单元的第一区块内的多个磁性随机存取存储器单元的每个重复应用第一写入电流。响应于对磁性随机存取存储器单元的第一区块中的多个磁性随机存取存储器单元的每个重复应用第一写入电流，确定多个磁性随机存取存储器单元中的每个的磁取向是否已经改变。对于第一区块中的磁取向没有改变的多个磁性随机存取存储器单元中的每个，重复应用第二写入电流，其中，第二写入电流不同于第一写入电流。对于应用第二写入电流的每个磁性随机存取存储器单元，响应于重复应用第二写入电流，确定每个磁性随机存取存储器单元的磁取向是否已经改变。在应用第二写入电流之后，重复对第一区块中的磁取向没有改变的多个磁性随机存取存储器单元中的每个应用第三写入电流，其中，第三写入电流不同于第一写入电流和第二写入电流。对于应用第三写入电流的多个磁性随机存取存储器单元中的每个，响应于重复应用第三写入电流，确定多个磁性随机存取存储器单元中的每个的磁取向是否已经改变。重复应用写入电流，直到每个磁性随机存取存储器单元的磁取向已经改变或者实现某一次数的写入电流的应用。每次将写入电流应用于具体磁性随机存取存储器单元期间所应用的写入电流的值不同。确定导致第一区块中的每个磁性随机存取存储器单元的磁取向改变的写入电流的值。确定导致第一区块中的磁性随机存取存储器单元的磁取向改变的多个写入电流的值的平均值。在实施例中，在阵列的烧入操作期间，将用于第一区块的平均写入电流设置为用于第一区块。在实施例中，阵列包括磁性随机存取存储器单元的多个区块。在实施例中，对于阵列中的磁性随机存取存储器单元的每个区块，重复方法。在实施例中，多个区块的磁性随机存取存储器单元中的每个区块的磁性随机存取存储器单元具有不同的平均写入电流。在实施例中，通过烧断熔丝或反熔丝，将在设定次数地应用写入电流之后没有改变磁取向的磁性随机存取存储器单元与相应区块的磁性随机存取存储器单元隔离。在一些实施例中，通过烧断熔丝或反熔丝，将包括大于设定数量的隔离的随机存取存储器单元的随机存取存储器单元的区块与阵列隔离。

本公开的另一实施例是包括电流源的电路，该电流源配置为将多个不同写入电流和读取电流应用于磁性随机存取存储器单元的阵列中的磁性随机存取存储器单元。电路包括控制器，控制器配置为确定用于磁性随机存取存储器单元的阵列的最佳写入电流，响应于所述应用多个不同写入电流确定磁性随机存取存储器单元的磁取向是否已经改变，以及控制来自电流源的写入电流对磁性随机存取存储器单元的应用。

本公开的另一实施例是包括电流源的电路，该电流源配置为将多个不同写入电流应用于磁性随机存取存储器单元。电路包括控制器，该控制器配置为控制来自电流源的多个写入电流对磁性随机存取存储器单元的迭代应用，并且响应于每次应用写入电流确定磁性随机存取存储器单元的磁取向是否已经改变。控制器还配置为控制电流源，使得每次应用的写入电流在大于和小于应用于磁性随机存取存储器单元的第一写入电流之间交替，并且当确定第一磁性随机存取存储器单元的磁取向已经改变时，停止应用写入电流。

本公开的另一实施例是包括阵列的功能测试电路，该阵列包括多个区块，每个区块包括多个磁性随机存取存储器单元。电路包括电流源，该电流源配置为将多个不同写入电流和读取电流提供给每个磁性随机存取存储器单元。电路包括控制器，控制器配置为控制来自电流源的多个不同写入电流对每个磁性随机存取存储器单元的应用，并且响应于每次应用写入电流，确定每个磁性随机存取存储器单元的磁取向是否已经改变。控制器进一步配置为：控制电流源使得每次应用的写入电流在大于和小于应用于每个磁性随机存取存储器单元的第一写入电流之间交替；当确定每个磁性随机存取存储器单元的磁取向已经改变时，停止将写入电流应用于每个磁性随机存取存储器单元；以及确定导致阵列的每个区块中的磁性随机存取存储器单元的磁取向改变的多个写入电流的平均值。

应该理解，本文中不是所有优点都必需进行讨论，没有要求所有实施例或实例的特定优点，并且其他实施例或实例可以提供多个不同的优点。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。